CN116325117A - 具有高衬底负载能力的用于pecvd处理的半导体衬底的支撑件 - Google Patents

具有高衬底负载能力的用于pecvd处理的半导体衬底的支撑件 Download PDF

Info

Publication number
CN116325117A
CN116325117A CN202180065369.9A CN202180065369A CN116325117A CN 116325117 A CN116325117 A CN 116325117A CN 202180065369 A CN202180065369 A CN 202180065369A CN 116325117 A CN116325117 A CN 116325117A
Authority
CN
China
Prior art keywords
tray
trays
semiconductor substrate
housing
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180065369.9A
Other languages
English (en)
Inventor
贝希尔·塞姆马谢
吉·拉扎雷利
蒂希·迪伊·纽伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semco Intelligent Technology Co Of France
Original Assignee
Semco Intelligent Technology Co Of France
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semco Intelligent Technology Co Of France filed Critical Semco Intelligent Technology Co Of France
Publication of CN116325117A publication Critical patent/CN116325117A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4587—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本说明书涉及一种用于半导体衬底(56)的支撑件(54)，该支撑件包括一组托盘(58A、58B、58C、58D)，该组托盘(58A、58B、58C、58D)上搁置有半导体衬底。每个托盘由导电材料制成并且具有至少一个表面，该至少一个表面基本垂直并具有以至少两个水平取向的行和两个垂直取向的列布置的位置。每个位置容纳以相对于垂直方向倾斜1°至10°取向的半导体衬底。每个托盘在每个位置处包括覆盖有衬底(56)的凹槽或腔。彼此面对的每对托盘中的托盘由电绝缘间隔件(60)隔开。

Description

具有高衬底负载能力的用于PECVD处理的半导体衬底的支 撑件
本申请要求于2020年9月25日提交的法国专利申请No.2009792的优先权权益，该申请题为“Support pour substrats semiconducteurs pour traitement PECVD avecforte capacitéde chargement de substrats”，其内容经法律授权通过引用并入本文。
技术领域
本申请涉及一种用于半导体衬底的支撑件，特别是用于制造光伏电池的半导体衬底的支撑件。
背景技术
光伏电池的制造方法可以包括例如根据等离子体增强化学气相沉积(或PECVD)法在半导体衬底(特别是硅衬底)的表面上沉积电绝缘层的步骤。
图1部分地并且示意性地示出了能够实施PECVD法的半导体衬底处理设备10的示例的部分横截面的侧视图。
设备10包括外壳12，外壳12具有基本水平的轴线并且其中保持减压。设备10还包括支撑件13，所述支撑件13具有基本垂直取向并且在支撑件13上彼此相邻布置的托盘14，图1中示出了单个托盘14。托盘14可以通过例如设置在外壳12一端的门15引入到外壳12中或从外壳12中移除。例如由石墨制成的每个托盘14可以容纳至少一个半导体衬底16。半导体衬底16基本垂直地布置在外壳12中。
图2是包括一排半导体衬底16的托盘14的侧视图。
设备10包括含有前体气体和可选的中性气体的罐18。罐18连接到适于形成前体气体和可选的中性气体的混合物的控制面板20。控制面板20通过阀22连接到外壳12，当阀22打开时，能够通过进料喷嘴23将气态混合物引入外壳12。设备10包括通过阀26连接到外壳12的真空泵24，当阀26打开时，能够将外壳12置于真空下并通过吸入口25吸入存在于外壳12中的气体混合物。
设备10还包括加热元件28，其围绕外壳12并且能够控制托盘14的温度和外壳12中的气态混合物的温度。设备10还包括电连接到外壳12中的托盘14的AC电压发生器30。
PECVD法是一种干沉积技术，即从气相沉积。它使用注入到外壳12中的前体气体，并且沉积是这些气体通过在衬底16的表面处的化学反应分解而产生的。在PECVD法中，化学反应通过使气体电离并形成等离子体的电射频放电(RF)得到增强。每个托盘14充当热导体，还提供与相关联的半导体衬底16的射频接触。托盘14连接到发生器30以形成阴极和阳极的交替，并且在每对相邻托盘14之间产生等离子体。前体气体将分解以在每个衬底16的与托盘14接触的表面相对的表面上形成薄膜沉积物。
期望提高设备10的处理能力，即能够同时处理的半导体衬底16的数量。对于设备10，这可以通过增加托盘14的数量和/或通过增加每个托盘14的每行的半导体衬底16的数量和/或通过增加行数来实现。
然而，因为在设备10的水平配置中，处理半导体衬底16以将它们布置在托盘14上和从托盘14移除可能变得复杂或甚至不可能，因此可能难以增加每行的衬底的数量。实际上，衬底26的装载只能从顶部到底部并垂直于水平布置的托盘14。此外，托盘14数量的增加以及每个托盘14的行数的增加导致外壳12的长度和设备10的占地面积显著增加，这对于工业规模的使用来说是不期望的。
发明内容
一个实施例的目的在于克服前述处理设备的全部或部分缺点。
一个实施例的目的是减少处理设备的占地面积。
一个实施例的目的是能够增加处理设备的容量。
一个实施例提供了一种用于半导体衬底的支撑件，其包括一组托盘，在该组托盘上搁置半导体衬底，每个托盘由导电材料制成并具有至少一个基本垂直的表面，该至少一个基本垂直的表面具有以至少两个水平取向的行和两个垂直取向的列布置的位置，每个位置容纳以相对于垂直方向从1°至10°变化的倾斜度取向的半导体衬底，每个托盘在每个位置处包括覆盖有衬底的凹槽或腔，彼此面对的每对托盘中的托盘由电绝缘间隔件隔开。
根据一个实施例，每个托盘的所述表面具有以至少三个水平取向的行和两个垂直取向的列布置的位置，每个位置容纳以相对于垂直方向从1°至10°变化的倾斜度取向的半导体衬底。
根据一个实施例，每个托盘的所述表面具有以至少五个水平取向的行和两个垂直取向的列中布置的位置，每个位置容纳以相对于垂直方向从1°至10°变化的倾斜度取向的半导体衬底。
根据一个实施例，每个托盘的所述表面具有以五个至十个水平取向的行和两个垂直取向的列布置的位置，每个位置容纳以相对于垂直方向从1°至10°变化的倾斜度取向的半导体衬底。
根据一个实施例，支撑件包括10个至40个托盘。
根据一个实施例，一组托盘包括夹在两个外托盘之间的内托盘，每个内托盘具有两个平行的基本垂直的表面，每个基本垂直的表面具有以至少两个水平取向的行和两个垂直取向的列布置的位置，每个表面的每个位置容纳以相对于垂直方向从1°至10°变化的倾斜度取向的半导体衬底。
根据一个实施例，所述两个外托盘均包括单个基本垂直的表面，该基本垂直的表面具有以至少两个水平取向的行和两个垂直取向的列布置的位置，每个位置容纳以相对于垂直方向从1°至10°变化的倾斜度取向的半导体衬底。
根据一个实施例，每个内托盘在内托盘的所述两个表面中的每一个表面上的每个位置处在包括被衬底之一覆盖的贯通凹槽。
根据一个实施例，每个外托盘在外托盘的所述表面中的每个位置处包括被衬底覆盖的非贯通腔。
根据一个实施例，每个托盘包括至少一个翼片，支撑件至少包括连接到该组托盘的第一托盘的翼片的第一导电杆和连接到该组托盘的第二托盘的翼片的第二导电杆，所述组件包括交替的第一托盘和第二托盘。
根据一个实施例，对于每个位置，每个托盘包括从所述表面突出并且与存在于所述位置处的半导体衬底接触的垫。
一个实施例还提供了一种用于处理半导体衬底的设备，所述设备包括具有基本垂直的轴线的外壳和用于将气态混合物供给到外壳中的至少一个线路，所述设备还包括在外壳中的诸如先前定义的半导体衬底的至少一个支撑件，所述处理设备还包括电耦合到多个所述托盘的至少一个AC电压射频发生器。
根据一个实施例，所述设备包括连接到外壳的真空泵。
根据一个实施例，外壳由不锈钢制成。
根据一个实施例，所述设备用于处理旨在用于光伏电池制造的半导体衬底。
附图说明
上述特征和优点以及其他的特征和优点将在下面结合附图以示例性而非限制性的方式给出的具体实施例的描述中进行详细描述，在附图中：
图1如前所述，部分地且示意性地示出了用于通过PECVD处理半导体衬底的设备的示例；
图2如前所述，部分地且示意性地示出了图1的处理设备的设置有半导体衬底的托盘的示例；
图3是半导体衬底的PECVD处理的设备的实施例的局部简化截面图。
图4部分且示意性地示出了图3的处理设备的半导体衬底支撑件的实施例；
图5部分且示意性地示出了设置有图4的支撑件的半导体衬底的第一托盘的实施例，该托盘包括两列和六行；
图6部分且示意性地示出了设置有图4的支撑件的半导体衬底的第二托盘的实施例；
图7是图3的半导体衬底的PECVD处理设备的局部简化俯视截面图，其具有半导体衬底支撑件的实施例；和
图8是类似于图7的图，其具有半导体衬底支撑件的变体。
具体实施方式
在不同的图中，相似的特征由相似的附图标记表示。特别是，不同实施例中共同的结构和/或功能特征可以具有相同的附图标记，并且可以具有相同结构、尺寸和材料特性。为了清楚起见，仅详细说明和描述了对理解本文所述实施例有用的步骤和元件。在以下描述中，当参考限定相对位置的术语时，例如术语“顶部”、“底部”、“上部”、“下部”等，参考垂直方向。除非另有规定，否则表述“约”、“大约”、“基本”和“大致”表示10％以内，优选在5％以内。当术语“约”、“大约”、“基本”和“大致”与方向相关时，表示正负10°。除非另有规定，否则表述“约”、“大约”、“基本”和“大致”表示10％以内，优选在5％以内。
图3以用于处理适于实施PECVD法的部件的设备50的实施例的横截面的示出了局部简化侧视图。
设备50包括垂直取向的例如由不锈钢或石英制成的密闭外壳52，外壳中能够保持低压。在外壳52由不锈钢制成的情况下，可以对外壳52的内壁进行处理。与外壳52由石英制成的情况相比，当外壳52由不锈钢制成时，在机械和热阻方面要遵守的规范可以有利地受到较少的限制。外壳52可具有带垂直轴线的基本圆柱形形状。设备50还包括用于半导体衬底56的支撑件54，也称为船。船54包括由导电材料制成的交替的内托盘58A和58B。内托盘58A和58B的交替被夹在两个外托盘58C和58D之间。每个托盘58A、58B、58C、58D由导电材料制成，例如石墨。每对相邻托盘58A、58B、58C和58D的托盘被电绝缘材料制成的间隔件60隔开。间隔件60例如由陶瓷制成。
图4是具有船54的实施例的横截面的局部简化侧视图。图5和图6分别是装载有半导体衬底56的内托盘58A和58B的局部简化侧视图，图5和图6的视图沿着垂直于图4的视图方向的水平方向。图7是具有设备50的横截面的局部简化俯视图，并且图8是设备50的变体的类似于图7的视图。图7和图8中未示出间隔件60。
托盘58A、58B、58C、58D彼此刚性耦合。根据一个实施例，船54包括由电绝缘材料(例如陶瓷)制成的杆62。每个托盘58A、58B、58C、58D包括用于杆62通过的通孔64。类似地，每个间隔件60包括用于杆62通过的通孔66。因此每个杆62通过交替地穿过托盘58A、58B、58C、58D之一和间隔件60之一而延伸穿过孔64和66。对于每个杆62，由电绝缘材料(例如陶瓷)制成的、螺纹连接到杆62的端部的螺母68，将一组托盘58A、58B、58C、58D和间隔件62保持处于压缩状态。根据一个实施例，杆62基本平行。
船54包括由电绝缘材料制成的基座70，其具有搁置其上的托盘58A、58B、58C、58D。根据一个实施例，输出托盘58C和58D包括与基座70接触的脚72，而内托盘58A和58B不与基座70接触。基座70可以包括在将托盘58A、58B、58C、58D放置在基座70上期间适于与脚72协作的引导件74。
内托盘58A电耦合在一起并电耦合到外托盘58C。内托盘58B电连接在一起并电耦合到外托盘58D。为此，每个托盘58A、58B、58C、58D包括穿有孔78的至少一个翼片76。在图3至图8中，托盘58A、58B、58C、58D示出为具有两个翼片76，一个在托盘上部分，另一个在托盘的下部分。如图5和图6所示，托盘58A和58B具有基本相同的结构，只是翼片76的位置不同。
根据一个实施例，船54包括由导电材料(例如石墨)制成的第一杆80，其穿过内托盘58A的孔78和外托盘58C的孔78，同时与内托盘58A和外托盘58C接触。对于每个第一导电杆80，由导电材料(例如石墨)制成的、附接到杆的端部的螺母82确保杆80的保持。根据一个实施例，船54包括由导电材料(例如石墨)制成的第二杆84，其穿过内托盘58B的孔78和外托盘58D的孔78，同时与内托盘58B和外托盘58D接触。对于每个第二导电杆84，由导电材料(例如石墨)制成的、附接到杆84的端部的螺母86确保杆84的保持。根据一个实施例，第一杆80和第二杆84基本平行。
每个托盘58A、58B、58C、58D包括基本上垂直取向的基本上平面的托盘90，托盘90具有从其突出的翼片76，并且具有设置在其上的均旨在容纳半导体衬底56的位置。每个内托盘58A、58B包括基本上垂直的两个相对的表面，内托盘58A、58B的每个表面包括均旨在容纳半导体衬底56的位置。半导体衬底56的要处理的表面朝向在两个相邻托盘之间的空间取向。每个外托盘58C、58D包括位置，每个位置旨在在托盘58C、58D的基本垂直的、与内托盘58A、58B之一相对定位的单个表面上容纳半导体衬底56。
半导体衬底56基本上垂直地布置在托盘58A、58B、58C、58D上。根据一个实施例，衬底56垂直安装在托盘58A、58B、58C、58D上，相对于垂直方向略微倾斜以确保衬底56相对于它们的重心的稳定性。相对于垂直方向的倾斜角度根据衬底56的尺寸从1°至10°变化，优选地从2°至6°变化。在每个托盘58A、58B、58C、58D上，半导体衬底56按行和列布置。根据一个实施例，每个托盘58A、58B、58C、58D包括用于至少一列半导体衬底56的位置，优选地用于两列半导体衬底56。根据一个实施例，每个托盘58A、58B、58C、58D包括至少两排半导体衬底56的位置，优选至少四排半导体衬底56，更优选至少八排半导体衬底56。托盘58A、58B、58C、58D的数量范围可以为5个至100个，优选10个至40个。特别地，托盘58A、58B、58C、58D的数量取决于容纳船54的外壳52的直径。在图3、图4、图7和图8中，所示的船54包括十个托盘58A、58B、58C、58D，并且每个内托盘58A、58B在每个表面上包括用于两行两列的半导体衬底56的位置，并且每个外托盘58C、58D包括用于两行两列的半导体衬底56的位置。在图5和图6中，每个所示的内托盘58A和58B在每个表面上包括用于两列六行半导体衬底56的位置。作为示例，一个具有三十个两列七行的托盘的船可以包含812个半导体衬底。通常，增加外壳52的直径可以增加船54的托盘58A、58B的数量并且增加外壳52的高度可以增加船54的行数。
根据一个实施例，每个托盘58A、58B、58C、58D对于每个位置包括旨在抵靠半导体衬底56的垫或销92。垫92的至少一些适于维持衬底56压靠托盘58A、58B、58C、58D。在图5和图6中，每个托盘58A、58B、58C、58D对于每个位置包括三个垫92。每个垫92可以具有从托盘90的表面突出的圆锥形或截头圆锥形形状。每个垫92可以从托盘90的表面沿高度以浮雕方式突出，该高度例如为0.5mm至2mm，例如，大致1mm。
根据一个实施例，每个内托盘58A、58B对于每个位置包括旨在被半导体衬底56覆盖的凹槽或腔94。凹槽94的轮廓在图3、图4、图5和图6中以虚线指示。凹槽94优选是贯通的。有利地，这特别能够降低托盘的重量，以降低船54的热惯性及其电阻。根据一个实施例，外托盘58C、58D对于每个位置不包括贯贯通凹槽，但对于每个位置可以包括旨在被半导体衬底56覆盖的非贯贯通凹槽，也称为腔。选择每个凹槽94的尺寸，使得当半导体衬底56在内托盘58A、58B上就位时，它基本上完全覆盖下面的凹槽并且仅在其圆周上与托盘90接触。
根据一个实施例，两个相邻托盘58A、58B、58C、58D之间的间隔基本恒定，例如为10mm至20mm，优选地为10mm至12mm。每个托盘58A、58B、58C、58D的最大厚度为1mm至10mm，优选地为2mm至5mm，例如大致5mm。每个半导体衬底56可以具有100μm至200μm的厚度。在图5和图6的侧视图中，每个衬底56可以具有可能具有圆角的基本正方形的形状，具有100mm至220mm的边长。通常，在图5和图6的侧视图中，每个衬底56可以具有正方形或基本正方形(通常称为全正方形或伪正方形)、矩形或圆形的形状。
设备50包括未示出的用于移动船54的装置，特别是将其引入外壳52或将其从外壳52中取出。该移动装置可包括关节杆。外壳52包括例如位于外壳52的底部的门96，当门96打开时，其能够将船54引入外壳52或从外壳52中取出(图3中的箭头98)。作为变体，门96可以耦合到船54并且可以在将船54引入外壳52中时紧密地关闭外壳52。
设备50包括包含前体气体和可选的至少一种中性气体的罐100和可选的蒸发和蒸汽调节系统，以从液体前体容器供应前体气体。容器100连接到控制面板102，特别是经由质量流量调节器连接到控制面板102，控制面板102能够形成气态混合物，该气态混合物包含前体气体和可选的至少一种中性气体，这取决于要进行的处理。控制面板102通过阀104连接到外壳52，当阀104打开时，其能够通过进气导管106将气态混合物引入外壳52。作为变体，某些气体或气相液体可以独立于混合器被调节和引入外壳。
设备50包括通过一个或更多个阀110连接到外壳52的真空泵108。作为示例，图3中示出了单个阀110，当阀110打开时，其允许通过泵送通道112泵送外壳52中存在的气态混合物。根据一个实施例，泵送通道112位于外壳52的顶部并且馈送线路100和馈送线路102与外壳52之间的连接部位于外壳52的底部。作为变体，泵送通道112可以位于外壳52的底部，并且馈送线路100和馈送线路102与外壳52之间的连接部可以位于外壳52的顶部。
设备50还包括围绕外壳52的至少一个加热元件114，例如电阻器，其能够控制托盘58A、58B、58C、58D和外壳52中的气态混合物的温度。根据一个实施例，加热元件114可以彼此独立地被控制。
设备50还包括耦合到托盘58A、58B、58C、58D的至少一个AC电压发生器116。内托盘58A和外托盘58C连接到AC电压发生器116的第一端子，而内托盘58B和外托盘58D连接到发生器116的第二端子。两个相邻托盘58A、58B、58C、58D通过间隔件60彼此电绝缘。
基座70可以包括具有平坦表面的底部118和脚120，所述平坦表面具有搁置其上的船54，脚120例如对应于陶瓷杆，从底部118延伸并允许操纵基座70。例如，可以将船54安装在基座70上，基座70经由脚120附接到门96。图7示出了基座70，其底部188在俯视图中具有与外壳52的内部形状互补的形状，例如盘形形状。图8示出了基座70，其底部118在俯视图中具有矩形形状。该版本根据沉积外壳的高度简化了反应气体注入系统的安装。
现在将在PECVD法的情况下描述设备50的操作。
根据一个实施例，船54通过一组托盘58A、58B、58C、58D和间隔件60来安装。船54可用于多个连续的沉积操作。在多个沉积操作之后可以提供对支撑件54的维护操作并且可以包括拆卸支撑件54和清洁托盘58A、58B、58C、58D。
根据另一个实施例，船54可以通过关节杆来操纵，所述关节杆确保船54移向和移出外壳。在这种配置中，在用新的干净的船更换之前，船用于多次沉积。因此，用过的船可以在掩蔽时间内清洗并准备好随后再次使用。
半导体衬底56布置在托盘58A、58B、58C、58D上。根据一个实施例，衬底56在托盘58A、58B、58C、58D上的布置是通过使用设置有夹持器(例如伯努利卡盘)的机器人来执行的。夹持器的尺寸适合于能够使得配备有衬底56或多个衬底56的夹持器插入两个相邻托盘58A、58B、58C、58D之间存在的间隔中。多夹持器能够按行和列装载托盘表面，然后传递到同一行和列的托盘的第二表面。对其他行执行相同的操作。第二列的装载是通过在装载机器人站的水平处将船旋转180°或经由位于相对侧的第二个机器人来执行的。在后一种情况下，所述两列的装载可以在衬底装载站的高度上同时进行。
然后将装载有半导体衬底56的船54引入外壳52中。
在操作中，气态混合物通过进料导管106被引入外壳52。每个托盘58A、58B、58C、58D充当热导体并且充当与放置在其上的半导体衬底56射频接触的元件。托盘58A、58B、58C、58D耦合到发生器116以形成阴极和阳极的交替，并且在每对相邻托盘58A、58B、58C、58D之间产生等离子体。作为示例，每个发生器116、88控制的等离子体的频率为40kHz至2.45GHz，例如，大致50kHz。根据一个实施例，发生器116以脉冲方式将AC电压施加到相关联的托盘58A、58B、58C、58D，脉冲方式即，通过周期性地交替施加AC电压的相位ton和不施加AC电压时的相位toff。脉冲的周期可能为10ms至200ms。脉冲的占空比，即相位ton的持续时间与脉冲周期的比率可以是大约10％。
可以控制加热元件114以获得外壳52中的均匀温度或例如沿垂直方向在外壳52中获得温度梯度。根据所进行的处理，外壳52中的温度可以在200℃至600℃之间调节。
根据一个实施例，每个衬底56是单晶硅或多晶硅衬底，并且设备50用于在每个衬底56的上表面上沉积薄层，例如电绝缘层。作为变型，处理设备可用于进行半导体衬底蚀刻操作，特别是等离子蚀刻操作。绝缘层可以是氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)、碳化硅(SiC)、碳氮化硅(SiCN)、氧化铝(AlOx)、硼硅酸盐玻璃、磷硅酸盐玻璃、或硼或磷掺杂或本征非晶硅的层。引入外壳52中的气体可选自包括硅烷(SiH4)、氨(NH3)、三甲基铝(TMA)、一氧化二氮(N2O)、三氟化氮(NF3)、甲烷(CH4)、三氯化硼(BCl3)、双氧(O2)、氮气(N2)、氩气(Ar)、乙硼烷(B2H6)、磷化氢(PH3)、硼酸三甲酯(TMB)、磷酸三甲酯(TMP)和原硅酸三乙酯(TEOS)的组。沉积层的厚度可以为5nm至150nm，优选地为10nm至100nm，例如，大致40nm。
启动真空泵108以将外壳52中的压力维持在67Pa(大约0.5托)至667Pa(大约5托)。根据一个实施例，真空泵108可以持续运行。设置在真空泵108和泵送通道112之间的隔离阀能够中断由真空泵执行的泵送，并且设置在真空泵108和泵送通道112之间的调节阀能够根据泵送速率控制外壳52中的压力。
前体气体将分解以在衬底56的暴露表面上形成薄膜的沉积物。
在处理结束时，将船54从外壳52中移除，并将处理过的衬底56从每个托盘58A、58B、58C、58D中移除。
有利地，船54的两个相邻托盘58A、58B、58C、58D之间的距离基本恒定。然后，船54的设计被简化并且例如以自动方式将半导体衬底56安装在托盘58A、58B、58C、58D上也被简化。
凹槽94使空气能够在衬底56下自由流动，这有利于伯努利卡盘的正常运行(特别是当衬底56从托盘58A、58B、58C、58D移除时)，并且避免了衬底56粘附在托盘58A、58B、58C、58D上的风险，这种风险可能由衬底56和托盘58A、58B、58C、58D之间过于显著的直接表面接触造成。
设备50有利地具有较小的占地面积。此外，可以通过增加每个托盘58A、58B、58C、58D的行数来增加设备50的处理能力，因此有利地不会导致设备50的占地面积发生变化。船的高度是受限于设备50开启后到天花板的高度。光伏电池生产线的天花板的高度一般设置为大约4米。
已经描述了各种实施例和变体。本领域技术人员将理解，这些不同实施例和变体的某些特征可以组合，并且本领域技术人员将想到其他变体。特别是，尽管已经描述了薄膜沉积处理的示例，但是该处理设备可以用于执行半导体衬底或基于硅的薄膜的蚀刻操作，特别是等离子体蚀刻操作。
最后，基于上文给出的功能指示，所描述的实施例和变体的实际实施在本领域技术人员的能力之内。

Claims (15)

1.一种用于半导体衬底(56)的支撑件(54)，包括一组托盘(58A、58B、58C、58D)，在该组托盘(58A、58B、58C、58D)上搁置半导体衬底，每个托盘由导电材料制成并且具有至少一个基本垂直的表面，所述至少一个基本垂直的表面具有以至少两个水平取向的行和两个垂直取向的列布置的位置，每个位置被配置为容纳以相对于垂直方向从1°至10°变化的倾斜度取向的半导体衬底，每个托盘在每个位置处包括覆盖有所述衬底(56)的凹槽(94)或腔，彼此面对的每对托盘中的托盘由电绝缘间隔件(60)隔开。
2.根据权利要求1所述的支撑件，其中，每个托盘(58A、58B、58C、58D)的所述表面具有以至少三个水平取向的行和两个垂直取向的列布置的位置。
3.根据权利要求2所述的支撑件，其中，每个托盘(58A、58B、58C、58D)的所述表面具有以至少五个水平取向的行和两个垂直取向的列布置的位置。
4.根据权利要求3所述的支撑件，其中，每个托盘(58A、58B、58C、58D)的所述表面具有以五至十个水平取向的行和两个垂直取向的列布置的位置。
5.根据权利要求1至4中任一项所述的支撑件，包括10个至40个托盘(58A、58B、58C、58D)。
6.根据权利要求1至5中任一项所述的支撑件，其中，该组托盘包括夹在两个外托盘(58C、58D)之间的内托盘(58A、58B)，每个内托盘具有两个平行的基本垂直的表面，每个基本垂直的表面具有以至少两个水平取向的行和两个垂直取向的列布置的位置，每个表面的每个位置容纳以相对于垂直方向从1°至10°变化的倾斜度取向的半导体衬底(56)。
7.根据权利要求6所述的支撑件，其中，所述两个外托盘均包括单个基本垂直的表面，所述基本垂直的表面具有以至少两个水平取向的行和两个垂直取向的列布置的位置，每个位置容纳以相对于垂直方向从1°至10°变化的倾斜度取向的半导体衬底(56)。
8.根据权利要求5或6所述的支撑件，其中，每个内托盘(58A、58B)在所述内托盘的两个表面中的每一个上的每个位置处包括旨在被所述衬底(56)之一覆盖的贯通凹槽(94)。
9.根据权利要求6所述的支撑件，其中，每个外托盘(58A、58B)在外托盘的所述表面中的每个位置处包括在旨在被所述衬底(56)覆盖的非贯通腔(94)。
10.根据权利要求1至7中任一项所述的支撑件，其中，每个托盘(58A、58B、58C、58D)包括至少一个翼片(76)，所述支撑件(54)包括连接到该组托盘的第一托盘(58C、58A)的翼片的至少一个第一导电杆(80)和连接到该组托盘的第二托盘(58D、58B)的翼片的第二导电杆(84)，该组托盘包括交替的第一托盘和第二托盘。
11.根据权利要求1至8中任一项所述的支撑件，其中，每个托盘(58A、58B、58C、58D)对于每个位置包括从所述表面突出并且配置为与存在于所述位置处的半导体衬底(56)接触的垫(92)。
12.一种用于处理半导体衬底的设备(50)，所述设备包括具有基本垂直的轴线的外壳(52)和用于将气态混合物供给到所述外壳中的至少一个线路(100、102)，所述设备还包括在外壳中的、根据权利要求1至11中任一项所述的半导体衬底的至少一个支撑件(54)，处理设备还包括电耦合到多个所述托盘的至少一个AC电压射频发生器(116)。
13.根据权利要求12所述的设备，其包括耦合到所述外壳(52)的真空泵(108)。
14.根据权利要求12或13所述的设备，其中，所述外壳(52)由不锈钢制成。
15.根据权利要求12至14中任一项所述的设备，用于处理旨在用于光伏电池制造的半导体衬底(56)。
CN202180065369.9A 2020-09-25 2021-09-17 具有高衬底负载能力的用于pecvd处理的半导体衬底的支撑件 Pending CN116325117A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR2009792A FR3114683A1 (fr) 2020-09-25 2020-09-25 Support pour substrats semiconducteurs pour traitement PECVD avec forte capacité de chargement de substrats
FRFR2009792 2020-09-25
PCT/EP2021/075571 WO2022063689A1 (fr) 2020-09-25 2021-09-17 Support pour substrats semiconducteurs pour traitement pecvd avec forte capacite de chargement de substrats

Publications (1)

Publication Number Publication Date
CN116325117A true CN116325117A (zh) 2023-06-23

Family

ID=74045656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180065369.9A Pending CN116325117A (zh) 2020-09-25 2021-09-17 具有高衬底负载能力的用于pecvd处理的半导体衬底的支撑件

Country Status (9)

Country Link
US (1) US20230357930A1 (zh)
EP (1) EP4218047A1 (zh)
JP (1) JP2023543021A (zh)
KR (1) KR20230074139A (zh)
CN (1) CN116325117A (zh)
CA (1) CA3195714A1 (zh)
FR (1) FR3114683A1 (zh)
TW (1) TW202225471A (zh)
WO (1) WO2022063689A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE330900C (sv) 1968-05-31 1978-12-07 Uddeholms Ab Sett att vermebehandla band eller plat av rostfritt, herdbart kromstal
US8845809B2 (en) * 2008-10-09 2014-09-30 Silevo, Inc. Scalable, high-throughput, multi-chamber epitaxial reactor for silicon deposition
JP6716460B2 (ja) * 2014-09-30 2020-07-01 株式会社カネカ 試料移載システム及び太陽電池の製造方法
DE102015014903A1 (de) * 2015-11-18 2017-05-18 Centrotherm Photovoltaics Ag Waferboot und Plasma-Behandlungsvorrichtung für Wafer

Also Published As

Publication number Publication date
CA3195714A1 (fr) 2022-03-31
FR3114683A1 (fr) 2022-04-01
JP2023543021A (ja) 2023-10-12
TW202225471A (zh) 2022-07-01
KR20230074139A (ko) 2023-05-26
EP4218047A1 (fr) 2023-08-02
US20230357930A1 (en) 2023-11-09
WO2022063689A1 (fr) 2022-03-31

Similar Documents

Publication Publication Date Title
KR102491769B1 (ko) 3d nand 제조시 계단형 봉지
CN109891606B (zh) 用于处理部件的装置
KR20180109691A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
US7410668B2 (en) Methods, systems, and apparatus for uniform chemical-vapor depositions
CN101523573B (zh) 等离子体成膜装置和等离子体成膜方法
KR101160788B1 (ko) 반도체 처리용 종형 플라즈마 처리 장치
TW201820461A (zh) 用於半導體圖案化應用之高度乾蝕刻率材料
CN100514554C (zh) 等离子体处理装置和方法
US20060096540A1 (en) Apparatus to manufacture semiconductor
JPH02114530A (ja) 薄膜形成装置
KR20120063484A (ko) 플라즈마 처리 장치 및 플라즈마 처리 장치용 가스 공급 기구
US10224185B2 (en) Substrate processing apparatus
WO2013019565A2 (en) Inductive plasma sources for wafer processing and chamber cleaning
CN101258786A (zh) 等离子体处理设备、等离子体处理方法、其中使用的介质窗口以及该介质窗口的制造方法
WO2003038145A2 (en) Chemical vapor deposition system
WO2015175175A1 (en) Batch curing chamber with gas distribution and individual pumping
KR102457581B1 (ko) 처리 챔버를 위한 세라믹 코팅된 석영 리드
CN101278378A (zh) 等离子体处理装置和方法
US20170178758A1 (en) Uniform wafer temperature achievement in unsymmetric chamber environment
CN100593361C (zh) 等离子体处理装置和方法
KR20060053904A (ko) 기판 처리장치 및 이것을 사용한 기판 처리방법
KR101077695B1 (ko) 종형 플라즈마 처리 장치 및 그 사용 방법
KR100389449B1 (ko) 대칭형 유로블럭을 가지는 진공판
CN116325117A (zh) 具有高衬底负载能力的用于pecvd处理的半导体衬底的支撑件
KR20080035735A (ko) 플라즈마 화학기상증착설비

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination