FR3114683A1 - Support pour substrats semiconducteurs pour traitement PECVD avec forte capacité de chargement de substrats - Google Patents

Support pour substrats semiconducteurs pour traitement PECVD avec forte capacité de chargement de substrats Download PDF

Info

Publication number
FR3114683A1
FR3114683A1 FR2009792A FR2009792A FR3114683A1 FR 3114683 A1 FR3114683 A1 FR 3114683A1 FR 2009792 A FR2009792 A FR 2009792A FR 2009792 A FR2009792 A FR 2009792A FR 3114683 A1 FR3114683 A1 FR 3114683A1
Authority
FR
France
Prior art keywords
oriented
enclosure
semiconductor substrates
plates
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2009792A
Other languages
English (en)
Inventor
Bachir Semmache
Guy LAZZARELLI
Tich Duy NGUYEN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semco Smartech France SAS
Original Assignee
Semco Smartech France SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semco Smartech France SAS filed Critical Semco Smartech France SAS
Priority to FR2009792A priority Critical patent/FR3114683A1/fr
Priority to CN202180065369.9A priority patent/CN116325117A/zh
Priority to KR1020237009719A priority patent/KR20230074139A/ko
Priority to PCT/EP2021/075571 priority patent/WO2022063689A1/fr
Priority to EP21777777.0A priority patent/EP4218047A1/fr
Priority to US18/044,264 priority patent/US20230357930A1/en
Priority to CA3195714A priority patent/CA3195714A1/fr
Priority to JP2023519109A priority patent/JP2023543021A/ja
Priority to TW110135339A priority patent/TW202225471A/zh
Publication of FR3114683A1 publication Critical patent/FR3114683A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4587—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators

Abstract

Support pour substrats semiconducteurs pour traitement PECVD avec forte capacité de chargement de substrats La présente description concerne un support (54) pour substrats semiconducteurs (56) comprenant un ensemble de plateaux (58A, 58B, 58C, 58D) sur lesquels reposent les substrats semiconducteurs. Chaque plateau est en un matériau conducteur électriquement et a au moins une face sensiblement verticale ayant des emplacements agencés selon au moins deux rangées orientées horizontalement et deux colonnes orientées verticalement. Chaque emplacement reçoit un substrat semiconducteur orienté avec une inclinaison par rapport à une direction verticale variant de 1 ° à 10 °. Chaque plateau comprend, à chaque emplacement, un évidement ou une empreinte recouvert par le substrat (56). Les plateaux de chaque paire de plateaux se faisant face sont séparés par des entretoises (60) isolantes électriquement. Figure pour l'abrégé : Fig. 4

Description

Support pour substrats semiconducteurs pour traitement PECVD avec forte capacité de chargement de substrats
La présente demande concerne un support pour substrats semiconducteurs, notamment de substrats semiconducteurs destinés à la fabrication de cellules photovoltaïques.
Un procédé de fabrication d'une cellule photovoltaïque peut comprendre une étape de dépôt d'une couche isolante électriquement sur une face d'un substrat semiconducteur, notamment un substrat en silicium, par exemple selon un procédé de dépôt chimique en phase vapeur avec assistance par plasma ou PECVD (sigle anglais pour Plasma Enhanced Chemical Vapor Deposition).
La représente, de façon partielle et schématique, une vue de côté avec coupe partielle d'un exemple d'un dispositif 10 de traitement de substrats semiconducteurs adapté à la mise en oeuvre d'un procédé PECVD.
Le dispositif 10 comprend une enceinte 12 dont l'axe est sensiblement horizontal et dans laquelle une pression réduite est maintenue. Le dispositif 10 comprend en outre un support 13 sur lequel sont disposés des plateaux 14 orientés sensiblement verticalement et disposés les uns à côté des autres, un seul plateau 14 étant représenté en . Les plateaux 14 peuvent être introduits dans l'enceinte 12 ou retirés de l'enceinte 12 par une porte 15 par exemple prévue à une extrémité de l'enceinte 12. Chaque plateau 14, par exemple en graphite, peut recevoir au moins un substrat semiconducteur 16. Les substrats semiconducteurs 16 sont disposés sensiblement verticalement dans l'enceinte 12.
La est une vue de côté d'un plateau 14 comprenant une rangée de substrats semiconducteurs 16.
Le dispositif 10 comprend des réservoirs 18 de gaz précurseurs et éventuellement d'un gaz neutre. Les réservoirs 18 sont reliés à un panneau de commande 20 adapté à réaliser un mélange des gaz précurseurs et éventuellement du gaz neutre. Le panneau de commande 20 est relié à l'enceinte 12 par une vanne 22 qui, lorsqu'elle est ouverte, permet l'introduction du mélange gazeux dans l'enceinte 12 par une buse d'apport 23. Le dispositif 10 comprend une pompe à vide 24 reliée à l'enceinte 12 par une vanne 26 qui, lorsqu'elle est ouverte, permet la mise sous vide de l’enceinte 12 et l'aspiration du mélange gazeux présent dans l'enceinte 12 par un port d'aspiration 25.
Le dispositif 10 comprend en outre des éléments chauffants 28 entourant l'enceinte 12 et permettant de commander la température des plateaux 14 et du mélange gazeux dans l'enceinte 12. Le dispositif 10 comprend en outre un générateur 30 d'une tension alternative qui est relié électriquement aux plateaux 14 dans l'enceinte 12.
Le procédé PECVD est une technique de dépôt par voie sèche, c'est-à-dire à partir d'une phase gazeuse. Elle utilise les gaz précurseurs qui sont injectés dans l'enceinte 12 et le dépôt résulte de la décomposition de ces gaz par une réaction chimique à la surface des substrats 16. Dans le procédé PECVD, la réaction chimique est assistée par une décharge électrique radiofréquence (RF) qui ionise les gaz et forme un plasma. Chaque plateau 14 agit comme conducteur thermique et de contact radiofréquence avec le substrat semiconducteur 16 associé. Les plateaux 14 sont reliés au générateur 30 de façon à former une alternance de cathodes et d'anodes et un plasma est généré entre chaque paire de plateaux 14 adjacents. Les gaz précurseurs vont se décomposer pour former un dépôt de couche mince sur la face de chaque substrat 16 opposée à la face en contact avec le plateau 14.
Il serait souhaitable d'augmenter la capacité de traitement du dispositif 10, c’est-à-dire le nombre de substrats semiconducteurs 16 pouvant être traités simultanément. Avec le dispositif 10, cela peut être réalisé en augmentant le nombre de plateaux 14 et/ou en augmentant le nombre de substrats semiconducteurs 16 par rangée et/ou en augmentant le nombre de rangées par plateaux 14.
Toutefois, il peut être difficile d'augmenter le nombre de substrats par rangée étant donné que la manipulation des substrats semiconducteurs 16 pour les mettre en place sur le plateau 14 et pour les retirer des plateaux 14 peut devenir complexe sinon impossible dans la configuration horizontale du dispositif 10. En effet, le chargement des substrats 16 n’est possible uniquement que du haut vers le bas et perpendiculairement au plateau 14 disposé à l’horizontale. En outre, l'augmentation du nombre de plateaux 14, et l'augmentation du nombre de rangées par plateau 14 entraînent une augmentation importante de la longueur de l’enceinte 12 et de l'occupation au sol du dispositif 10, ce qui n'est pas souhaitable pour une utilisation à une échelle industrielle.
Un objet d'un mode de réalisation vise à pallier tout ou partie des inconvénients des dispositifs de traitement décrits précédemment.
Un objet d'un mode de réalisation est que l'occupation au sol du dispositif de traitement soit réduite.
Un objet d'un mode de réalisation est que la capacité du dispositif de traitement puisse être augmentée.
Un mode de réalisation prévoit un support pour substrats semiconducteurs comprenant un ensemble de plateaux sur lesquels reposent les substrats semiconducteurs, chaque plateau étant en un matériau conducteur électriquement et ayant au moins une face sensiblement verticale ayant des emplacements agencés selon au moins deux rangées orientées horizontalement et deux colonnes orientées verticalement, chaque emplacement recevant un substrat semiconducteur orienté avec une inclinaison par rapport à une direction verticale variant de 1 ° à 10 °, chaque plateau comprenant, à chaque emplacement, un évidement ou une empreinte recouvert par le substrat, les plateaux de chaque paire de plateaux se faisant face étant séparés par des entretoises isolantes électriquement.
Selon un mode de réalisation, ladite face de chaque plateau a des emplacements agencés selon au moins trois rangées orientées horizontalement et deux colonnes orientées verticalement, chaque emplacement recevant un substrat semiconducteur orienté avec une inclinaison par rapport à une direction verticale variant de 1 ° à 10 °.
Selon un mode de réalisation, ladite face de chaque plateau a des emplacements agencés selon au moins cinq rangées orientées horizontalement et deux colonnes orientées verticalement, chaque emplacement recevant un substrat semiconducteur orienté avec une inclinaison par rapport à une direction verticale variant de 1 ° à 10 °.
Selon un mode de réalisation, ladite face de chaque plateau a des emplacements agencés selon cinq à dix rangées orientées horizontalement et deux colonnes orientées verticalement, chaque emplacement recevant un substrat semiconducteur orienté avec une inclinaison par rapport à une direction verticale variant de 1 ° à 10 °.
Selon un mode de réalisation, le support comprend de 10 à 40 plateaux.
Selon un mode de réalisation, l'ensemble de plateaux comprend des plateaux intérieurs pris en sandwich entre deux plateaux extérieurs, chaque plateau intérieur ayant deux faces parallèles sensiblement verticales ayant chacune des emplacements agencés selon au moins deux rangées orientées horizontalement et deux colonnes orientées verticalement, chaque emplacement de chaque face recevant un substrat semiconducteur orienté avec une inclinaison par rapport à une direction verticale variant de 1 ° à 10 °.
Selon un mode de réalisation, les deux plateaux extérieurs comprennent chacun une seule face sensiblement verticale ayant des emplacements agencés selon au moins deux rangées orientées horizontalement et deux colonnes orientées verticalement, chaque emplacement recevant un substrat semiconducteur orienté avec une inclinaison par rapport à une direction verticale variant de 1 ° à 10 °.
Selon un mode de réalisation, chaque plateau intérieur comprend, à chaque emplacement, un évidement traversant et recouvert sur chacune des deux faces du plateau intérieur par l'un des substrats.
Selon un mode de réalisation, chaque plateau extérieur comprend, à chaque emplacement, une empreinte non traversante dans ladite face du plateau extérieur et recouverte par le substrat.
Selon un mode de réalisation, chaque plateau comprend au moins une patte, le support comprenant au moins une première tige conductrice électriquement et connectée aux pattes de premiers plateaux dudit ensemble de plateaux et une deuxième tige conductrice électriquement et connectée aux pattes de deuxièmes plateaux dudit ensemble de plateaux, ledit ensemble comprenant une alternance des premiers et deuxièmes plateaux.
Selon un mode de réalisation, chaque plateau comprend, pour chaque emplacement, des plots en saillie par rapport à ladite face et qui sont en contact avec le substrat semiconducteur présent audit emplacement.
Un mode de réalisation prévoit également un dispositif de traitement de substrats semiconducteurs, le dispositif comprenant une enceinte d'axe sensiblement vertical et au moins un circuit d'apport d'un mélange gazeux dans l'enceinte, le dispositif comprenant en outre, dans l'enceinte, au moins un support des substrats semiconducteurs tel que défini précédemment, le dispositif de traitement comprenant, en outre, au moins un générateur radiofréquence d'une tension alternative relié électriquement à plusieurs desdits plateaux.
Selon un mode de réalisation, le dispositif comprend une pompe à vide reliée à l'enceinte.
Selon un mode de réalisation, l'enceinte est en acier inoxydable.
Selon un mode de réalisation, le dispositif est utilisé pour le traitement de substrats semiconducteurs destinés à la fabrication de cellules photovoltaïques.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la , décrite précédemment, représente, de façon partielle et schématique, un exemple de dispositif de traitement PECVD de substrats semiconducteurs ;
la , décrite précédemment, représente, de façon partielle et schématique, un exemple de plateau muni de substrats semiconducteurs du dispositif de traitement de la ;
la est une vue de côté en coupe, partielle et schématique, d'un mode de réalisation d'un dispositif de traitement PECVD de substrats semiconducteurs ;
la représente, de façon partielle et schématique, un mode de réalisation d'un support de substrats semiconducteurs du dispositif de traitement de la ;
la représente, de façon partielle et schématique, un mode de réalisation d'un premier plateau muni de substrats semiconducteurs du support de la , le plateau comportant deux colonnes et six rangées ;
la représente, de façon partielle et schématique, un mode de réalisation d'un deuxième plateau muni de substrats semiconducteurs du support de la ;
la est une vue de dessus en coupe, partielle et schématique, du dispositif de traitement PECVD de substrats semiconducteurs de la avec un mode de réalisation du support de substrats semiconducteurs ; et
la est une figure analogue à la avec une variante du support de substrats semiconducteurs.
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., il est fait référence à la direction verticale. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de", lorsqu'elles sont associées à une direction, signifient à 10 ° près. En outre, on considère ici que les termes "isolant" et "conducteur" signifient respectivement "isolant électriquement" et "conducteur électriquement".
La représente une vue de côté avec coupe, partielle et schématique, d'un mode de réalisation d'un dispositif 50 de traitement de pièces adapté à la mise en oeuvre d'un procédé PECVD.
Le dispositif 50 comprend une enceinte 52 étanche, par exemple en acier inoxydable ou en quartz, orientée verticalement, dans laquelle une pression réduite peut être maintenue. Dans le cas où l'enceinte 52 est en acier inoxydable, un traitement de la paroi interne de l'enceinte 52 peut être réalisé. Le cahier des charges à respecter en termes de tenue mécanique et thermique peut, de façon avantageuse, être moins contraignant lorsque l'enceinte 52 est en acier inoxydable par rapport au cas où l'enceinte 52 est en quartz. L'enceinte 52 peut avoir une forme sensiblement cylindrique d'axe vertical. Le dispositif 50 comprend, en outre, un support 54, également appelé nacelle, pour substrats semiconducteurs 56. La nacelle 54 comprend une alternance de plateaux intérieurs 58A et 58B en un matériau conducteur électriquement. L'alternance de plateaux intérieurs 58A et 58B est prise en sandwich entre deux plateaux extérieurs 58C et 58D. Chaque plateau 58A, 58B, 58C, 58D est en un matériau conducteur, par exemple en graphite. Les plateaux de chaque paire de plateaux adjacents 58A, 58B, 58C, et 58D, sont séparés par des entretoises 60 en un matériau isolant électriquement. Les entretoises 60 sont par exemple en céramique.
La est une vue de côté avec coupe, partielle et schématique, d'un mode de réalisation de la nacelle 54. Les figures 5 et 6 sont des vues de côté, partielles et schématiques, respectivement des plateaux intérieurs 58A et 58B chargés de substrats semiconducteurs 56, les vues des figures 5 et 6 étant selon une direction horizontale et orthogonale à la direction de la vue de la . La est une vue de dessus avec coupe, partielle et schématique, du dispositif 50, et la est une vue analogue à la d'une variante du dispositif 50. Les entretoises 60 ne sont pas représentées sur les figures 7 et 8.
Les plateaux 58A, 58B, 58C, 58D sont reliés rigidement les uns aux autres. Selon un mode de réalisation, la nacelle 54 comprend des tiges 62 en un matériau isolant électriquement, par exemple en céramique. Chaque plateau 58A, 58B, 58C, 58D comprend des trous traversants 64 pour le passage des tiges 62. De façon analogue, chaque entretoise 60 comprend un trou traversant 66 pour le passage d'une tige 62. Chaque tige 62 s'étend donc au travers des trous 64 et 66, en passant alternativement au travers de l'un des plateaux 58A, 58B, 58C, 58D et de l'une des entretoises 60. Pour chaque tige 62, des écrous 68, en un matériau isolant électriquement, par exemple en céramique, vissés aux extrémités de la tige 62 maintiennent en compression l'ensemble des plateaux 58A, 58B, 58C, 58D et des entretoises 62. Selon un mode de réalisation, les tiges 62 sont sensiblement parallèles.
La nacelle 54 comprend un piédestal 70, en un matériau isolant électriquement, sur lequel reposent les plateaux 58A, 58B, 58C, 58D. Selon un mode de réalisation, les plateaux extérieurs 58C et 58D comprennent des pieds 72 venant au contact du piédestal 70, les plateaux intérieurs 58A et 58B ne venant pas au contact du piédestal 70. Le piédestal 70 peut comprendre des guides 74 adaptés à coopérer avec les pieds 72 lors du placement des plateaux 58A, 58B, 58C, 58D sur le piédestal 70.
Les plateaux intérieurs 58A sont reliés électriquement entre eux et au plateau extérieur 58C. Les plateaux intérieurs 58B sont reliés électriquement entre eux et au plateau extérieur 58D. Dans ce but, chaque plateau 58A, 58B, 58C, 58D comprend au moins une patte 76 traversée par un trou 78. Sur les figures 3 à 8, les plateaux 58A, 58B, 58C, 58D sont représentés avec deux pattes 76, l'une en partie supérieure du plateau et l'autre en partie inférieure du plateau. Comme cela apparaît sur les figures 5 et 6, les plateaux 58A et 58B ont sensiblement la même structure et diffèrent par la positions des pattes 76.
Selon un mode de réalisation, la nacelle 54 comprend des premières tiges 80 en un matériau conducteur électriquement, par exemple en graphite, passant par les trous 78 des plateaux intérieurs 58A et du plateau extérieur 58C tout en étant au contact des plateaux intérieurs 58A et du plateau extérieur 58C. Pour chaque première tige conductrice 80, des écrous 82, en un matériau conducteur électriquement, par exemple en graphite, fixés aux extrémités de la tige 80 assurent le maintien de la tige 80. Selon un mode de réalisation, la nacelle 54 comprend des deuxièmes tiges 84 en un matériau conducteur électriquement, par exemple en graphite, passant par les trous 78 des plateaux intérieurs 58B et du plateau extérieur 58D tout en étant au contact des plateaux intérieurs 58B et du plateau extérieur 58D. Pour chaque deuxième tige conductrice 84, des écrous 86, en un matériau conducteur électriquement, par exemple en graphite, fixés aux extrémités de la tige 84 assurent le maintien de la tige 84. Selon un mode de réalisation, les premières et deuxièmes tiges 80, 84 sont sensiblement parallèles.
Chaque plateau 58A, 58B, 58C, 58D comprend une plaque sensiblement plane 90, orientée sensiblement verticalement, d'où se projettent les pattes 76, et sur laquelle sont prévus des emplacements destinés chacun à recevoir un substrat semiconducteur 56. Chaque plateau intérieur 58A, 58B comprend deux faces opposées, sensiblement verticales, chaque face du plateau intérieur 58A, 58B comprenant des emplacements destinés chacun à recevoir un substrat semiconducteur 56. La face du substrat semiconducteur 56 destinée à être traitée est celle orientée vers l'espace entre deux plateaux adjacents. Chaque plateau extérieur 58C, 58D comprend des emplacements destinés chacun à recevoir un substrat semiconducteur 56 sur une seule face, sensiblement verticale, du plateau 58C, 58D située en vis-à-vis de l'un des plateaux intérieurs 58A, 58B.
Les substrats semiconducteurs 56 sont disposés sensiblement verticalement sur les plateaux 58A, 58B, 58C, 58D. Selon un mode de réalisation, les substrats 56 sont installés verticalement sur les plateaux 58A, 58B, 58C, 58D avec une légère inclinaison par rapport à la verticale assurant leur stabilité par rapport à leur centre de gravité. L’angle d'inclinaison par rapport à la verticale varie de 1 ° à 10 °, de préférence de 2 ° à 6 ° selon la taille des substrats 56. Sur chaque plateau 58A, 58B, 58C, 58D, les substrats semiconducteurs 56 sont agencées en rangées et en colonnes. Selon un mode de réalisation, chaque plateau 58A, 58B, 58C, 58D comprend des emplacements pour au moins une colonne de substrats semiconducteurs 56, de préférence pour deux colonnes de substrats semiconducteurs 56. Selon un mode de réalisation, chaque plateau 58A, 58B, 58C, 58D comprend des emplacements pour au moins deux rangées de substrats semiconducteurs 56, de préférence pour au moins quatre rangées de substrats semiconducteurs 56, plus préférentiellement au moins huit rangées de substrats semiconducteurs 56. Le nombre de plateaux 58A, 58B, 58C, 58D peut être compris entre 5 et 100, de préférence entre 10 et 40. En particulier, le nombre de plateaux 58A, 58B, 58C, 58D dépend du diamètre de l'enceinte 52 recevant la nacelle 54. Sur les figures 3, 4, 7, et 8, la nacelle 54 représentée comprend dix plateaux 58A, 58B, 58C, 58D, et chaque plateau intérieur 58A, 58B comprend des emplacements pour deux rangées et deux colonnes de substrats semiconducteurs 56 sur chaque face et chaque plateau extérieur 58C, 58D comprend des emplacements pour deux rangées et deux colonnes de substrats semiconducteurs 56. Sur les figures 5 et 6, chaque plateau intérieur 58A et 58B représenté comprend des emplacements pour deux colonnes et six rangées de substrats semiconducteurs 56 sur chaque face. A titre d’exemple, une nacelle de trente plateaux avec deux colonnes et sept rangées chacun peut contenir 812 substrats semiconducteurs. De façon générale, une augmentation du diamètre de l'enceinte 52 peut permettre d'augmenter le nombre de plateaux 58A, 58B de la nacelle 54 et une augmentation de la hauteur de l'enceinte 52 peut permettre d'augmenter le nombre de rangées de la nacelle 54.
Selon un mode de réalisation, chaque plateau 58A, 58B, 58C, 58D comprend, pour chaque emplacement, des plots ou picots 92 destinés à venir en butée contre le substrat semiconducteur 56. Au moins certains des plots 92 sont adaptés à maintenir le substrat 56 plaqué contre le plateau 58A, 58B, 58C, 58D. Sur les figures 5 et 6, chaque plateau 58A, 58B, 58C, 58D comprend trois plots 92 pour chaque emplacement. Chaque plot 92 peut avoir une forme conique ou tronconique se projetant depuis la face de la plaque 90. Chaque plot 92 peut se projeter en relief par rapport à la face de la plaque 90 sur une hauteur par exemple comprise entre 0,5 mm et 2 mm, par exemple de l'ordre de 1 mm.
Selon un mode de réalisation, chaque plateau intérieur 58A, 58B comprend, pour chaque emplacement, un évidement ou une empreinte 94 destiné à être recouvert par le substrat semiconducteur 56. Le contour des évidements 94 est indiqué en traits tiretés sur les figures 3, 4, 5 et 6. Les évidements 94 peuvent être traversants de préférence. Ceci permet notamment, de façon avantageuse, de réduire le poids du plateau, afin de réduire l'inertie thermique de la nacelle 54 ainsi que sa résistance électrique. Selon un mode de réalisation, les plateaux extérieurs 58C, 58D ne comprennent pas d'évidement traversant pour chaque emplacement, mais peuvent comprendre, pour chaque emplacement, un évidement non traversant, appelé également empreinte, destiné à être recouvert par le substrat semiconducteur 56. Les dimensions de chaque évidement 94 sont choisies de façon que, lorsque le substrat semiconducteur 56 est en position sur le plateau intérieur 58A, 58B, il recouvre sensiblement complètement l'évidement sous-jacent et n'est en contact avec la plaque 90 que sur son pourtour.
Selon un mode de réalisation, l'écartement entre deux plateaux adjacents 58A, 58B, 58C, 58D est sensiblement constant, par exemple compris entre 10 mm et 20 mm, de préférence entre 10 mm et 12 mm. L'épaisseur maximale de chaque plateau 58A, 58B, 58C, 58D est comprise entre 1 mm et 10 mm, de préférence entre 2 mm et 5 mm, par exemple de l'ordre de 5 mm. Chaque substrat semiconducteur 56 peut avoir une épaisseur comprise entre 100 µm et 200 µm. Chaque substrat 56 peut, dans la vue de côté des figures 5 et 6, avoir une forme sensiblement carrée, éventuellement à coins arrondis, dont le côté est compris entre 100 mm et 220 mm. De façon générale, chaque substrat 56 peut, dans la vue de côté des figures 5 et 6, avoir une forme carrée ou sensiblement carrée (connue généralement sous les expressions carré plein ou pseudo-carré), rectangulaire ou circulaire.
Le dispositif 50 comprend des moyens, non représentés, de déplacement de la nacelle 54, notamment pour l'introduire dans l'enceinte 52 ou pour la sortir de l'enceinte 52. Les moyens de déplacement peuvent comprendre un bras articulé. L'enceinte 52 comprend une porte 96, par exemple située à la base de l'enceinte 52, qui lorsqu'elle est ouverte permet l'introduction ou le retrait de la nacelle 54 dans l'enceinte 52 (flèche 98 en ). A titre de variante, la porte 96 peut être reliée à la nacelle 54 et peut refermer hermétiquement l'enceinte 52 lorsque la nacelle 54 est introduite dans l'enceinte 52.
Le dispositif 50 comprend des réservoirs 100 de gaz précurseurs et éventuellement d'au moins un gaz neutre et éventuellement un système de vaporisation et de régulation de la vapeur pour fournir un gaz précurseur à partir d’un réservoir d'un précurseur liquide. Les réservoirs 100 sont reliés, notamment par l'intermédiaire de régulateurs de débit massique, à un panneau de commande 102 adapté à réaliser un mélange gazeux, contenant des gaz précurseurs et éventuellement au moins un gaz neutre, qui dépend du traitement à réaliser. Le panneau de commande 102 est relié à l'enceinte 52 par une vanne 104 qui, lorsqu'elle est ouverte, permet l'introduction du mélange gazeux dans l'enceinte 52 par une conduite d'apport 106. A titre de variante, certains gaz ou liquides en phase vapeur peuvent être éventuellement régulés et introduits dans l'enceinte indépendamment d’un mélangeur.
Le dispositif 50 comprend une pompe à vide 108 reliée à l'enceinte 52 par une ou plusieurs vannes 110. A titre d'exemple, une seule vanne 110 est représentée en qui, lorsqu'elle est ouverte, permet le pompage du mélange gazeux présent dans l'enceinte 52 par un canal de pompage 112. Selon un mode de réalisation, le canal de pompage 112 est situé au sommet de l'enceinte 52 et les raccordements entre les circuits d'apport 100 et 102 et l'enceinte 52 sont situés à la base de l'enceinte 52. A titre de variante, le canal de pompage 112 peut être situé à la base de l'enceinte 52 et les raccordements entre les circuits d'apport 100 et 102 et l'enceinte 52 peuvent être situés au sommet de l'enceinte 52.
Le dispositif 50 comprend en outre au moins un élément chauffant 114 entourant l'enceinte 52, par exemple des résistances électriques, permettant de commander la température des plateaux 58A, 58B, 58C, 58D et du mélange gazeux dans l'enceinte 52. Selon un mode de réalisation, les éléments chauffants 114 peuvent être commandés indépendamment les uns des autres.
Le dispositif 50 comprend en outre au moins un générateur 116 d'une tension alternative relié aux plateaux 58A, 58B, 58C, 58D. Les plateaux intérieurs 58A et le plateau extérieur 58C sont connectés à une première borne du générateur 116 de la tension alternative et les plateaux intérieurs 58B et le plateau extérieur 58D sont connectés à une deuxième borne du générateur 116. Deux plateaux 58A, 58B, 58C, 58D adjacents sont isolés électriquement l'un de l'autre par les entretoises 60.
Le piédestal 70 peut comprendre une base 118 ayant une face plane sur laquelle repose la nacelle 54 et des pieds 120, correspondant, par exemple, à des tiges en céramique, s'étendant depuis la base 118 et permettant la manipulation du piédestal 70. A titre d'exemple, la nacelle 54 peut être installée sur le piédestal 70, lequel est fixé à la porte 96 par le biais des pieds 120. La représente un piédestal 70 dont la base 118 a, en vue de dessus, une forme complémentaire de la forme interne de l'enceinte 52, par exemple en forme de disque. La représente un piédestal 70 dont la base 118 a, en vue de dessus, une forme de rectangle. Cette version facilite l’installation de systèmes 106 d’injection des gaz réactifs suivant la hauteur de l’enceinte de dépôt.
Le fonctionnement du dispositif 50 va maintenant être décrit dans le cas d'un procédé PECVD.
Selon un mode de réalisation, la nacelle 54 est montée par assemblage des plateaux 58A, 58B, 58C, 58D et des entretoises 60. La nacelle 54 peut être utilisée pour plusieurs opérations de dépôt successives. Une opération de maintenance de la nacelle 54 peut être prévue après plusieurs opérations de dépôt et comprendre le démontage de la nacelle 54 et le nettoyage des plateaux 58A, 58B, 58C, 58D.
Selon un autre mode de réalisation, la nacelle 54 peut être manipulée à l’aide d’un bras articulé qui assure son déplacement vers et en dehors de l’enceinte. Dans cette configuration la nacelle est utilisée pour un certain nombre de dépôts avant d'être remplacée par une nouvelle nacelle propre. Par conséquent, la nacelle usagée peut être nettoyée en temps masqué et être prête à être réutilisée ultérieurement.
Les substrats semiconducteurs 56 sont mis en place sur les plateaux 58A, 58B, 58C, 58D. Selon un mode de réalisation, la mise en place des substrats 56 sur les plateaux 58A, 58B, 58C, 58D est réalisée en utilisant un robot muni d’un préhenseur, par exemple un préhenseur à effet Bernoulli. Les dimensions du préhenseur sont adaptées de façon à permettre l'insertion du préhenseur muni d'un substrat 56 ou de plusieurs substrats 56 dans l'espace présent entre deux plateaux 58A, 58B, 58C, 58D adjacents. Un préhenseur multiple permet de charger une face de plateau sur une rangée et une colonne puis passer à la seconde face du plateau de la même rangée et colonne. La même opération est effectuée sur les autres rangées. Le chargement de la seconde colonne se fait soit en tournant de 180° la nacelle au niveau du poste du robot de chargement ou par le biais d’un second robot se trouvant du côté opposé. Dans ce dernier cas, le chargement des deux colonnes peut se faire simultanément au niveau de la station de chargement des substrats.
La nacelle 54 chargée avec les substrats semiconducteurs 56 est ensuite introduite dans l'enceinte 52.
En fonctionnement, le mélange gazeux est introduit dans l'enceinte 52 par les conduites d'apport 106. Chaque plateau 58A, 58B, 58C, 58D agit comme un conducteur thermique et comme un élément de contact radiofréquence avec les substrats semiconducteurs 56 qui reposent sur celui-ci. Les plateaux 58A, 58B, 58C, 58D sont reliés au générateur 116 de façon à former une alternance de cathodes et d'anodes et un plasma est généré entre chaque paire de plateaux 58A, 58B, 58C, 58D adjacents. A titre d'exemple, la fréquence du plasma commandé par le générateur 116 est comprise entre 40 kHz et 2,45 GHz, par exemple de l'ordre de 50 KHz. Selon un mode de réalisation, le générateur 116 applique la tension alternative aux plateaux 58A, 58B, 58C, 58D de façon pulsée, c'est-à-dire en alternant de façon périodique une phase tond'application de la tension alternative et une phase toffd'absence d'application de la tension alternative. La période des pulsations peut varier entre 10 ms et 200 ms. Le rapport cyclique des pulsations, c'est-à-dire le rapport entre la durée de la phase tonet la période des pulsations peut être d'environ 10 %.
Les éléments chauffants 114 peuvent être commandés pour obtenir une température uniforme dans l'enceinte 52 ou pour obtenir un gradient de température dans l'enceinte 52, par exemple selon la direction verticale. Selon le traitement réalisé, la température dans l'enceinte 52 peut être régulée entre 200 °C et 600 °C.
Selon un mode de réalisation, chaque substrat 56 est un substrat en silicium monocristallin ou polycristallin et le dispositif 50 est utilisé pour le dépôt d'une couche mince, par exemple une couche isolante électriquement, sur chaque substrat 56. A titre de variante, le dispositif de traitement peut être utilisé pour réaliser des opérations de gravure de substrats semiconducteurs, notamment des opérations de gravure plasma. La couche isolante peut être une couche de nitrure de silicium (SiNx), d'oxyde de silicium (SiOx), d'oxynitrure de silicium (SiOxNy), de carbure de silicium (SiC), de carbonitrure de silicium (SiCN), d'oxyde d'aluminium (AlOx), du verre de silicate de bore, du verre de silicate de phosphore, ou du silicium amorphe dopé au bore ou au phosphore ou intrinsèque. Les gaz introduits dans l'enceinte 52 peuvent être choisis dans le groupe comprenant le silane (SiH4), l'ammoniac (NH3), le triméthylaluminium (TMA), le protoxyde d'azote (N2O), le trifluorure d'azote (NF3), le méthane (CH4), le trichlorure de bore (BCl3), du dioxygène (O2), l'azote (N2), l'argon (Ar), le diborane (B2H6), la phosphine (PH3), le triméthylborate (TMB), le triméthylphosphate (TMP), et le triéthylorthosilicate (TEOS). L'épaisseur de la couche déposée peut être comprise entre 5 nm et 150 nm, de préférence entre 10 nm et 100 nm, par exemple de l'ordre de 40 nm.
La pompe à vide 108 est mise en marche de façon à maintenir une pression dans l'enceinte 52 comprise entre 67 Pa (environ 0,5 Torr) et 667 Pa (environ 5 Torr). Selon un mode de réalisation, la pompe à vide 108 peut fonctionner en continu. Une vanne d'isolement, prévue entre la pompe à vide 108 et le canal de pompage 112, permet d'interrompre le pompage réalisé par la pompe à vide et une vanne de régulation, prévue entre la pompe à vide 108 et le canal de pompage 112, permet de commander la pression dans l'enceinte 52 selon le débit de pompage.
Les gaz précurseurs vont se décomposer pour former un dépôt d'une couche mince sur la face exposée des substrats 56.
A la fin du traitement, la nacelle 54 est retirée de l'enceinte 52 et les substrats 56 traités sont retirés de chaque plateau 58A, 58B, 58C, 58D.
De façon avantageuse, la distance entre deux plateaux 58A, 58B, 58C, 58D adjacents de la nacelle 54 est sensiblement constante. La conception de la nacelle 54 est alors simplifiée et la mise en place des substrats semiconducteurs 56 sur les plateaux 58A, 58B, 58C, 58D, par exemple de façon automatisée, est également simplifiée.
Les évidements 94 permettent la libre circulation de l’air sous le substrat 56, ce qui est favorable au bon fonctionnement d'un préhenseur à effet Bernoulli notamment lorsque le substrat 56 est retiré du plateau 58A, 58B, 58C, 58D et évite le risque d'une adhésion du substrat 56 sur le plateau 58A, 58B, 58C, 58D qui pourrait résulter d'un contact direct de surface trop importante entre le substrat 56 et le plateau 58A, 58B, 58C, 58D.
Le dispositif 50 présente de façon avantageuse une occupation au sol réduite. En outre, une augmentation de la capacité de traitement du dispositif 50 peut être réalisée en augmentant le nombre de rangées par plateaux 58A, 58B, 58C, 58D, et donc avantageusement sans entraîner de changement dans l'occupation au sol du dispositif 50. La hauteur de la nacelle est limitée par la hauteur au plafond après ouverture du dispositif 50. La hauteur au plafond des lignes de production de cellules photovoltaïque est généralement fixée à environ 4 mètres.
Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. En particulier, bien que des exemples de traitement de dépôt de couches minces aient été décrits, le dispositif de traitement peut être utilisé pour réaliser des opérations de gravure de substrats semiconducteurs ou de couches minces à base de silicium, notamment des opérations de gravure plasma.
Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus.

Claims (15)

  1. Support (54) pour substrats semiconducteurs (56) comprenant un ensemble de plateaux (58A, 58B, 58C, 58D) sur lesquels reposent les substrats semiconducteurs, chaque plateau étant en un matériau conducteur électriquement et ayant au moins une face sensiblement verticale ayant des emplacements agencés selon au moins deux rangées orientées horizontalement et deux colonnes orientées verticalement, chaque emplacement étant configuré pour recevoir un substrat semiconducteur orienté avec une inclinaison par rapport à une direction verticale variant de 1 ° à 10 °, chaque plateau comprenant, à chaque emplacement, un évidement (94) ou une empreinte recouvert par le substrat (56), les plateaux de chaque paire de plateaux se faisant face étant séparés par des entretoises (60) isolantes électriquement.
  2. Support selon la revendication 1, dans lequel ladite face de chaque plateau (58A, 58B, 58C, 58D) a des emplacements agencés selon au moins trois rangées orientées horizontalement et deux colonnes orientées verticalement.
  3. Support selon la revendication 2, dans lequel ladite face de chaque plateau (58A, 58B, 58C, 58D) a des emplacements agencés selon au moins cinq rangées orientées horizontalement et deux colonnes orientées verticalement.
  4. Support selon la revendication 3, dans lequel ladite face de chaque plateau (58A, 58B, 58C, 58D) a des emplacements agencés selon cinq à dix rangées orientées horizontalement et deux colonnes orientées verticalement.
  5. Support selon l'une quelconque des revendications 1 à 4, comprenant de 10 à 40 plateaux (58A, 58B, 58C, 58D).
  6. Support selon l'une quelconque des revendications 1 à 5, dans lequel l'ensemble de plateaux comprend des plateaux intérieurs (58A, 58B) pris en sandwich entre deux plateaux extérieurs (58C, 58D), chaque plateau intérieur ayant deux faces parallèles sensiblement verticales ayant chacune des emplacements agencés selon au moins deux rangées orientées horizontalement et deux colonnes orientées verticalement, chaque emplacement de chaque face recevant un substrat semiconducteur (56) orienté avec une inclinaison par rapport à une direction verticale variant de 1 ° à 10 °.
  7. Support selon la revendication 6, dans lequel les deux plateaux extérieurs comprennent chacun une seule face sensiblement verticale ayant des emplacements agencés selon au moins deux rangées orientées horizontalement et deux colonnes orientées verticalement, chaque emplacement recevant un substrat semiconducteur (56) orienté avec une inclinaison par rapport à une direction verticale variant de 1 ° à 10 °.
  8. Support selon la revendication 6, dans lequel chaque plateau intérieur (58A, 58B) comprend, à chaque emplacement, un évidement (94) traversant et destiné à être recouvert sur chacune des deux faces du plateau intérieur par l'un des substrats (56).
  9. Support selon la revendication 6, dans lequel chaque plateau extérieur (58A, 58B) comprend, à chaque emplacement, une empreinte non traversante (94) dans ladite face du plateau extérieur et destinée à être recouverte par le substrat (56).
  10. Support selon l'une quelconque des revendications 1 à 7, dans lequel chaque plateau (58A, 58B, 58C, 58D) comprend au moins une patte (76), le support (54) comprenant au moins une première tige (80) conductrice électriquement et connectée aux pattes de premiers plateaux (58C, 58A) dudit ensemble de plateaux et une deuxième tige (84) conductrice électriquement et connectée aux pattes de deuxièmes plateaux (58D, 58B) dudit ensemble de plateaux, ledit ensemble comprenant une alternance des premiers et deuxièmes plateaux.
  11. Support selon l'une quelconque des revendications 1 à 8, dans lequel chaque plateau (58A, 58B, 58C, 58D) comprend, pour chaque emplacement, des plots (92) en saillie par rapport à ladite face et qui sont configurés pour être en contact avec le substrat semiconducteur (56) présent audit emplacement.
  12. Dispositif de traitement (50) de substrats semiconducteurs (56), le dispositif comprenant une enceinte (52) d'axe sensiblement vertical et au moins un circuit (100, 102) d'apport d'un mélange gazeux dans l'enceinte, le dispositif comprenant en outre, dans l'enceinte, au moins un support (54) des substrats semiconducteurs selon l'une quelconque des revendications 1 à 11, le dispositif de traitement comprenant, en outre, au moins un générateur radiofréquence (116) d'une tension alternative relié électriquement à plusieurs desdits plateaux.
  13. Dispositif selon la revendication 12, comprenant une pompe à vide (108) reliée à l'enceinte (52).
  14. Dispositif selon la revendication 12 ou 13, dans lequel l'enceinte (52) est en acier inoxydable.
  15. Dispositif selon l'une quelconque des revendications 12 à 14, pour le traitement de substrats semiconducteurs (56) destinés à la fabrication de cellules photovoltaïques.
FR2009792A 2020-09-25 2020-09-25 Support pour substrats semiconducteurs pour traitement PECVD avec forte capacité de chargement de substrats Pending FR3114683A1 (fr)

Priority Applications (9)

Application Number Priority Date Filing Date Title
FR2009792A FR3114683A1 (fr) 2020-09-25 2020-09-25 Support pour substrats semiconducteurs pour traitement PECVD avec forte capacité de chargement de substrats
CN202180065369.9A CN116325117A (zh) 2020-09-25 2021-09-17 具有高衬底负载能力的用于pecvd处理的半导体衬底的支撑件
KR1020237009719A KR20230074139A (ko) 2020-09-25 2021-09-17 높은 기판 적재 용량을 갖는 pecvd 처리용 반도체 기판의 지지대
PCT/EP2021/075571 WO2022063689A1 (fr) 2020-09-25 2021-09-17 Support pour substrats semiconducteurs pour traitement pecvd avec forte capacite de chargement de substrats
EP21777777.0A EP4218047A1 (fr) 2020-09-25 2021-09-17 Support pour substrats semiconducteurs pour traitement pecvd avec forte capacite de chargement de substrats
US18/044,264 US20230357930A1 (en) 2020-09-25 2021-09-17 Support for semiconductor substrates for pecvd treatment with high substrate loading capacity
CA3195714A CA3195714A1 (fr) 2020-09-25 2021-09-17 Support pour substrats semiconducteurs pour traitement pecvd avec forte capacite de chargement de substrats
JP2023519109A JP2023543021A (ja) 2020-09-25 2021-09-17 基板積載能力が高い、ｐｅｃｖｄ 処理用の半導体基板のための支持体
TW110135339A TW202225471A (zh) 2020-09-25 2021-09-23 用於用以進行ｐｅｃｖｄ處理且具有高基板裝載能力的半導體基板的支撐件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2009792 2020-09-25
FR2009792A FR3114683A1 (fr) 2020-09-25 2020-09-25 Support pour substrats semiconducteurs pour traitement PECVD avec forte capacité de chargement de substrats

Publications (1)

Publication Number Publication Date
FR3114683A1 true FR3114683A1 (fr) 2022-04-01

Family

ID=74045656

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2009792A Pending FR3114683A1 (fr) 2020-09-25 2020-09-25 Support pour substrats semiconducteurs pour traitement PECVD avec forte capacité de chargement de substrats

Country Status (9)

Country Link
US (1) US20230357930A1 (fr)
EP (1) EP4218047A1 (fr)
JP (1) JP2023543021A (fr)
KR (1) KR20230074139A (fr)
CN (1) CN116325117A (fr)
CA (1) CA3195714A1 (fr)
FR (1) FR3114683A1 (fr)
TW (1) TW202225471A (fr)
WO (1) WO2022063689A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100092698A1 (en) * 2008-10-09 2010-04-15 Sierra Solar Power, Inc. Scalable, high-throughput, multi-chamber epitaxial reactor for silicon deposition
US20170200630A1 (en) * 2014-09-30 2017-07-13 Kaneka Corporation Sample transfer system and solar cell production method
US20180337079A1 (en) * 2015-11-18 2018-11-22 centrotherm international AG Wafer boat and plasma treatment device for wafers

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE330900C (sv) 1968-05-31 1978-12-07 Uddeholms Ab Sett att vermebehandla band eller plat av rostfritt, herdbart kromstal

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100092698A1 (en) * 2008-10-09 2010-04-15 Sierra Solar Power, Inc. Scalable, high-throughput, multi-chamber epitaxial reactor for silicon deposition
US20170200630A1 (en) * 2014-09-30 2017-07-13 Kaneka Corporation Sample transfer system and solar cell production method
US20180337079A1 (en) * 2015-11-18 2018-11-22 centrotherm international AG Wafer boat and plasma treatment device for wafers

Also Published As

Publication number Publication date
CN116325117A (zh) 2023-06-23
JP2023543021A (ja) 2023-10-12
CA3195714A1 (fr) 2022-03-31
TW202225471A (zh) 2022-07-01
US20230357930A1 (en) 2023-11-09
EP4218047A1 (fr) 2023-08-02
KR20230074139A (ko) 2023-05-26
WO2022063689A1 (fr) 2022-03-31

Similar Documents

Publication Publication Date Title
EP3507838B1 (fr) Dispositif de traitement de pièces
EP0424256B1 (fr) Dispositif de traitement chimique assisté par un plasma de diffusion
KR101004975B1 (ko) 성막 장치의 시즈닝 방법
US8968473B2 (en) Stackable multi-port gas nozzles
TW200933917A (en) Plasma treatment between deposition processes
TW200849635A (en) Method of forming thin film solar cells
FR2950478A1 (fr) Électrode en pomme de douche monolithique bloquée
US10504701B2 (en) Substrate processing device and substrate processing method
FR3114683A1 (fr) Support pour substrats semiconducteurs pour traitement PECVD avec forte capacité de chargement de substrats
EP3839091A1 (fr) Dispositif de depot chimique en phase vapeur assiste par plasma à capacite de production augmentee
WO2020115448A1 (fr) Dispositif de traitement assiste par plasma
WO2020229529A1 (fr) Dispositif de depôt chimique en phase vapeur presentant des zones de depôt reconfigurables
FR3112795A1 (fr) Dispositif de depot chimique en phase vapeur assiste par plasma permettant un depot sur les bords de plaque
EP2446462A1 (fr) Appareil de fabrication de galettes de semi-conducteur et appareil de depot par evaporation de materiaux par jet moleculaire
EP2351095B1 (fr) Cellule photovoltaïque a émetteur distribué dans un substrat et procédé de réalisation d'une telle cellule
JP2009267261A (ja) 薄膜製造装置、薄膜製造方法、薄膜太陽電池製造装置及び薄膜太陽電池製造方法
FR3104175A1 (fr) Nacelle pour dispositif de depot chimique en phase vapeur assiste par plasma
EP1566468A2 (fr) Procédé pour la fabrication de circuits intégrés et dispositif correspondant.
FR3104174A1 (fr) Nacelle pour dispositif de depot chimique en phase vapeur assiste par plasma a nettoyage facilite
FR2604297A1 (fr) Reacteur de depot de silicium dope
FR3058563B1 (fr) Dispositif pour le maintien de plaques comportant chacune un materiau semi-conducteur
FR3104060A1 (fr) Installation de depot chimique en phase vapeur assiste par plasma a capacite de production augmentee
CH706028A1 (fr) Electrode destinée à une installation de dépôt par vaporisation chimique sous plasma.
JP2012104510A (ja) 真空蒸着装置および半導体装置の製造方法
KR20140079086A (ko) 기판처리장치

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20220401

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4