EP4218047A1 - Support pour substrats semiconducteurs pour traitement pecvd avec forte capacite de chargement de substrats - Google Patents
Support pour substrats semiconducteurs pour traitement pecvd avec forte capacite de chargement de substratsInfo
- Publication number
- EP4218047A1 EP4218047A1 EP21777777.0A EP21777777A EP4218047A1 EP 4218047 A1 EP4218047 A1 EP 4218047A1 EP 21777777 A EP21777777 A EP 21777777A EP 4218047 A1 EP4218047 A1 EP 4218047A1
- Authority
- EP
- European Patent Office
- Prior art keywords
- oriented
- plates
- enclosure
- plate
- semiconductor substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 108
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 238000011068 loading method Methods 0.000 title description 8
- 125000006850 spacer group Chemical group 0.000 claims abstract description 11
- 239000004020 conductor Substances 0.000 claims abstract description 10
- 238000012545 processing Methods 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 229910001220 stainless steel Inorganic materials 0.000 claims description 5
- 239000010935 stainless steel Substances 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 4
- 239000007789 gas Substances 0.000 description 19
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 13
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 239000002243 precursor Substances 0.000 description 8
- 238000005086 pumping Methods 0.000 description 8
- 239000008246 gaseous mixture Substances 0.000 description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 229910002804 graphite Inorganic materials 0.000 description 6
- 239000010439 graphite Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 239000012777 electrically insulating material Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000012071 phase Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 238000007373 indentation Methods 0.000 description 3
- 230000007935 neutral effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- WRECIMRULFAWHA-UHFFFAOYSA-N trimethyl borate Chemical compound COB(OC)OC WRECIMRULFAWHA-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- ZQXCQTAELHSNAT-UHFFFAOYSA-N 1-chloro-3-nitro-5-(trifluoromethyl)benzene Chemical compound [O-][N+](=O)C1=CC(Cl)=CC(C(F)(F)F)=C1 ZQXCQTAELHSNAT-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000000469 dry deposition Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012705 liquid precursor Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002470 thermal conductor Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- FYUZFGQCEXHZQV-UHFFFAOYSA-N triethoxy(hydroxy)silane Chemical compound CCO[Si](O)(OCC)OCC FYUZFGQCEXHZQV-UHFFFAOYSA-N 0.000 description 1
- WVLBCYQITXONBZ-UHFFFAOYSA-N trimethyl phosphate Chemical compound COP(=O)(OC)OC WVLBCYQITXONBZ-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
- C23C16/4582—Rigid and flat substrates, e.g. plates or discs
- C23C16/4587—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially vertically
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
- C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32715—Workpiece holder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/32—Processing objects by plasma generation
- H01J2237/33—Processing objects by plasma generation characterised by the type of processing
- H01J2237/332—Coating
- H01J2237/3321—CVD [Chemical Vapor Deposition]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
- H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1876—Particular processes or apparatus for batch treatment of the devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/52—PV systems with concentrators
Definitions
- the present application relates to a support for semiconductor substrates, in particular semiconductor substrates intended for the manufacture of photovoltaic cells.
- a method for manufacturing a photovoltaic cell may comprise a step of depositing an electrically insulating layer on one face of a semiconductor substrate, in particular a silicon substrate, for example according to a chemical vapor deposition method. assisted by plasma or PECVD (English acronym for Plasma Enhanced Chemical Vapor Deposition).
- Figure 1 shows, partially and schematically, a side view with partial section of an example of a device 10 for processing semiconductor substrates suitable for implementing a PECVD method.
- the device 10 comprises an enclosure 12 whose axis is substantially horizontal and in which a reduced pressure is maintained.
- the device 10 further comprises a support 13 on which are arranged trays 14 oriented substantially vertically and arranged next to each other, a single tray 14 being shown in Figure 1.
- the trays 14 can be introduced into the enclosure 12 or removed from the enclosure 12 by a door 15 for example provided at one end of the enclosure 12.
- Each plate 14, for example made of graphite, can receive at least one semiconductor substrate 16.
- the semiconductor substrates 16 are arranged substantially vertically in the enclosure 12.
- Figure 2 is a side view of a plate 14 comprising a row of semiconductor substrates 16.
- the device 10 comprises reservoirs 18 of precursor gases and optionally of an inert gas.
- the tanks 18 are connected to a control panel 20 adapted to produce a mixture of the precursor gases and possibly neutral gas
- the control panel 20 is connected to the enclosure 12 by a valve 22 which, when open, allows the introduction of the gaseous mixture into the enclosure 12 through a supply nozzle 23.
- the device 10 comprises a vacuum pump 24 connected to the enclosure 12 by a valve 26 which, when open, allows vacuum of the enclosure 12 and the suction of the gaseous mixture present in the enclosure 12 through a suction port 25.
- the device 10 further comprises heating elements 28 surrounding the enclosure 12 and making it possible to control the temperature of the plates 14 and of the gaseous mixture in the enclosure 12.
- the device 10 further comprises a generator 30 of a voltage alternative which is electrically connected to the plates 14 in the enclosure 12.
- the PECVD process is a dry deposition technique, that is to say from a gas phase. It uses the precursor gases which are injected into the enclosure 12 and the deposit results from the decomposition of these gases by a chemical reaction on the surface of the substrates 16. In the PECVD process, the chemical reaction is assisted by a radio frequency electrical discharge (RF) which ionizes gases and forms a plasma.
- RF radio frequency electrical discharge
- Each tray 14 acts as a conductor thermal and radiofrequency contact with the semiconductor substrate 16 associated.
- the plates 14 are connected to the generator 30 so as to form an alternation of cathodes and anodes and a plasma is generated between each pair of adjacent plates 14.
- the precursor gases will decompose to form a thin layer deposit on the face of each substrate 16 opposite the face in contact with the plate 14.
- An object of an embodiment aims to overcome all or part of the drawbacks of the processing devices described above. [0012] One object of one embodiment is that the ground occupation of the processing device is reduced.
- One object of an embodiment is that the capacity of the processing device can be increased.
- One embodiment provides a support for semiconductor substrates comprising a set of plates on which the semiconductor substrates rest, each plate being made of an electrically conductive material and having at least one substantially vertical face having slots arranged in at least two rows horizontally oriented and two vertically oriented columns , each location receiving a semiconductor substrate oriented with an inclination with respect to a vertical direction varying from 1 ° to 10 ° , each plate comprising , at each location , a recess or an indentation covered by the substrate , the plates of each pair of plates facing each other being separated by electrically insulating spacers.
- said face of each plate has slots arranged in at least three horizontally oriented rows and two vertically oriented columns, each slot receiving a semiconductor substrate oriented with an inclination relative to a vertical direction varying from 1° to 10°.
- said face of each plate has slots arranged in at least five horizontally oriented rows and two vertically oriented columns, each slot receiving a semiconductor substrate oriented with an inclination relative to a vertical direction varying from 1° to 10°.
- each tray has slots arranged in five to ten rows horizontally oriented and two vertically oriented columns, each location receiving a semiconductor substrate oriented with an inclination with respect to a vertical direction varying from 1° to 10°.
- the support comprises from 10 to 40 trays.
- the set of trays comprises inner trays sandwiched between two outer trays, each inner tray having two substantially vertical parallel faces each having slots arranged in at least two horizontally oriented rows and two columns oriented vertically, each location of each face receiving a semiconductor substrate oriented with an inclination with respect to a vertical direction varying from 1° to 10°.
- the two outer plates each comprise a single substantially vertical face having slots arranged in at least two horizontally oriented rows and two vertically oriented columns, each slot receiving a semiconductor substrate oriented with an inclination with respect to in a vertical direction varying from 1° to 10°.
- each inner plate comprises, at each location, a through recess covered on each of the two sides of the inner plate by one of the substrates.
- each outer plate comprises, at each location, a non-through indentation in said face of the outer plate and covered by the substrate.
- each plate comprises at least one leg, the support comprising at least one first electrically conductive rod and connected to the legs of first plates of said set of plates and a second electrically conductive rod and connected to the legs of second plates of said set of plates, said set comprising alternating first and second plates.
- each plate comprises, for each location, studs projecting from said face and which are in contact with the semiconductor substrate present at said location.
- One embodiment also provides a device for processing semiconductor substrates, the device comprising an enclosure with a substantially vertical axis and at least one circuit for supplying a gas mixture to the enclosure, the device further comprising , in the enclosure, at least one support for the semiconductor substrates as defined above, the processing device further comprising at least one radiofrequency generator of an alternating voltage electrically connected to several of said plates
- the device comprises a vacuum pump connected to the enclosure.
- the enclosure is made of stainless steel.
- the device is used for the treatment of semiconductor substrates intended for the manufacture of photovoltaic cells.
- FIG. 1 represents, partially and schematically, an example of a PECVD processing device for semiconductor substrates
- Figure 2 shows, partially and schematically, an example of a plate provided with semiconductor substrates of the processing device of Figure 1;
- Figure 3 is a side view in section, partial and schematic, of an embodiment of a PECVD processing device for semiconductor substrates
- FIG. 4 represents, partially and schematically, an embodiment of a support for semiconductor substrates of the processing device of FIG. 3;
- Figure 5 shows, partially and schematically, an embodiment of a first plate provided with semiconductor substrates of the support of Figure 4, the plate comprising two columns and six rows;
- Figure 6 shows, partially and schematically, an embodiment of a second plate provided with semiconductor substrates of the support of Figure 4;
- Figure 7 is a top view in section, partial and schematic, of the device for PECVD treatment of semiconductor substrates of Figure 3 with an embodiment of the support of semiconductor substrates;
- Figure 8 is a figure similar to Figure 7 with a variant of the semiconductor substrate support.
- the terms “insulating” and “conductive” herein are understood to mean “electrically insulating” and “electrically conducting”, respectively.
- Figure 3 shows a side view with section, partial and schematic, of an embodiment of a device 50 for processing parts suitable for the implementation of a PECVD method.
- the device 50 comprises a sealed enclosure 52, for example made of stainless steel or quartz, oriented vertically, in which a reduced pressure can be maintained.
- a treatment of the internal wall of the enclosure 52 can be carried out.
- the specifications to be complied with in terms of mechanical and thermal resistance can advantageously be less restrictive when the enclosure 52 is made of stainless steel compared to the case where the enclosure 52 is made of quartz.
- the enclosure 52 may have a substantially cylindrical shape with a vertical axis.
- the device 50 further comprises a support 54, also called a boat, for substrates semiconductors 56.
- the nacelle 54 comprises alternating interior plates 58A and 58B made of an electrically conductive material.
- the alternating interior plates 58A and 58B are sandwiched between two exterior plates 58C and 58D.
- Each plate 58A, 58B, 58C, 58D is made of a conductive material, for example graphite.
- the plates of each pair of adjacent plates 58A, 58B, 58C, and 58D are separated by spacers 60 made of an electrically insulating material.
- the spacers 60 are for example made of ceramic.
- Figure 4 is a side view with section, partial and schematic, of an embodiment of the nacelle 54.
- Figures 5 and 6 are side views, partial and schematic, respectively of the inner plates 58A and 58B loaded with semiconductor substrates 56, the views of FIGS. 5 and 6 being in a horizontal direction and orthogonal to the direction of the view of FIG. 4.
- FIG. 7 is a partial and schematic sectional top view of the device 50
- Figure 8 is a view similar to Figure 7 of a variant of the device 50.
- the spacers 60 are not shown in Figures 7 and 8.
- the plates 58A, 58B, 58C, 58D are rigidly connected to each other.
- the nacelle 54 comprises rods 62 made of an electrically insulating material, for example ceramic.
- Each plate 58A, 58B, 58C, 58D includes through holes 64 for the passage of the rods 62.
- each spacer 60 includes a through hole 66 for the passage of a rod 62.
- Each rod 62 therefore extends through holes 64 and 66, passing alternately through one of the plates 58A, 58B, 58C, 58D and one of the spacers 60.
- nuts 68 made of an electrically insulating material, by ceramic example, screwed to the ends of the rod 62 maintain in compression all of the plates 58A, 58B, 58C, 58D and spacers 62.
- the rods 62 are substantially parallel.
- the nacelle 54 comprises a pedestal 70, made of an electrically insulating material, on which the plates 58A, 58B, 58C, 58D rest.
- the outer plates 58C and 58D include feet 72 coming into contact with the pedestal 70, the inner plates 58A and 58B not coming into contact with the pedestal 70.
- the pedestal 70 may include guides 74 adapted to cooperate with feet 72 when placing trays 58A, 58B, 58C, 58D on pedestal 70.
- the inner plates 58A are electrically connected to each other and to the outer plate 58C.
- the inner platters 58B are electrically connected to each other and to the outer platter 58D.
- each plate 58A, 58B, 58C, 58D comprises at least one leg 76 through which a hole 78 passes.
- the plates 58A, 58B, 58C, 58D are represented with two legs 76, the one in the upper part of the tray and the other in the lower part of the tray.
- the trays 58A and 58B have substantially the same structure and differ in the position of the tabs 76.
- the nacelle 54 comprises first rods 80 made of an electrically conductive material, for example graphite, passing through the holes 78 of the inner plates 58A and the outer plate 58C while being in contact with the inner plates 58A and the outer plate 58C.
- first rods 80 made of an electrically conductive material, for example graphite
- nuts 82 made of an electrically conductive material, for example graphite
- the nacelle 54 comprises second rods 84 in an electrically conductive material, for example graphite, passing through the holes 78 of the inner plates 58B and of the outer plate 58D while being in contact with the inner plates 58B and of the outer plate 58D.
- first and second rods 80, 84 are substantially parallel.
- Each plate 58A, 58B, 58C, 58D comprises a substantially flat plate 90, substantially vertically oriented, from which the tabs 76 project, and on which are provided slots each intended to receive a semiconductor substrate 56 .
- Each interior platter 58A, 58B comprises two opposite, substantially vertical faces, each face of the interior platter 58A, 58B comprising slots each intended to receive a semiconductor substrate 56 .
- the face of the semiconductor substrate 56 intended to be treated is that oriented towards the space between two adjacent plates
- Each outer plate 58C, 58D comprises slots each intended to receive a semiconductor substrate 56 on a single substantially vertical face of the plate 58C , 58D located vis-à-vis one of the inner plates 58A, 58B.
- the semiconductor substrates 56 are arranged substantially vertically on the plates 58A, 58B, 58C, 58D. According to one embodiment, the substrates 56 are installed vertically on the plates 58A, 58B, 58C, 58D with a slight inclination relative to the vertical ensuring their stability relative to their center of gravity. The angle of inclination relative to the vertical varies from 1° to 10°, preferably from 2° to 6° depending on the size of the substrates 56 . On each plate 58A, 58B, 58C, 58D, the semiconductor substrates 56 are arranged in rows and in columns.
- each plate 58A, 58B, 58C, 58D comprises slots for at least one column of semiconductor substrates 56 , preferably for two columns of semiconductor substrates 56 .
- each plate 58A, 58B, 58C, 58D includes slots for at least two rows of semiconductor substrates 56, preferably for at least four rows of semiconductor substrates 56, more preferably at least eight rows of semiconductor substrates 56 .
- the number of plates 58A, 58B, 58C, 58D can be between 5 and 100, preferably between 10 and 40. In particular, the number of plates 58A, 58B, 58C, 58D depends on the diameter of the enclosure 52 receiving the nacelle 54. In FIGS.
- the nacelle 54 represented comprises ten trays 58A, 58B, 58C, 58D, and each interior tray 58A, 58B comprises slots for two rows and two columns of semiconductor substrates 56 on each side and each outer platter 58C, 58D includes locations for two rows and two columns of semiconductor substrates 56 .
- each interior platter 58A and 58B represented comprises slots for two columns and six rows of semiconductor substrates 56 on each face.
- a nacelle of thirty trays with two columns and seven rows each each can contain 812 semiconductor substrates.
- an increase in the diameter of the enclosure 52 can make it possible to increase the number of plates 58A, 58B of the nacelle 54 and an increase in the height of the enclosure 52 can make it possible to increase the number of rows of the nacelle 54 .
- each plate 58A, 58B, 58C, 58D comprises, for each location, studs or pins 92 intended to come into abutment against the semiconductor substrate 56 . At least some of the studs 92 are adapted to hold the substrate 56 pressed against the plate 58A, 58B, 58C, 58D.
- each plate 58A, 58B, 58C, 58D includes three pads 92 for each location.
- Each stud 92 can have a conical or frustoconical shape projecting from the face of the plate 90.
- Each stud 92 can project in relief relative to the face of the plate 90 over a height for example between 0.5 mm and 2 mm, for example of the order of 1 mm.
- each inner plate 58A, 58B comprises, for each location, a recess or an indentation 94 intended to be covered by the semiconductor substrate 56.
- the contour of the recesses 94 is indicated in dashed lines in the figures 3, 4, 5 and 6.
- the recesses 94 can preferably be through. This makes it possible in particular, advantageously, to reduce the weight of the plate, in order to reduce the thermal inertia of the nacelle 54 as well as its electrical resistance.
- the outer plates 58C, 58D do not include a through recess for each location, but may include, for each location, a non-through recess, also called an imprint, intended to be covered by the semiconductor substrate 56.
- the dimensions of each recess 94 are chosen so that, when the semiconductor substrate 56 is in position on the interior plate 58A, 58B, it substantially completely covers the underlying recess and is in contact with the plate 90 only on its circumference.
- the spacing between two adjacent plates 58A, 58B, 58C, 58D is substantially constant, for example between 10 mm and 20 mm, preferably between 10 mm and 12 mm.
- the maximum thickness of each plate 58A, 58B, 58C, 58D is between 1 mm and 10 mm, preferably between 2 mm and 5 mm, for example of the order of 5 mm.
- Each semiconductor substrate 56 may have a thickness of between 100 ⁇ m and 200 ⁇ m.
- Each substrate 56 can, in the side view of FIGS. 5 and 6, have a substantially square shape, optionally with rounded corners, the side of which is between 100 mm and 220 mm.
- each substrate 56 can, in the side view of FIGS. 5 and 6, have a square or substantially square (generally known by the expressions full square or pseudo-square), rectangular or circular shape.
- the device 50 comprises means, not shown, for moving the nacelle 54, in particular to introduce it into the enclosure 52 or to take it out of the enclosure 52.
- the moving means may comprise an articulated arm.
- the enclosure 52 comprises a door 96, for example located at the base of the enclosure 52, which when open allows the introduction or removal of the nacelle 54 in the enclosure 52 (arrow 98 in Figure 3) .
- the door 96 can be connected to the nacelle 54 and can hermetically close the enclosure 52 when the nacelle 54 is introduced into the enclosure 52.
- the device 50 comprises reservoirs 100 of precursor gases and optionally at least one neutral gas and optionally a vaporization and vapor control system to supply a precursor gas from a reservoir of a liquid precursor.
- the tanks 100 are connected, in particular via mass flow regulators, to a control panel 102 adapted to produce a gaseous mixture, containing precursor gases and optionally at least one neutral gas, which depends on the treatment to be carried out.
- the control panel 102 is connected to the enclosure 52 by a valve 104 which, when open, allows the introduction of the gaseous mixture into the enclosure 52 through a supply line 106.
- some gases or liquids in the vapor phase may optionally be regulated and introduced into the enclosure independently of a mixer.
- the device 50 comprises a vacuum pump 108 connected to the enclosure 52 by one or more valves 110.
- a single valve 110 is shown in Figure 3 which, when open, allows the pumping of the gaseous mixture present in the enclosure 52 through a pumping channel 112.
- the pumping channel 112 is located at the top of the enclosure 52 and the connections between the supply circuits 100 and 102 and the enclosure 52 are located at the base of the enclosure 52.
- the pumping channel 112 may be located at the base of the enclosure 52 and the connections between the supply circuits 100 and 102 and the enclosure 52 may be located at the top of enclosure 52.
- the device 50 further comprises at least one heating element 114 surrounding the enclosure 52, for example electrical resistances, making it possible to control the temperature of the plates 58A, 58B, 58C, 58D and of the gaseous mixture in the enclosure 52 According to one embodiment, the heating elements 114 can be controlled independently of each other.
- the device 50 further comprises at least one generator 116 of an alternating voltage connected to the plates 58A, 58B, 58C, 58D.
- the inner platters 58A and the outer platter 58C are connected to a first terminal of the alternating voltage generator 116 and the inner platters 58B and the outer platter 58D are connected to a second terminal of the generator 116.
- Two platters 58A, 58B, 58C, 58D adjacent are electrically isolated from each other by spacers 60.
- the pedestal 70 may comprise a base 118 having a flat face on which the nacelle 54 rests and feet 120, corresponding, for example, to ceramic rods, extending from base 118 and allowing manipulation of pedestal 70.
- pod 54 may be installed on pedestal 70, which is attached to door 96 via legs 120.
- Figure 7 shows a pedestal 70 whose base 118 has, in top view, a shape complementary to the internal shape of the enclosure 52, for example in the shape of a disc.
- FIG. 8 represents a pedestal 70 whose base 118 has, in top view, the shape of a rectangle. This version facilitates the installation of reactive gas injection systems 106 according to the height of the deposition enclosure.
- the nacelle 54 is mounted by assembling the plates 58A, 58B, 58C, 58D and the spacers 60.
- the nacelle 54 can be used for several successive deposition operations.
- a maintenance operation of the nacelle 54 can be planned after several deposition operations and include the dismantling of the nacelle 54 and the cleaning of the plates 58A, 58B, 58C, 58D.
- the nacelle 54 can be manipulated using an articulated arm which ensures its movement towards and outside the enclosure.
- the nacelle is used for a certain number of depots before being replaced by a new clean nacelle. Therefore, the used nacelle can be cleaned in masked time and be ready for reuse later
- the semiconductor substrates 56 are placed on the plates 58A, 58B, 58C, 58D.
- the positioning of the substrates 56 on the plates 58A, 58B, 58C, 58D is carried out using a robot provided with a gripper, for example a Bernoulli effect gripper.
- the dimensions of the gripper are adapted so as to allow the insertion of the gripper provided with a substrate 56 or several substrates 56 in the space present between two adjacent plates 58A, 58B, 58C, 58D.
- a multiple gripper makes it possible to load one face of the tray on a row and a column then move on to the second face of the tray of the same row and column. The same operation is performed on the other rows.
- the loading of the second column is done either by turning the nacelle 180° at the position of the loading robot or by means of a second robot located on the opposite side. In the latter case, the loading of the two columns can be done simultaneously at the level of the substrate loading station.
- the boat 54 loaded with the semiconductor substrates 56 is then introduced into the enclosure 52.
- the gas mixture is introduced into the enclosure 52 by the supply lines 106.
- Each plate 58A, 58B, 58C, 58D acts as a thermal conductor and as a radiofrequency contact element with the semiconductor substrates 56 which are based on it.
- the plates 58A, 58B, 58C, 58D are connected to the generator 116 so as to form an alternation of cathodes and anodes and a plasma is generated between each pair of adjacent plates 58A, 58B, 58C, 58D.
- the frequency of the plasma controlled by the generator 116 is between 40 kHz and 2.45 GHz, for example of the order of 50 KHz.
- the generator 116 applies the alternating voltage to the plates 58A, 58B, 58C, 58D in a pulsed manner, that is to say by periodically alternating a phase t on of application of the alternating voltage and a phase t O ff of absence of application of the alternating voltage.
- the period of the pulses can vary between 10 ms and 200 ms.
- the duty cycle of the pulses i.e. the ratio between the duration of the t on phase and the period of the pulses can be about 10%.
- the heating elements 114 can be controlled to obtain a uniform temperature in the enclosure 52 or to obtain a temperature gradient in the enclosure 52, for example in the vertical direction. Depending on the treatment carried out, the temperature in the enclosure 52 can be regulated between 200°C and 600°C.
- each substrate 56 is a monocrystalline or polycrystalline silicon substrate and the device 50 is used for depositing a thin layer, for example an electrically insulating layer, on each substrate 56.
- the processing device can be used to carry out semiconductor substrate etching operations, in particular plasma etching operations.
- the insulating layer may be a layer of silicon nitride (SiN x ), silicon oxide (SiO x ), silicon oxynitride (SiO x N y ), silicon carbide (SiC), silicon carbonitride (SiCN), aluminum oxide (A1O X ), boron silicate glass, phosphorus silicate glass, or amorphous silicon doped with boron or phosphorus or intrinsic.
- the gases introduced into the enclosure 52 can be chosen from the group comprising silane (SiH 4 ), ammonia (NH 3 ), trimethylaluminium (TMA), nitrous oxide (N 2 O), trifluoride d nitrogen (NF 3 ), methane (CH 4 ), boron trichloride (BC1 3 ), oxygen (O 2 ), nitrogen (N 2 ), argon (Ar), diborane (B 2 H 6 ), phosphine (PH 3 ), trimethylborate (TMB), trimethylphosphate (TMB), and triethylorthosilicate (TEOS).
- the thickness of the deposited layer can be between 5 nm and 150 nm, preferably between 10 nm and 100 nm, for example of the order of 40 nm.
- the vacuum pump 108 is turned on so as to maintain a pressure in the enclosure 52 of between 67 Pa (approximately 0.5 Torr) and 667 Pa (approximately 5 Torr). According to one embodiment, the vacuum pump 108 can operate continuously.
- An isolation valve, provided between the vacuum pump 108 and the pumping channel 112 makes it possible to interrupt the pumping carried out by the vacuum pump and a control valve, provided between the vacuum pump 108 and the pumping channel 112, makes it possible to control the pressure in the enclosure 52 according to the pumping rate.
- the precursor gases will decompose to form a deposit of a thin layer on the exposed face of the substrates 56.
- the boat 54 is removed from the enclosure 52 and the treated substrates 56 are removed from each plate 58A, 58B, 58C, 58D.
- the distance between two adjacent plates 58A, 58B, 58C, 58D of the nacelle 54 is substantially constant.
- the design of the boat 54 is then simplified and the placing of the semiconductor substrates 56 on the plates 58A, 58B, 58C, 58D, for example in an automated manner, is also simplified.
- the recesses 94 allow the free circulation of air under the substrate 56, which is favorable to the correct operation of a Bernoulli effect gripper, in particular when the substrate 56 is removed from the plate 58A, 58B, 58C, 58D and avoids the risk of adhesion of the substrate 56 on the plate 58A, 58B, 58C, 58D which could result from direct contact of too large a surface between the substrate 56 and the plate 58A, 58B, 58C, 58D.
- the device 50 advantageously has a reduced ground occupation. Furthermore, an increase in processing capacity of device 50 can be achieved by increasing the number of rows per tray 58A, 58B, 58C, 58D, and therefore advantageously without causing any change in the ground occupation of device 50 .
- the height of the nacelle is limited by the height at the ceiling after opening of the device 50 .
- the ceiling height of photovoltaic cell production lines is generally set at around 4 meters.
- the processing device can be used to carry out operations for etching semiconductor substrates or thin layers based on silicon, in particular plasma etching operations. .
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
La présente description concerne un support (54) pour substrats semiconducteurs (56) comprenant un ensemble de plateaux (58A, 58B, 58C, 58D) sur lesquels reposent les substrats semiconducteurs. Chaque plateau est en un matériau conducteur électriquement et a au moins une face sensiblement verticale ayant des emplacements agencés selon au moins deux rangées orientées horizontalement et deux colonnes orientées verticalement. Chaque emplacement reçoit un substrat semiconducteur orienté avec une inclinaison par rapport à une direction verticale variant de 1 ° à 10 °. Chaque plateau comprend, à chaque emplacement, un évidement ou une empreinte recouvert par le substrat (56). Les plateaux de chaque paire de plateaux se faisant face sont séparés par des entretoises (60) isolantes électriquement.
Description
DESCRIPTION
Support pour substrats semiconducteurs pour traitement PECVD avec forte capacité de chargement de substrats
La présente demande revendique la priorité de la demande de brevet français numéro 2009792, déposée le, 25 septembre 2020, ayant pour titre "Support pour substrats semiconducteurs pour traitement PECVD avec forte capacité de chargement de substrats", dont le contenu est incorporé par référence dans les limites autorisées par la loi.
Domaine technique
[0001] La présente demande concerne un support pour substrats semiconducteurs, notamment de substrats semiconducteurs destinés à la fabrication de cellules photovoltaïques.
Technique antérieure
[0002] Un procédé de fabrication d'une cellule photovoltaïque peut comprendre une étape de dépôt d'une couche isolante électriquement sur une face d'un substrat semiconducteur, notamment un substrat en silicium, par exemple selon un procédé de dépôt chimique en phase vapeur avec assistance par plasma ou PECVD (sigle anglais pour Plasma Enhanced Chemical Vapor Deposition) .
[0003] La figure 1 représente, de façon partielle et schématique, une vue de côté avec coupe partielle d'un exemple d'un dispositif 10 de traitement de substrats semiconducteurs adapté à la mise en oeuvre d'un procédé PECVD.
[0004] Le dispositif 10 comprend une enceinte 12 dont l'axe est sensiblement horizontal et dans laquelle une pression réduite est maintenue. Le dispositif 10 comprend en outre un support 13 sur lequel sont disposés des plateaux 14 orientés sensiblement verticalement et disposés les uns à côté des autres, un seul plateau 14 étant représenté en figure 1. Les plateaux 14 peuvent être introduits dans l'enceinte 12 ou
retirés de l'enceinte 12 par une porte 15 par exemple prévue à une extrémité de l'enceinte 12. Chaque plateau 14, par exemple en graphite, peut recevoir au moins un substrat semiconducteur 16. Les substrats semiconducteurs 16 sont disposés sensiblement verticalement dans l'enceinte 12.
[0005] La figure 2 est une vue de côté d'un plateau 14 comprenant une rangée de substrats semiconducteurs 16.
[0006] Le dispositif 10 comprend des réservoirs 18 de gaz précurseurs et éventuellement d'un gaz neutre. Les réservoirs 18 sont reliés à un panneau de commande 20 adapté à réaliser un mélange des gaz précurseurs et éventuellement du gaz neutre Le panneau de commande 20 est relié à l'enceinte 12 par une vanne 22 qui, lorsqu'elle est ouverte, permet l'introduction du mélange gazeux dans l'enceinte 12 par une buse d'apport 23. Le dispositif 10 comprend une pompe à vide 24 reliée à l'enceinte 12 par une vanne 26 qui, lorsqu'elle est ouverte, permet la mise sous vide de l'enceinte 12 et l'aspiration du mélange gazeux présent dans l'enceinte 12 par un port d'aspiration 25.
[0007] Le dispositif 10 comprend en outre des éléments chauffants 28 entourant l'enceinte 12 et permettant de commander la température des plateaux 14 et du mélange gazeux dans l'enceinte 12. Le dispositif 10 comprend en outre un générateur 30 d'une tension alternative qui est relié électriquement aux plateaux 14 dans l'enceinte 12.
[0008] Le procédé PECVD est une technique de dépôt par voie sèche, c'est-à-dire à partir d'une phase gazeuse. Elle utilise les gaz précurseurs qui sont injectés dans l'enceinte 12 et le dépôt résulte de la décomposition de ces gaz par une réaction chimique à la surface des substrats 16. Dans le procédé PECVD, la réaction chimique est assistée par une décharge électrique radiofréquence (RF) qui ionise les gaz et forme un plasma. Chaque plateau 14 agit comme conducteur
thermique et de contact radiofréquence avec le substrat semiconducteur 16 associé. Les plateaux 14 sont reliés au générateur 30 de façon à former une alternance de cathodes et d'anodes et un plasma est généré entre chaque paire de plateaux 14 adjacents. Les gaz précurseurs vont se décomposer pour former un dépôt de couche mince sur la face de chaque substrat 16 opposée à la face en contact avec le plateau 14.
[0009] Il serait souhaitable d'augmenter la capacité de traitement du dispositif 10, c'est-à-dire le nombre de substrats semiconducteurs 16 pouvant être traités simultanément. Avec le dispositif 10, cela peut être réalisé en augmentant le nombre de plateaux 14 et/ou en augmentant le nombre de substrats semiconducteurs 16 par rangée et/ou en augmentant le nombre de rangées par plateaux 14.
[0010] Toutefois, il peut être difficile d'augmenter le nombre de substrats par rangée étant donné que la manipulation des substrats semiconducteurs 16 pour les mettre en place sur le plateau 14 et pour les retirer des plateaux 14 peut devenir complexe sinon impossible dans la configuration horizontale du dispositif 10. En effet, le chargement des substrats 26 n'est possible uniquement que du haut vers le bas et perpendiculairement au plateau 14 disposé à l'horizontale. En outre, l'augmentation du nombre de plateaux 14, et l'augmentation du nombre de rangées par plateau 14 entraînent une augmentation importante de la longueur de l'enceinte 12 et de l'occupation au sol du dispositif 10, ce qui n'est pas souhaitable pour une utilisation à une échelle industrielle.
Résumé de l'invention
[0011] Un objet d'un mode de réalisation vise à pallier tout ou partie des inconvénients des dispositifs de traitement décrits précédemment.
[ 0012 ] Un obj et d ' un mode de réalisation est que l ' occupation au sol du dispositi f de traitement soit réduite .
[ 0013 ] Un obj et d ' un mode de réalisation est que la capacité du dispositi f de traitement puisse être augmentée .
[ 0014 ] Un mode de réalisation prévoit un support pour substrats semiconducteurs comprenant un ensemble de plateaux sur lesquels reposent les substrats semiconducteurs , chaque plateau étant en un matériau conducteur électriquement et ayant au moins une face sensiblement verticale ayant des emplacements agencés selon au moins deux rangées orientées hori zontalement et deux colonnes orientées verticalement , chaque emplacement recevant un substrat semiconducteur orienté avec une inclinaison par rapport à une direction verticale variant de 1 ° à 10 ° , chaque plateau comprenant , à chaque emplacement , un évidement ou une empreinte recouvert par le substrat , les plateaux de chaque paire de plateaux se faisant face étant séparés par des entretoises isolantes électriquement .
[ 0015 ] Selon un mode de réalisation, ladite face de chaque plateau a des emplacements agencés selon au moins trois rangées orientées hori zontalement et deux colonnes orientées verticalement , chaque emplacement recevant un substrat semiconducteur orienté avec une inclinaison par rapport à une direction verticale variant de 1 ° à 10 ° .
[ 0016 ] Selon un mode de réalisation, ladite face de chaque plateau a des emplacements agencés selon au moins cinq rangées orientées hori zontalement et deux colonnes orientées verticalement , chaque emplacement recevant un substrat semiconducteur orienté avec une inclinaison par rapport à une direction verticale variant de 1 ° à 10 ° .
[ 0017 ] Selon un mode de réalisation, ladite face de chaque plateau a des emplacements agencés selon cinq à dix rangées
orientées hori zontalement et deux colonnes orientées verticalement , chaque emplacement recevant un substrat semiconducteur orienté avec une inclinaison par rapport à une direction verticale variant de 1 ° à 10 ° .
[ 0018 ] Selon un mode de réalisation, le support comprend de 10 à 40 plateaux .
[ 0019 ] Selon un mode de réalisation, l ' ensemble de plateaux comprend des plateaux intérieurs pris en sandwich entre deux plateaux extérieurs , chaque plateau intérieur ayant deux faces parallèles sensiblement verticales ayant chacune des emplacements agencés selon au moins deux rangées orientées hori zontalement et deux colonnes orientées verticalement , chaque emplacement de chaque face recevant un substrat semiconducteur orienté avec une inclinaison par rapport à une direction verticale variant de 1 ° à 10 ° .
[ 0020 ] Selon un mode de réalisation, les deux plateaux extérieurs comprennent chacun une seule face sensiblement verticale ayant des emplacements agencés selon au moins deux rangées orientées hori zontalement et deux colonnes orientées verticalement , chaque emplacement recevant un substrat semiconducteur orienté avec une inclinaison par rapport à une direction verticale variant de 1 ° à 10 ° .
[ 0021 ] Selon un mode de réalisation, chaque plateau intérieur comprend, à chaque emplacement , un évidement traversant et recouvert sur chacune des deux faces du plateau intérieur par l ' un des substrats .
[ 0022 ] Selon un mode de réalisation, chaque plateau extérieur comprend, à chaque emplacement , une empreinte non traversante dans ladite face du plateau extérieur et recouverte par le substrat .
[ 0023 ] Selon un mode de réalisation, chaque plateau comprend au moins une patte , le support comprenant au moins une
première tige conductrice électriquement et connectée aux pattes de premiers plateaux dudit ensemble de plateaux et une deuxième tige conductrice électriquement et connectée aux pattes de deuxièmes plateaux dudit ensemble de plateaux, ledit ensemble comprenant une alternance des premiers et deuxièmes plateaux .
[0024] Selon un mode de réalisation, chaque plateau comprend, pour chaque emplacement, des plots en saillie par rapport à ladite face et qui sont en contact avec le substrat semiconducteur présent audit emplacement.
[0025] Un mode de réalisation prévoit également un dispositif de traitement de substrats semiconducteurs, le dispositif comprenant une enceinte d'axe sensiblement vertical et au moins un circuit d'apport d'un mélange gazeux dans l'enceinte, le dispositif comprenant en outre, dans l'enceinte, au moins un support des substrats semiconducteurs tel que défini précédemment, le dispositif de traitement comprenant, en outre, au moins un générateur radiofréquence d'une tension alternative relié électriquement à plusieurs desdits plateaux
[0026] Selon un mode de réalisation, le dispositif comprend une pompe à vide reliée à l'enceinte.
[0027] Selon un mode de réalisation, l'enceinte est en acier inoxydable .
[0028] Selon un mode de réalisation, le dispositif est utilisé pour le traitement de substrats semiconducteurs destinés à la fabrication de cellules photovoltaïques.
Brève description des dessins
[0029] Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
[0030] la figure 1, décrite précédemment, représente, de façon partielle et schématique, un exemple de dispositif de traitement PECVD de substrats semiconducteurs ;
[0031] la figure 2, décrite précédemment, représente, de façon partielle et schématique, un exemple de plateau muni de substrats semiconducteurs du dispositif de traitement de la figure 1 ;
[0032] la figure 3 est une vue de côté en coupe, partielle et schématique, d'un mode de réalisation d'un dispositif de traitement PECVD de substrats semiconducteurs ;
[0033] la figure 4 représente, de façon partielle et schématique, un mode de réalisation d'un support de substrats semiconducteurs du dispositif de traitement de la figure 3 ;
[0034] la figure 5 représente, de façon partielle et schématique, un mode de réalisation d'un premier plateau muni de substrats semiconducteurs du support de la figure 4, le plateau comportant deux colonnes et six rangées ;
[0035] la figure 6 représente, de façon partielle et schématique, un mode de réalisation d'un deuxième plateau muni de substrats semiconducteurs du support de la figure 4 ;
[0036] la figure 7 est une vue de dessus en coupe, partielle et schématique, du dispositif de traitement PECVD de substrats semiconducteurs de la figure 3 avec un mode de réalisation du support de substrats semiconducteurs ; et
[0037] la figure 8 est une figure analogue à la figure 7 avec une variante du support de substrats semiconducteurs.
Description des modes de réalisation
[0038] De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes
références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., il est fait référence à la direction verticale. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de", lorsqu'elles sont associées à une direction, signifient à 10 ° près. En outre, on considère ici que les termes "isolant" et "conducteur" signifient respectivement "isolant électriquement" et "conducteur électriquement".
[0039] La figure 3 représente une vue de côté avec coupe, partielle et schématique, d'un mode de réalisation d'un dispositif 50 de traitement de pièces adapté à la mise en oeuvre d'un procédé PECVD.
[0040] Le dispositif 50 comprend une enceinte 52 étanche, par exemple en acier inoxydable ou en quartz, orientée verticalement, dans laquelle une pression réduite peut être maintenue. Dans le cas où l'enceinte 52 est en acier inoxydable, un traitement de la paroi interne de l'enceinte 52 peut être réalisé. Le cahier des charges à respecter en termes de tenue mécanique et thermique peut, de façon avantageuse, être moins contraignant lorsque l'enceinte 52 est en acier inoxydable par rapport au cas où l'enceinte 52 est en quartz. L'enceinte 52 peut avoir une forme sensiblement cylindrique d'axe vertical. Le dispositif 50 comprend, en outre, un support 54, également appelé nacelle, pour substrats
semiconducteurs 56. La nacelle 54 comprend une alternance de plateaux intérieurs 58A et 58B en un matériau conducteur électriquement. L'alternance de plateaux intérieurs 58A et 58B est prise en sandwich entre deux plateaux extérieurs 58C et 58D. Chaque plateau 58A, 58B, 58C, 58D est en un matériau conducteur, par exemple en graphite. Les plateaux de chaque paire de plateaux adjacents 58A, 58B, 58C, et 58D, sont séparés par des entretoises 60 en un matériau isolant électriquement. Les entretoises 60 sont par exemple en céramique .
[0041] La figure 4 est une vue de côté avec coupe, partielle et schématique, d'un mode de réalisation de la nacelle 54. Les figures 5 et 6 sont des vues de côté, partielles et schématiques, respectivement des plateaux intérieurs 58A et 58B chargés de substrats semiconducteurs 56, les vues des figures 5 et 6 étant selon une direction horizontale et orthogonale à la direction de la vue de la figure 4. La figure 7 est une vue de dessus avec coupe, partielle et schématique, du dispositif 50, et la figure 8 est une vue analogue à la figure 7 d'une variante du dispositif 50. Les entretoises 60 ne sont pas représentées sur les figures 7 et 8.
[0042] Les plateaux 58A, 58B, 58C, 58D sont reliés rigidement les uns aux autres. Selon un mode de réalisation, la nacelle 54 comprend des tiges 62 en un matériau isolant électriquement, par exemple en céramique. Chaque plateau 58A, 58B, 58C, 58D comprend des trous traversants 64 pour le passage des tiges 62. De façon analogue, chaque entretoise 60 comprend un trou traversant 66 pour le passage d'une tige 62. Chaque tige 62 s'étend donc au travers des trous 64 et 66, en passant alternativement au travers de l'un des plateaux 58A, 58B, 58C, 58D et de l'une des entretoises 60. Pour chaque tige 62, des écrous 68, en un matériau isolant électriquement, par exemple en céramique, vissés aux extrémités de la tige 62 maintiennent
en compression l'ensemble des plateaux 58A, 58B, 58C, 58D et des entretoises 62. Selon un mode de réalisation, les tiges 62 sont sensiblement parallèles.
[0043] La nacelle 54 comprend un piédestal 70, en un matériau isolant électriquement, sur lequel reposent les plateaux 58A, 58B, 58C, 58D. Selon un mode de réalisation, les plateaux extérieurs 58C et 58D comprennent des pieds 72 venant au contact du piédestal 70, les plateaux intérieurs 58A et 58B ne venant pas au contact du piédestal 70. Le piédestal 70 peut comprendre des guides 74 adaptés à coopérer avec les pieds 72 lors du placement des plateaux 58A, 58B, 58C, 58D sur le piédestal 70.
[0044] Les plateaux intérieurs 58A sont reliés électriquement entre eux et au plateau extérieur 58C. Les plateaux intérieurs 58B sont reliés électriquement entre eux et au plateau extérieur 58D. Dans ce but, chaque plateau 58A, 58B, 58C, 58D comprend au moins une patte 76 traversée par un trou 78. Sur les figures 3 à 8, les plateaux 58A, 58B, 58C, 58D sont représentés avec deux pattes 76, l'une en partie supérieure du plateau et l'autre en partie inférieure du plateau. Comme cela apparaît sur les figures 5 et 6, les plateaux 58A et 58B ont sensiblement la même structure et diffèrent par la position des pattes 76.
[0045] Selon un mode de réalisation, la nacelle 54 comprend des premières tiges 80 en un matériau conducteur électriquement, par exemple en graphite, passant par les trous 78 des plateaux intérieurs 58A et du plateau extérieur 58C tout en étant au contact des plateaux intérieurs 58A et du plateau extérieur 58C. Pour chaque première tige conductrice 80, des écrous 82, en un matériau conducteur électriquement, par exemple en graphite, fixés aux extrémités de la tige 80 assurent le maintien de la tige 80. Selon un mode de réalisation, la nacelle 54 comprend des deuxièmes tiges 84 en
un matériau conducteur électriquement , par exemple en graphite , passant par les trous 78 des plateaux intérieurs 58B et du plateau extérieur 58D tout en étant au contact des plateaux intérieurs 58B et du plateau extérieur 58D . Pour chaque deuxième tige conductrice 84 , des écrous 86 , en un matériau conducteur électriquement , par exemple en graphite , fixés aux extrémités de la tige 84 assurent le maintien de la tige 84 . Selon un mode de réalisation, les premières et deuxièmes tiges 80 , 84 sont sensiblement parallèles .
[ 0046 ] Chaque plateau 58A, 58B, 58C, 58D comprend une plaque sensiblement plane 90 , orientée sensiblement verticalement , d ' où se proj ettent les pattes 76 , et sur laquelle sont prévus des emplacements destinés chacun à recevoir un substrat semiconducteur 56 . Chaque plateau intérieur 58A, 58B comprend deux faces opposées , sensiblement verticales , chaque face du plateau intérieur 58A, 58B comprenant des emplacements destinés chacun à recevoir un substrat semiconducteur 56 . La face du substrat semiconducteur 56 destinée à être traitée est celle orientée vers l ' espace entre deux plateaux adj acents Chaque plateau extérieur 58C, 58D comprend des emplacements destinés chacun à recevoir un substrat semiconducteur 56 sur une seule face , sensiblement verticale , du plateau 58C, 58D située en vis-à-vis de l ' un des plateaux intérieurs 58A, 58B .
[ 0047 ] Les substrats semiconducteurs 56 sont disposés sensiblement verticalement sur les plateaux 58A, 58B, 58C, 58D . Selon un mode de réalisation, les substrats 56 sont installés verticalement sur les plateaux 58A, 58B, 58C, 58D avec une légère inclinaison par rapport à la verticale assurant leur stabilité par rapport à leur centre de gravité . L' angle d ' inclinaison par rapport à la verticale varie de 1 ° à 10 ° , de pré férence de 2 ° à 6 ° selon la taille des substrats 56 . Sur chaque plateau 58A, 58B, 58C, 58D, les substrats semiconducteurs 56 sont agencées en rangées et en
colonnes . Selon un mode de réalisation, chaque plateau 58A, 58B, 58C, 58D comprend des emplacements pour au moins une colonne de substrats semiconducteurs 56 , de préférence pour deux colonnes de substrats semiconducteurs 56 . Selon un mode de réalisation, chaque plateau 58A, 58B, 58C, 58D comprend des emplacements pour au moins deux rangées de substrats semiconducteurs 56 , de préférence pour au moins quatre rangées de substrats semiconducteurs 56 , plus préférentiellement au moins huit rangées de substrats semiconducteurs 56 . Le nombre de plateaux 58A, 58B, 58C, 58D peut être compris entre 5 et 100 , de préférence entre 10 et 40 . En particulier, le nombre de plateaux 58A, 58B, 58C, 58D dépend du diamètre de l ' enceinte 52 recevant la nacelle 54 . Sur les figures 3 , 4 , 7 , et 8 , la nacelle 54 représentée comprend dix plateaux 58A, 58B, 58C, 58D, et chaque plateau intérieur 58A, 58B comprend des emplacements pour deux rangées et deux colonnes de substrats semiconducteurs 56 sur chaque face et chaque plateau extérieur 58C, 58D comprend des emplacements pour deux rangées et deux colonnes de substrats semiconducteurs 56 . Sur les figures 5 et 6 , chaque plateau intérieur 58A et 58B représenté comprend des emplacements pour deux colonnes et six rangées de substrats semiconducteurs 56 sur chaque face . A titre d' exemple , une nacelle de trente plateaux avec deux colonnes et sept rangées chacun peut contenir 812 substrats semiconducteurs . De façon générale , une augmentation du diamètre de l ' enceinte 52 peut permettre d ' augmenter le nombre de plateaux 58A, 58B de la nacelle 54 et une augmentation de la hauteur de l ' enceinte 52 peut permettre d ' augmenter le nombre de rangées de la nacelle 54 .
[ 0048 ] Selon un mode de réalisation, chaque plateau 58A, 58B, 58C, 58D comprend, pour chaque emplacement , des plots ou picots 92 destinés à venir en butée contre le substrat semiconducteur 56 . Au moins certains des plots 92 sont adaptés à maintenir le substrat 56 plaqué contre le plateau 58A, 58B,
58C, 58D. Sur les figures 5 et 6, chaque plateau 58A, 58B, 58C, 58D comprend trois plots 92 pour chaque emplacement. Chaque plot 92 peut avoir une forme conique ou tronconique se projetant depuis la face de la plaque 90. Chaque plot 92 peut se projeter en relief par rapport à la face de la plaque 90 sur une hauteur par exemple comprise entre 0,5 mm et 2 mm, par exemple de l'ordre de 1 mm.
[0049] Selon un mode de réalisation, chaque plateau intérieur 58A, 58B comprend, pour chaque emplacement, un évidement ou une empreinte 94 destiné à être recouvert par le substrat semiconducteur 56. Le contour des évidements 94 est indiqué en traits tiretés sur les figures 3, 4, 5 et 6. Les évidements 94 peuvent être traversants de préférence. Ceci permet notamment, de façon avantageuse, de réduire le poids du plateau, afin de réduire l'inertie thermique de la nacelle 54 ainsi que sa résistance électrique. Selon un mode de réalisation, les plateaux extérieurs 58C, 58D ne comprennent pas d'évidement traversant pour chaque emplacement, mais peuvent comprendre, pour chaque emplacement, un évidement non traversant, appelé également empreinte, destiné à être recouvert par le substrat semiconducteur 56. Les dimensions de chaque évidement 94 sont choisies de façon que, lorsque le substrat semiconducteur 56 est en position sur le plateau intérieur 58A, 58B, il recouvre sensiblement complètement l'évidement sous-jacent et n'est en contact avec la plaque 90 que sur son pourtour.
[0050] Selon un mode de réalisation, l'écartement entre deux plateaux adjacents 58A, 58B, 58C, 58D est sensiblement constant, par exemple compris entre 10 mm et 20 mm, de préférence entre 10 mm et 12 mm. L'épaisseur maximale de chaque plateau 58A, 58B, 58C, 58D est comprise entre 1 mm et 10 mm, de préférence entre 2 mm et 5 mm, par exemple de l'ordre de 5 mm. Chaque substrat semiconducteur 56 peut avoir
une épaisseur comprise entre 100 pm et 200 pm. Chaque substrat 56 peut, dans la vue de côté des figures 5 et 6, avoir une forme sensiblement carrée, éventuellement à coins arrondis, dont le côté est compris entre 100 mm et 220 mm. De façon générale, chaque substrat 56 peut, dans la vue de côté des figures 5 et 6, avoir une forme carrée ou sensiblement carrée (connue généralement sous les expressions carré plein ou pseudo-carré) , rectangulaire ou circulaire.
[0051] Le dispositif 50 comprend des moyens, non représentés, de déplacement de la nacelle 54, notamment pour l'introduire dans l'enceinte 52 ou pour la sortir de l'enceinte 52. Les moyens de déplacement peuvent comprendre un bras articulé. L'enceinte 52 comprend une porte 96, par exemple située à la base de l'enceinte 52, qui lorsqu'elle est ouverte permet l'introduction ou le retrait de la nacelle 54 dans l'enceinte 52 (flèche 98 en figure 3) . A titre de variante, la porte 96 peut être reliée à la nacelle 54 et peut refermer hermétiquement l'enceinte 52 lorsque la nacelle 54 est introduite dans l'enceinte 52.
[0052] Le dispositif 50 comprend des réservoirs 100 de gaz précurseurs et éventuellement d'au moins un gaz neutre et éventuellement un système de vaporisation et de régulation de la vapeur pour fournir un gaz précurseur à partir d'un réservoir d'un précurseur liquide. Les réservoirs 100 sont reliés, notamment par l'intermédiaire de régulateurs de débit massique, à un panneau de commande 102 adapté à réaliser un mélange gazeux, contenant des gaz précurseurs et éventuellement au moins un gaz neutre, qui dépend du traitement à réaliser. Le panneau de commande 102 est relié à l'enceinte 52 par une vanne 104 qui, lorsqu'elle est ouverte, permet l'introduction du mélange gazeux dans l'enceinte 52 par une conduite d'apport 106. A titre de variante, certains gaz ou liquides en phase vapeur peuvent être éventuellement
régulés et introduits dans l'enceinte indépendamment d'un mélangeur .
[0053] Le dispositif 50 comprend une pompe à vide 108 reliée à l'enceinte 52 par une ou plusieurs vannes 110. A titre d'exemple, une seule vanne 110 est représentée en figure 3 qui, lorsqu'elle est ouverte, permet le pompage du mélange gazeux présent dans l'enceinte 52 par un canal de pompage 112. Selon un mode de réalisation, le canal de pompage 112 est situé au sommet de l'enceinte 52 et les raccordements entre les circuits d'apport 100 et 102 et l'enceinte 52 sont situés à la base de l'enceinte 52. A titre de variante, le canal de pompage 112 peut être situé à la base de l'enceinte 52 et les raccordements entre les circuits d'apport 100 et 102 et l'enceinte 52 peuvent être situés au sommet de l'enceinte 52.
[0054] Le dispositif 50 comprend en outre au moins un élément chauffant 114 entourant l'enceinte 52, par exemple des résistances électriques, permettant de commander la température des plateaux 58A, 58B, 58C, 58D et du mélange gazeux dans l'enceinte 52. Selon un mode de réalisation, les éléments chauffants 114 peuvent être commandés indépendamment les uns des autres.
[0055] Le dispositif 50 comprend en outre au moins un générateur 116 d'une tension alternative relié aux plateaux 58A, 58B, 58C, 58D. Les plateaux intérieurs 58A et le plateau extérieur 58C sont connectés à une première borne du générateur 116 de la tension alternative et les plateaux intérieurs 58B et le plateau extérieur 58D sont connectés à une deuxième borne du générateur 116. Deux plateaux 58A, 58B, 58C, 58D adjacents sont isolés électriquement l'un de l'autre par les entretoises 60.
[0056] Le piédestal 70 peut comprendre une base 118 ayant une face plane sur laquelle repose la nacelle 54 et des pieds 120, correspondant, par exemple, à des tiges en céramique,
s'étendant depuis la base 118 et permettant la manipulation du piédestal 70. A titre d'exemple, la nacelle 54 peut être installée sur le piédestal 70, lequel est fixé à la porte 96 par le biais des pieds 120. La figure 7 représente un piédestal 70 dont la base 118 a, en vue de dessus, une forme complémentaire de la forme interne de l'enceinte 52, par exemple en forme de disque. La figure 8 représente un piédestal 70 dont la base 118 a, en vue de dessus, une forme de rectangle. Cette version facilite l'installation de systèmes 106 d'injection des gaz réactifs suivant la hauteur de l'enceinte de dépôt.
[0057] Le fonctionnement du dispositif 50 va maintenant être décrit dans le cas d'un procédé PECVD.
[0058] Selon un mode de réalisation, la nacelle 54 est montée par assemblage des plateaux 58A, 58B, 58C, 58D et des entretoises 60. La nacelle 54 peut être utilisée pour plusieurs opérations de dépôt successives. Une opération de maintenance de la nacelle 54 peut être prévue après plusieurs opérations de dépôt et comprendre le démontage de la nacelle 54 et le nettoyage des plateaux 58A, 58B, 58C, 58D.
[0059] Selon un autre mode de réalisation, la nacelle 54 peut être manipulée à l'aide d'un bras articulé qui assure son déplacement vers et en dehors de l'enceinte. Dans cette configuration la nacelle est utilisée pour un certain nombre de dépôts avant d'être remplacée par une nouvelle nacelle propre. Par conséquent, la nacelle usagée peut être nettoyée en temps masqué et être prête à être réutilisée ultérieurement
[0060] Les substrats semiconducteurs 56 sont mis en place sur les plateaux 58A, 58B, 58C, 58D. Selon un mode de réalisation, la mise en place des substrats 56 sur les plateaux 58A, 58B, 58C, 58D est réalisée en utilisant un robot muni d'un préhenseur, par exemple un préhenseur à effet Bernoulli. Les dimensions du préhenseur sont adaptées de façon à permettre
l'insertion du préhenseur muni d'un substrat 56 ou de plusieurs substrats 56 dans l'espace présent entre deux plateaux 58A, 58B, 58C, 58D adjacents. Un préhenseur multiple permet de charger une face de plateau sur une rangée et une colonne puis passer à la seconde face du plateau de la même rangée et colonne. La même opération est effectuée sur les autres rangées. Le chargement de la seconde colonne se fait soit en tournant de 180° la nacelle au niveau du poste du robot de chargement ou par le biais d'un second robot se trouvant du côté opposé. Dans ce dernier cas, le chargement des deux colonnes peut se faire simultanément au niveau de la station de chargement des substrats.
[0061] La nacelle 54 chargée avec les substrats semiconducteurs 56 est ensuite introduite dans l'enceinte 52.
[0062] En fonctionnement, le mélange gazeux est introduit dans l'enceinte 52 par les conduites d'apport 106. Chaque plateau 58A, 58B, 58C, 58D agit comme un conducteur thermique et comme un élément de contact radiofréquence avec les substrats semiconducteurs 56 qui reposent sur celui-ci. Les plateaux 58A, 58B, 58C, 58D sont reliés au générateur 116 de façon à former une alternance de cathodes et d'anodes et un plasma est généré entre chaque paire de plateaux 58A, 58B, 58C, 58D adjacents. A titre d'exemple, la fréquence du plasma commandé par le générateur 116 est comprise entre 40 kHz et 2,45 GHz, par exemple de l'ordre de 50 KHz . Selon un mode de réalisation, le générateur 116 applique la tension alternative aux plateaux 58A, 58B, 58C, 58D de façon pulsée, c'est-à-dire en alternant de façon périodique une phase ton d'application de la tension alternative et une phase tOff d'absence d'application de la tension alternative. La période des pulsations peut varier entre 10 ms et 200 ms. Le rapport cyclique des pulsations, c'est-à-dire le rapport entre la
durée de la phase ton et la période des pulsations peut être d'environ 10 %.
[0063] Les éléments chauffants 114 peuvent être commandés pour obtenir une température uniforme dans l'enceinte 52 ou pour obtenir un gradient de température dans l'enceinte 52, par exemple selon la direction verticale. Selon le traitement réalisé, la température dans l'enceinte 52 peut être régulée entre 200 °C et 600 °C.
[0064] Selon un mode de réalisation, chaque substrat 56 est un substrat en silicium monocristallin ou polycristallin et le dispositif 50 est utilisé pour le dépôt d'une couche mince, par exemple une couche isolante électriquement, sur chaque substrat 56. A titre de variante, le dispositif de traitement peut être utilisé pour réaliser des opérations de gravure de substrats semiconducteurs, notamment des opérations de gravure plasma. La couche isolante peut être une couche de nitrure de silicium (SiNx) , d'oxyde de silicium (SiOx) , d'oxynitrure de silicium (SiOxNy) , de carbure de silicium (SiC) , de carbonitrure de silicium (SiCN) , d'oxyde d'aluminium (A1OX) , du verre de silicate de bore, du verre de silicate de phosphore, ou du silicium amorphe dopé au bore ou au phosphore ou intrinsèque. Les gaz introduits dans l'enceinte 52 peuvent être choisis dans le groupe comprenant le silane (SiH4) , l'ammoniac (NH3) , le triméthylaluminium (TMA) , le protoxyde d'azote (N2O) , le trifluorure d'azote (NF3) , le méthane (CH4) , le trichlorure de bore (BC13) , du dioxygène (O2) , l'azote (N2) , l'argon (Ar) , le diborane (B2H6) , la phosphine (PH3) , le triméthylborate (TMB) , le triméthylphosphate (TMB) , et le triéthylorthosilicate (TEOS) . L'épaisseur de la couche déposée peut être comprise entre 5 nm et 150 nm, de préférence entre 10 nm et 100 nm, par exemple de l'ordre de 40 nm.
[0065] La pompe à vide 108 est mise en marche de façon à maintenir une pression dans l'enceinte 52 comprise entre 67 Pa (environ 0,5 Torr) et 667 Pa (environ 5 Torr) . Selon un mode de réalisation, la pompe à vide 108 peut fonctionner en continu. Une vanne d'isolement, prévue entre la pompe à vide 108 et le canal de pompage 112, permet d'interrompre le pompage réalisé par la pompe à vide et une vanne de régulation, prévue entre la pompe à vide 108 et le canal de pompage 112, permet de commander la pression dans l'enceinte 52 selon le débit de pompage.
[0066] Les gaz précurseurs vont se décomposer pour former un dépôt d'une couche mince sur la face exposée des substrats 56.
[0067] A la fin du traitement, la nacelle 54 est retirée de l'enceinte 52 et les substrats 56 traités sont retirés de chaque plateau 58A, 58B, 58C, 58D.
[0068] De façon avantageuse, la distance entre deux plateaux 58A, 58B, 58C, 58D adjacents de la nacelle 54 est sensiblement constante. La conception de la nacelle 54 est alors simplifiée et la mise en place des substrats semiconducteurs 56 sur les plateaux 58A, 58B, 58C, 58D, par exemple de façon automatisée, est également simplifiée.
[0069] Les évidements 94 permettent la libre circulation de l'air sous le substrat 56, ce qui est favorable au bon fonctionnement d'un préhenseur à effet Bernoulli notamment lorsque le substrat 56 est retiré du plateau 58A, 58B, 58C, 58D et évite le risque d'une adhésion du substrat 56 sur le plateau 58A, 58B, 58C, 58D qui pourrait résulter d'un contact direct de surface trop importante entre le substrat 56 et le plateau 58A, 58B, 58C, 58D.
[0070] Le dispositif 50 présente de façon avantageuse une occupation au sol réduite. En outre, une augmentation de la
capacité de traitement du dispositi f 50 peut être réalisée en augmentant le nombre de rangées par plateaux 58A, 58B, 58C, 58D, et donc avantageusement sans entraîner de changement dans l ' occupation au sol du dispositi f 50 . La hauteur de la nacelle est limitée par la hauteur au plafond après ouverture du dispositi f 50 . La hauteur au plafond des lignes de production de cellules photovoltaïque est généralement fixée à environ 4 mètres .
[ 0071 ] Divers modes de réalisation et variantes ont été décrits . La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées , et d' autres variantes apparaîtront à la personne du métier . En particulier, bien que des exemples de traitement de dépôt de couches minces aient été décrits , le dispositi f de traitement peut être utilisé pour réaliser des opérations de gravure de substrats semiconducteurs ou de couches minces à base de silicium, notamment des opérations de gravure plasma .
[ 0072 ] Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus .
Claims
REVENDICATIONS Support (54) pour substrats semiconducteurs (56) comprenant un ensemble de plateaux (58A, 58B, 58C, 58D) sur lesquels reposent les substrats semiconducteurs, chaque plateau étant en un matériau conducteur électriquement et ayant au moins une face sensiblement verticale ayant des emplacements agencés selon au moins deux rangées orientées horizontalement et deux colonnes orientées verticalement, chaque emplacement étant configuré pour recevoir un substrat semiconducteur orienté avec une inclinaison par rapport à une direction verticale variant de 1 ° à 10 °, chaque plateau comprenant, à chaque emplacement, un évidement (94) ou une empreinte recouvert par le substrat (56) , les plateaux de chaque paire de plateaux se faisant face étant séparés par des entretoises (60) isolantes électriquement . Support selon la revendication 1, dans lequel ladite face de chaque plateau (58A, 58B, 58C, 58D) a des emplacements agencés selon au moins trois rangées orientées horizontalement et deux colonnes orientées verticalement. Support selon la revendication 2, dans lequel ladite face de chaque plateau (58A, 58B, 58C, 58D) a des emplacements agencés selon au moins cinq rangées orientées horizontalement et deux colonnes orientées verticalement. Support selon la revendication 3, dans lequel ladite face de chaque plateau (58A, 58B, 58C, 58D) a des emplacements agencés selon cinq à dix rangées orientées horizontalement et deux colonnes orientées verticalement. Support selon l'une quelconque des revendications 1 à 4, comprenant de 10 à 40 plateaux (58A, 58B, 58C, 58D) .
Support selon l'une quelconque des revendications 1 à 5, dans lequel l'ensemble de plateaux comprend des plateaux intérieurs (58A, 58B) pris en sandwich entre deux plateaux extérieurs (58C, 58D) , chaque plateau intérieur ayant deux faces parallèles sensiblement verticales ayant chacune des emplacements agencés selon au moins deux rangées orientées horizontalement et deux colonnes orientées verticalement, chaque emplacement de chaque face recevant un substrat semiconducteur (56) orienté avec une inclinaison par rapport à une direction verticale variant de 1 ° à 10 °. Support selon la revendication 6, dans lequel les deux plateaux extérieurs comprennent chacun une seule face sensiblement verticale ayant des emplacements agencés selon au moins deux rangées orientées horizontalement et deux colonnes orientées verticalement, chaque emplacement recevant un substrat semiconducteur (56) orienté avec une inclinaison par rapport à une direction verticale variant de 1 ° à 10 °. Support selon la revendication 6, dans lequel chaque plateau intérieur (58A, 58B) comprend, à chaque emplacement, un évidement (94) traversant et destiné à être recouvert sur chacune des deux faces du plateau intérieur par l'un des substrats (56) . Support selon la revendication 6, dans lequel chaque plateau extérieur (58A, 58B) comprend, à chaque emplacement, une empreinte non traversante (94) dans ladite face du plateau extérieur et destinée à être recouverte par le substrat (56) . . Support selon l'une quelconque des revendications 1 à 7, dans lequel chaque plateau (58A, 58B, 58C, 58D) comprend au moins une patte (76) , le support (54) comprenant au moins une première tige (80) conductrice électriquement et
connectée aux pattes de premiers plateaux (58C, 58A) dudit ensemble de plateaux et une deuxième tige (84) conductrice électriquement et connectée aux pattes de deuxièmes plateaux (58D, 58B) dudit ensemble de plateaux, ledit ensemble comprenant une alternance des premiers et deuxièmes plateaux. . Support selon l'une quelconque des revendications 1 à 8, dans lequel chaque plateau (58A, 58B, 58C, 58D) comprend, pour chaque emplacement, des plots (92) en saillie par rapport à ladite face et qui sont configurés pour être en contact avec le substrat semiconducteur (56) présent audit emplacement . . Dispositif de traitement (50) de substrats semiconducteurs (56) , le dispositif comprenant une enceinte (52) d'axe sensiblement vertical et au moins un circuit (100, 102) d'apport d'un mélange gazeux dans l'enceinte, le dispositif comprenant en outre, dans l'enceinte, au moins un support (54) des substrats semiconducteurs selon l'une quelconque des revendications 1 à 11, le dispositif de traitement comprenant, en outre, au moins un générateur radiofréquence (116) d'une tension alternative relié électriquement à plusieurs desdits plateaux. . Dispositif selon la revendication 12, comprenant une pompe à vide (108) reliée à l'enceinte (52) . . Dispositif selon la revendication 12 ou 13, dans lequel l'enceinte (52) est en acier inoxydable. Dispositif selon l'une quelconque des revendications 12 à 14, pour le traitement de substrats semiconducteurs (56) destinés à la fabrication de cellules photovoltaïques.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR2009792A FR3114683A1 (fr) | 2020-09-25 | 2020-09-25 | Support pour substrats semiconducteurs pour traitement PECVD avec forte capacité de chargement de substrats |
PCT/EP2021/075571 WO2022063689A1 (fr) | 2020-09-25 | 2021-09-17 | Support pour substrats semiconducteurs pour traitement pecvd avec forte capacite de chargement de substrats |
Publications (1)
Publication Number | Publication Date |
---|---|
EP4218047A1 true EP4218047A1 (fr) | 2023-08-02 |
Family
ID=74045656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
EP21777777.0A Pending EP4218047A1 (fr) | 2020-09-25 | 2021-09-17 | Support pour substrats semiconducteurs pour traitement pecvd avec forte capacite de chargement de substrats |
Country Status (9)
Country | Link |
---|---|
US (1) | US20230357930A1 (fr) |
EP (1) | EP4218047A1 (fr) |
JP (1) | JP2023543021A (fr) |
KR (1) | KR20230074139A (fr) |
CN (1) | CN116325117A (fr) |
CA (1) | CA3195714A1 (fr) |
FR (1) | FR3114683A1 (fr) |
TW (1) | TW202225471A (fr) |
WO (1) | WO2022063689A1 (fr) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE330900C (sv) | 1968-05-31 | 1978-12-18 | Uddeholms Ab | Sett att vermebehandla band eller plat av rostfritt, herdbart kromstal |
US8845809B2 (en) * | 2008-10-09 | 2014-09-30 | Silevo, Inc. | Scalable, high-throughput, multi-chamber epitaxial reactor for silicon deposition |
WO2016052632A1 (fr) * | 2014-09-30 | 2016-04-07 | 株式会社カネカ | Système de transfert d'échantillon et procédé de production de cellule solaire |
DE102015014903A1 (de) * | 2015-11-18 | 2017-05-18 | Centrotherm Photovoltaics Ag | Waferboot und Plasma-Behandlungsvorrichtung für Wafer |
-
2020
- 2020-09-25 FR FR2009792A patent/FR3114683A1/fr active Pending
-
2021
- 2021-09-17 WO PCT/EP2021/075571 patent/WO2022063689A1/fr active Application Filing
- 2021-09-17 JP JP2023519109A patent/JP2023543021A/ja active Pending
- 2021-09-17 US US18/044,264 patent/US20230357930A1/en active Pending
- 2021-09-17 KR KR1020237009719A patent/KR20230074139A/ko unknown
- 2021-09-17 EP EP21777777.0A patent/EP4218047A1/fr active Pending
- 2021-09-17 CN CN202180065369.9A patent/CN116325117A/zh active Pending
- 2021-09-17 CA CA3195714A patent/CA3195714A1/fr active Pending
- 2021-09-23 TW TW110135339A patent/TW202225471A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
US20230357930A1 (en) | 2023-11-09 |
CN116325117A (zh) | 2023-06-23 |
WO2022063689A1 (fr) | 2022-03-31 |
JP2023543021A (ja) | 2023-10-12 |
KR20230074139A (ko) | 2023-05-26 |
TW202225471A (zh) | 2022-07-01 |
FR3114683A1 (fr) | 2022-04-01 |
CA3195714A1 (fr) | 2022-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3507838B1 (fr) | Dispositif de traitement de pièces | |
EP0424256B1 (fr) | Dispositif de traitement chimique assisté par un plasma de diffusion | |
TW200933917A (en) | Plasma treatment between deposition processes | |
FR2950478A1 (fr) | Électrode en pomme de douche monolithique bloquée | |
TW200849635A (en) | Method of forming thin film solar cells | |
US20110067632A1 (en) | Stackable multi-port gas nozzles | |
JP2011501445A (ja) | 薄膜太陽電池用途のための微結晶シリコン堆積 | |
WO2012013869A1 (fr) | Réacteur de dépôt chimique en phase gazeuse amélioré | |
WO2022063689A1 (fr) | Support pour substrats semiconducteurs pour traitement pecvd avec forte capacite de chargement de substrats | |
TW201123490A (en) | Solar cell and method of fabricating the same | |
WO1985000466A1 (fr) | Appareil de traitement par plasma de substrats en forme de plaquettes | |
EP3839091A1 (fr) | Dispositif de depot chimique en phase vapeur assiste par plasma à capacite de production augmentee | |
EP3943639A1 (fr) | Dispositif de depot chimique en phase vapeur assiste par plasma permettant un depot sur les bords de plaque | |
EP2446462B1 (fr) | Appareil de fabrication de galettes de semi-conducteur et appareil de depot par evaporation de materiaux par jet moleculaire | |
TWI636486B (zh) | 基板處理裝置 | |
WO2020229529A1 (fr) | Dispositif de depôt chimique en phase vapeur presentant des zones de depôt reconfigurables | |
FR3089522A1 (fr) | Dispositif de traitement assiste par plasma | |
EP2351095B1 (fr) | Cellule photovoltaïque a émetteur distribué dans un substrat et procédé de réalisation d'une telle cellule | |
EP1566468A2 (fr) | Procédé pour la fabrication de circuits intégrés et dispositif correspondant. | |
FR3104175A1 (fr) | Nacelle pour dispositif de depot chimique en phase vapeur assiste par plasma | |
FR2604297A1 (fr) | Reacteur de depot de silicium dope | |
FR3104174A1 (fr) | Nacelle pour dispositif de depot chimique en phase vapeur assiste par plasma a nettoyage facilite | |
JP2009267261A (ja) | 薄膜製造装置、薄膜製造方法、薄膜太陽電池製造装置及び薄膜太陽電池製造方法 | |
EP3405974A1 (fr) | Procede de fabrication d'une interconnexion comprenant un via s' etendant au travers d'un substrat | |
FR3104060A1 (fr) | Installation de depot chimique en phase vapeur assiste par plasma a capacite de production augmentee |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: UNKNOWN |
|
STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE |
|
PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE |
|
17P | Request for examination filed |
Effective date: 20230404 |
|
AK | Designated contracting states |
Kind code of ref document: A1 Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR |
|
DAV | Request for validation of the european patent (deleted) | ||
DAX | Request for extension of the european patent (deleted) | ||
RAP1 | Party data changed (applicant data changed or rights of an application transferred) |
Owner name: ECM GREENTECH |