CN116314320A - 一种p型氮化镓晶体管及其制备方法 - Google Patents

一种p型氮化镓晶体管及其制备方法 Download PDF

Info

Publication number
CN116314320A
CN116314320A CN202310254665.4A CN202310254665A CN116314320A CN 116314320 A CN116314320 A CN 116314320A CN 202310254665 A CN202310254665 A CN 202310254665A CN 116314320 A CN116314320 A CN 116314320A
Authority
CN
China
Prior art keywords
layer
groove
gallium nitride
algan
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310254665.4A
Other languages
English (en)
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Shanghai for Science and Technology
Original Assignee
University of Shanghai for Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Shanghai for Science and Technology filed Critical University of Shanghai for Science and Technology
Priority to CN202310254665.4A priority Critical patent/CN116314320A/zh
Publication of CN116314320A publication Critical patent/CN116314320A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/157—Doping structures, e.g. doping superlattices, nipi superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开一种p型氮化镓晶体管及其制备方法，涉及半导体技术领域；在AlGaN帽层的顶面的一个端部向下刻蚀至势垒层的底面形成第一部分凹槽后，向下刻蚀至晶体衬底的内部形成第二部分凹槽沉积生长衬极电极；其中，势垒层为AlN或AlGaN势垒层；在刻蚀后的AlGaN帽层的顶面向下刻蚀至p型GaN沟道层的顶面，并沉积生长的源极电极与漏极电极；p型GaN沟道层的底面的间隔区域产生二维空穴气；在AlGaN帽层上沉积生长栅极电极；本发明能够改善电压稳定性，并提供多阈值电压，以适用不同应用场景。

Description

一种p型氮化镓晶体管及其制备方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种p型氮化镓晶体管及其制备方法。
背景技术
GaN功率器件的下一个挑战便是将驱动模块与功率p-GaN栅HEMT器件进行集成，以减少寄生参数、提高电路高频性能。其中，HEMT(HighElectronMobilityTransistor)为高电子迁移率晶体管。此外，CMOS逻辑还可以降低静态功耗、简化电路和减少电路故障。但由于GaN材料本身的物理特性，导致GaN很难通过p型掺杂来获得高的空穴浓度，这严重影响了p型场效应晶体管(p-FET)的发展。因此高性能GaN基p-FET的研究对于实现全GaN基高速功率集成电路至关重要。
目前最为成熟并且最具应用前景的GaNn-FET为p-GaN栅HEMT器件。因此为了与该类n-FET形成互补逻辑电路，研究者们尝试设计可以直接在标准p-GaN/AlGaN/GaN平台上制造的p-FET结构，这种结构更容易与p-GaN栅HEMT器件集成。目前所报道的GaN p-FET器件通常使用p-GaN栅HEMT器件的p-GaN帽层作为p-FET的导电沟道。但由于p-GaN帽层中的空穴通常由重掺杂的Mg所提供，这导致p-GaN帽层掺杂过程中引入了大量缺陷，这将严重影响p-FET器件的性能。并且为了在这样的平台上实现增强型p-FET，需要减薄栅极下方的有效p-GaN沟道，以此来提高器件的栅控能力，但更窄的沟道宽度对应更小的电流密度。但目前主流的方法存在的问题是：
1.栅极下方制造工艺波动对器件性能影响过大，使得器件的稳定性受到影响。
2.p-FET阈值电压均一性，即阈值电压较为单一，无法满足器件的多种电压场景的适用需求。
发明内容
本发明的目的是提供一种p型氮化镓晶体管及其制备方法，改善电压稳定性，并提供多阈值电压，以适用不同应用场景。
为实现上述目的，本发明提供了如下方案：
一种p型氮化镓晶体管，所述氮化镓晶体管包括：栅极电极、漏极电极、源极电极、衬极电极、晶体衬底以及在所述晶体衬底上由底至顶依次生长的势垒层、p型GaN沟道层和AlGaN帽层；所述势垒层为AlN或AlGaN势垒层；
从所述AlGaN帽层的顶面的一个端部，向下刻蚀至所述势垒层的底面，形成第一部分凹槽；
从所述第一部分凹槽的底面的外侧端部，向下刻蚀至所述晶体衬底的内部，形成第二部分凹槽；所述第二部分凹槽用于沉积生长所述衬极电极；
从形成第一部分凹槽后的AlGaN帽层的顶面的两个端部，向下刻蚀至所述p型GaN沟道层的顶面，得到第三部分凹槽和第四部分凹槽；所述第三部分凹槽用于沉积生长所述源极电极；所述第四部分凹槽用于沉积生长所述漏极电极；
所述p型GaN沟道层的底面的间隔区域用于产生二维空穴气；所述间隔区域包括：所述第三部分凹槽正对的所述p型GaN沟道层的底面和所述第四部分凹槽正对的所述p型GaN沟道层的底面；
在所述AlGaN帽层上沉积生长所述栅极电极。
可选地，还包括：绝缘层；
所述衬极电极的表面、所述第一部分凹槽的表面、设有所述源极电极的第三部分凹槽的表面、设有所述漏极电极的第四部分凹槽的表面以及所述AlGaN帽层的顶面均覆盖所述绝缘层；
所述AlGaN帽层上覆盖的所述绝缘层的顶面沉积生长所述栅极电极。
可选地，所述晶体衬底包括：初始衬底以及在所述初始衬底上由底至顶依次生长的缓冲层、n型GaN沟道层、AlGaN势垒层和P-GaN帽层；
所述第二部分凹槽的底面位于所述P-GaN帽层的内部。
可选地，所述初始衬底为硅衬底、蓝宝石衬底、碳化硅衬底或自支撑氮化镓衬底。
可选地，所述缓冲层为氮化镓层或超晶格结构；所述氮化镓层掺杂铁或碳；所述超晶格结构为Al(Ga)N/GaN超晶格结构。
可选地，所述绝缘层的材料为氮化硅、氧化铝或氧化硅。
一种p型氮化镓晶体管制备方法，所述制备方法用于制备上述的氮化镓晶体管，所述制备方法包括：
在晶体衬底上由底至顶依次生长势垒层、p型GaN沟道层和AlGaN帽层；所述势垒层为AlN或AlGaN势垒层；
从所述AlGaN帽层的顶面的一个端部，向下刻蚀至所述势垒层的底面，形成第一部分凹槽；
从所述第一部分凹槽的底面的外侧端部，向下刻蚀至所述晶体衬底的内部，形成第二部分凹槽；
在所述第二部分凹槽内沉积生长衬极电极；
从形成第一部分凹槽后的AlGaN帽层的顶面的两个端部，向下刻蚀至所述p型GaN沟道层的顶面，得到第三部分凹槽和第四部分凹槽；
在所述第三部分凹槽的一端内沉积生长源极电极，在所述第四部分凹槽的一端内沉积生长漏极电极；
在所述p型GaN沟道层的底面的间隔区域产生二维空穴气；所述间隔区域包括：所述第三部分凹槽正对的所述p型GaN沟道层的底面和所述第四部分凹槽正对的所述p型GaN沟道层的底面；
在所述AlGaN帽层上沉积生长栅极电极，得到氮化镓晶体管。
可选地，在初始衬底上由底至顶依次生长缓冲层、n型GaN沟道层、AlGaN势垒层和P-GaN帽层，得到所述晶体衬底。
可选地，在所述第三部分凹槽的一端内沉积生长源极电极，在所述第四部分凹槽的一端内沉积生长漏极电极，具体包括：
在所述第三部分凹槽的一端内，采用电子束蒸发和热退火的方法沉积生长源极电极；在所述第四部分凹槽的一端内，采用电子束蒸发和热退火的方法沉积生长漏极电极。
可选地，所述热退火为采用N2在850℃下退火。
根据本发明提供的具体实施例，本发明公开了以下技术效果：
本发明提供了一种p型氮化镓晶体管及其制备方法，通过在晶体衬底上由底至顶依次生长势垒层、p型GaN沟道层和AlGaN帽层，避免引入缺陷和表面态，使得电压稳定性得以改善；势垒层为AlN或AlGaN势垒层；利用AlN或AlGaN势垒层和AlGaN帽层产生压电极化和自发极化效应，在p型GaN沟道层的底部的间隔区域产生二维空穴气，实现增强型晶体管的产生；又由于AlGaN帽层中的Al成分以及衬极电极的存在，使得能够通过Al成分直接控制栅极电极的极化强度，并通过改变衬极电极的电压获得多种阈值的电压，解决了因阈值电压单一，而导致应用场景受限的问题，满足多种电压场景的适用需求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的p型氮化镓晶体管的三维结构示意图；
图2为本发明实施例提供的p型氮化镓晶体管的截面A的示意图；
图3为本发明实施例提供的p型氮化镓晶体管的截面B的示意图；
图4为本发明实施例提供的p型氮化镓晶体管的截面C的示意图；
图5为本发明实施例提供的p型氮化镓晶体管的截面D的示意图；
图6为本发明实施例提供的p型氮化镓晶体管制备方法的流程图。
符号说明：
初始衬底-1、缓冲层-2、n型GaN沟道层-3、AlGaN势垒层-4、P-GaN帽层-5、势垒层-6、p型GaN沟道层-7、AlGaN帽层-8、绝缘层-9、衬极电极-10、栅极电极-11、源极电极-12、漏极电极-13、二维空穴气-14。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的目的是提供一种p型氮化镓晶体管及其制备方法，改善电压稳定性，并提供多阈值电压，以适用不同应用场景。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
本发明主要提供一种应用于逻辑电路和模拟电路的p沟道型氮化镓高电子迁移率晶体管的结构，于常规p-GaN栅HEMT基础上，p-GaN帽层上再生长AlGaN/GaN/AlN异质结，利用AlN或AlGaN与GaN极化产生的二维空穴气(2DHG)进行沟道导电，利用GaN与AlGaN极化产生的二维电子气(2DEG)耗尽栅极下方的2DHG实现增强型GaN基p-FET。由于该器件使用2DHG导电，因此生长的p型GaN沟道层既可以是p型掺杂的GaN也可以是本征的GaN。
实施例1
图1为本发明实施例提供了一种p型氮化镓晶体管的三维结构示意图。该氮化镓晶体管包括：栅极电极11、漏极电极13、源极电极12、衬极电极10、绝缘层9、晶体衬底以及在晶体衬底上由底至顶依次生长的势垒层6、p型GaN沟道层7和AlGaN帽层8。势垒层6为AlN或AlGaN势垒层。
具体地，晶体衬底包括：初始衬底1以及在初始衬底1上由底至顶依次生长的缓冲层2、n型GaN沟道层3、AlGaN势垒层4和P-GaN帽层5。第二部分凹槽的底面位于P-GaN帽层5的内部。
其中，初始衬底1为硅衬底、蓝宝石衬底、碳化硅衬底或自支撑氮化镓衬底。
缓冲层2为氮化镓层或超晶格结构；氮化镓层掺杂铁或碳；超晶格结构为Al(Ga)N/GaN超晶格结构。
从AlGaN帽层8的顶面的一个端部，向下刻蚀至势垒层6的底面，形成第一部分凹槽。
从第一部分凹槽的底面的外侧端部，向下刻蚀至晶体衬底的内部，形成第二部分凹槽。第二部分凹槽用于沉积生长衬极电极10。
从形成第一部分凹槽后的AlGaN帽层8的顶面的两个端部，向下刻蚀至所述p型GaN沟道层7的顶面，得到第三部分凹槽和第四部分凹槽；第三部分凹槽用于沉积生长源极电极12；第四部分凹槽用于沉积生长漏极电极13。
p型GaN沟道层7的底面的间隔区域用于产生二维空穴气14；间隔区域包括：第三部分凹槽正对的p型GaN沟道层7的底面和第四部分凹槽正对的p型GaN沟道层7的底面。
即势垒层6与p型GaN沟道层7产生压电极化和自发极化效应，在p型GaN沟道层7的底部的间隔区域产生二维空穴气14；间隔区域包括：第三部分凹槽对应的p型GaN沟道层7的底部区域和第四部分凹槽对应的p型GaN沟道层7的底部区域。
在AlGaN帽层8上沉积生长栅极电极11。
该氮化镓晶体管还包括：绝缘层9。
衬极电极10的表面、第一部分凹槽的表面、设有源极电极12的第三部分凹槽的表面、设有漏极电极13的第四部分凹槽的表面以及AlGaN帽层8的顶面均覆盖绝缘层9；AlGaN帽层8上覆盖的绝缘层9的顶面沉积生长栅极电极11。绝缘层9的材料为氮化硅、氧化铝或氧化硅。
具体地，在图1的三维结构上，做A、B、C、D四个截面，可以得到图2-图5的截面图。结合图2-图5的截面图，可以更加清晰的得知本发明提供的氮化镓晶体管的结构。
即P-GaN帽层5上设有衬极电极10，p型GaN沟道层7上的两端设有源极电极12和漏极电极13，栅极电极11在绝缘层9上方。初始衬底1置于整个结构的最下方，起支撑作用，可能但不限于用硅(Silicon)衬底、蓝宝石(Sappire)衬底、碳化硅(SiC)衬底或自支撑氮化镓衬底。缓冲层2位于初始衬底1之上，可能使用但不限于掺杂铁(Fe)或碳(C)的氮化镓层或Al(Ga)N/GaN超晶格结构。n型GaN沟道层3位于缓冲层2上方。AlGaN势垒层4在GaN沟道层上方，并在其与n型GaN沟道层3的界面处通过压电极化和自发极化效应在靠近n型GaN沟道层3一侧产生二维电子气(2DEG)。P-GaN帽层5位于AlGaN势垒层4之上，通过GaN/AlGaN界面处的压电极化和自发极化效应与P-GaN帽层5本身的p型掺杂，抑制AlGaN/GaN界面处2DEG的产生，从而实现增强型n-FET器件，在本发明中其主要作用是作为p-FET的衬底，即晶体衬底。势垒层6位于晶体衬底之上，用于阻挡衬极电极10、源极电极12和漏极电极13之间的漏电。p型GaN沟道层7位于势垒层6即AlN或AlGaN势垒层的上方，并在其与p型GaN沟道层7的界面处通过压电极化和自发极化效应在靠近p型GaN沟道层7一侧产生二维空穴气14(2DHG)。AlGaN帽层8位于p型GaN沟道层7上方，通过AlGaN/GaN界面处的压电极化和自发极化效应，抑制GaN/AlN界面处的2DHG，实现增强型p-FET。绝缘层9位于AlGaN帽层8之上，可能使用但不限于氮化硅(Si3N4)、氧化铝(Al2O3)或者氧化硅(SiO2)作为绝缘层9的材料。
实施例2
如图6所示，本发明实施例提供了一种p型氮化镓晶体管制备方法，该制备方法用于制备实施例1中的氮化镓晶体管，该制备方法包括：
步骤100：在晶体衬底上由底至顶依次生长势垒层、p型GaN沟道层和AlGaN帽层。势垒层为AlN或AlGaN势垒层。
其中，在初始衬底上由下至上依次生长缓冲层、n型GaN沟道层、AlGaN势垒层和P-GaN帽层，得到晶体衬底。
在实际应用中还可以是选用已在初始衬底上生长成缓冲层、GaN沟道层、AlGaN势垒层、p-GaN帽层、势垒层(AlN或AlGaN势垒层)、p型GaN沟道层和AlGaN帽层的外延片。
步骤200：从AlGaN帽层的顶面的一个端部，向下刻蚀至势垒层的底面，形成第一部分凹槽。
步骤300：从第一部分凹槽的底面的外侧端部，向下刻蚀至晶体衬底的内部，形成第二部分凹槽。
步骤400：在第二部分凹槽内沉积生长衬极电极。
步骤500：从形成第一部分凹槽后的AlGaN帽层的顶面的两个端部，向下刻蚀至p型GaN沟道层的顶面，得到第三部分凹槽和第四部分凹槽。
步骤600：在第三部分凹槽的一端内沉积生长源极电极，在第四部分凹槽的一端内沉积生长漏极电极。
在第三部分凹槽的一端内，采用电子束蒸发和热退火的方法沉积生长源极电极；在第四部分凹槽的一端内，采用电子束蒸发和热退火的方法沉积生长漏极电极。具体地，热退火为采用N2在850℃下退火。
步骤700：在p型GaN沟道层的底面的间隔区域产生二维空穴气；间隔区域包括：第三部分凹槽正对的p型GaN沟道层的底面和第四部分凹槽正对的p型GaN沟道层的底面。
步骤800：在AlGaN帽层上沉积生长栅极电极，得到氮化镓晶体管。
在实际应用中，对在晶体衬底上由底至顶依次生长的AlN或AlGaN势垒层、p型GaN沟道层和整层的AlGaN帽层的整体结构的操作还可以如下：
刻蚀p-GaN帽层、AlN或AlGaN势垒层、p型GaN沟道层和AlGaN帽层，暴露出源、漏和衬底电极的接触区域，保留栅极区域的AlGaN帽层。
具体的，使用BCl3/Cl2混合等离子体通过电感耦合等离子体反应离子蚀刻(ICP-RIE)进行干法蚀刻。
进行台面隔离，其目的是将该器件与同一外延片上的其他器件隔离开来，避免芯片工作时各器件之间的串扰。
对完成台面隔离的器件进行表面处理；(即进行酸处理：HCl，H2SO4+H2O2，BOE)，去除刻蚀过程中残留在表面的污染物颗粒、减少表面态。
在源极电极、漏极电极和衬极电极处通过Mg扩散进行重掺杂；采用电子束蒸发工艺，在源、漏和衬底电极区域窗口上蒸发欧姆接触金属(例如Mg/Pt/Au或Ni/Au),并高温退火形成衬极、源极和漏极。电子束蒸发温度没有限制，高温退火通常是在N2气氛中在850℃下快速热退火(RTA)30秒。
沉积绝缘层；采用电子束蒸发工艺，在栅极区域窗口上蒸发肖特基接触金属(例如Ni/Au或Ti/Au)，形成栅极电极。
由于目前最为成熟并且最具应用前景的GaNn-FET为p-GaN栅HEMT器件。因此为了与该类n-FET形成互补逻辑电路，目前的GaN p-FET器件通常使用p-GaN栅HEMT器件的p-GaN帽层作为p-FET的导电沟道。但由于p-GaN帽层中的空穴通常由重掺杂的Mg所提供，这导致p-GaN帽层掺杂过程中引入了大量缺陷，这将严重影响p-FET器件的性能。并且为了实现E型p-FET，需要减薄栅极下方的有效pGaN沟道，以此来提高器件的栅控能力，但目前主流的方法都存在栅极下方制造工艺波动对器件性能影响过大而导致的pFET阈值电压均一性和与稳定性相关的问题。
而本发明应用于逻辑电路和模拟电路的高输出电流且阈值电压可调的p沟道型氮化镓晶体管，以p-GaN/AlGaN/GaN平台为基础，在其上继续外延生长出AlGaN/p-GaN/AlN异质结，基于此结构实现增强型p-FET。该结构的p型GaN沟道层可使用低p型掺杂或本征的GaN层，因此该结构摆脱了p-GaN帽层作为沟道时晶体缺陷对器件性能的限制。并且作为该p-FET结构衬底的p-GaN帽层的高p型掺杂能够有效拉低p型GaN沟道层的费米能级，这将大幅度减小该p-FET的导通电阻，提高器件的导通电流密度。
AlGaN帽层结构通过材料的压电极化和自发极化效应，有效的抑制栅极下方2DHG的产生，从而实现增强型器件。由于该结构是外延生长出来的，可以很好的避免后续工艺引入不必要的缺陷和表面态，从而有效改善p-FET的阈值电压均一性和稳定性问题。并且该结构的阈值电压可控性较强，可以在外延生长过程中控制AlGaN帽层中的Al组分来直接控制栅极的极化强度，从而获得不同的阈值电压。
并且，本发明在常规p-FET基础上引入了第四个电极—衬极电极。在电路设计中，可以通过改变衬底电压来获得设计者需要的阈值电压和开启电阻，实现更灵活的电路设计，提供了单片多阈值电压解决方案。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种p型氮化镓晶体管，其特征在于，所述氮化镓晶体管包括：栅极电极、漏极电极、源极电极、衬极电极、晶体衬底以及在所述晶体衬底上由底至顶依次生长的势垒层、p型GaN沟道层和AlGaN帽层；所述势垒层为AlN或AlGaN势垒层；
从所述AlGaN帽层的顶面的一个端部，向下刻蚀至所述势垒层的底面，形成第一部分凹槽；
从所述第一部分凹槽的底面的外侧端部，向下刻蚀至所述晶体衬底的内部，形成第二部分凹槽；所述第二部分凹槽用于沉积生长所述衬极电极；
从形成第一部分凹槽后的AlGaN帽层的顶面的两个端部，向下刻蚀至所述p型GaN沟道层的顶面，得到第三部分凹槽和第四部分凹槽；所述第三部分凹槽用于沉积生长所述源极电极；所述第四部分凹槽用于沉积生长所述漏极电极；
所述p型GaN沟道层的底面的间隔区域用于产生二维空穴气；所述间隔区域包括：所述第三部分凹槽正对的所述p型GaN沟道层的底面和所述第四部分凹槽正对的所述p型GaN沟道层的底面；
在所述AlGaN帽层上沉积生长所述栅极电极。
2.根据权利要求1所述的p型氮化镓晶体管，其特征在于，还包括：绝缘层；
所述衬极电极的表面、所述第一部分凹槽的表面、设有所述源极电极的第三部分凹槽的表面、设有所述漏极电极的第四部分凹槽的表面以及所述AlGaN帽层的顶面均覆盖所述绝缘层；
所述AlGaN帽层上覆盖的所述绝缘层的顶面沉积生长所述栅极电极。
3.根据权利要求1所述的p型氮化镓晶体管，其特征在于，所述晶体衬底包括：初始衬底以及在所述初始衬底上由底至顶依次生长的缓冲层、n型GaN沟道层、AlGaN势垒层和P-GaN帽层；
所述第二部分凹槽的底面位于所述P-GaN帽层的内部。
4.根据权利要求3所述的p型氮化镓晶体管，其特征在于，所述初始衬底为硅衬底、蓝宝石衬底、碳化硅衬底或自支撑氮化镓衬底。
5.根据权利要求3所述的p型氮化镓晶体管，其特征在于，所述缓冲层为氮化镓层或超晶格结构；所述氮化镓层掺杂铁或碳；所述超晶格结构为Al(Ga)N/GaN超晶格结构。
6.根据权利要求2所述的p型氮化镓晶体管，其特征在于，所述绝缘层的材料为氮化硅、氧化铝或氧化硅。
7.一种p型氮化镓晶体管制备方法，其特征在于，所述制备方法用于制备权利要求1-6中任意一项所述的氮化镓晶体管，所述制备方法包括：
在晶体衬底上由底至顶依次生长势垒层、p型GaN沟道层和AlGaN帽层；所述势垒层为AlN或AlGaN势垒层；
从所述AlGaN帽层的顶面的一个端部，向下刻蚀至所述势垒层的底面，形成第一部分凹槽；
从所述第一部分凹槽的底面的外侧端部，向下刻蚀至所述晶体衬底的内部，形成第二部分凹槽；
在所述第二部分凹槽内沉积生长衬极电极；
从形成第一部分凹槽后的AlGaN帽层的顶面的两个端部，向下刻蚀至所述p型GaN沟道层的顶面，得到第三部分凹槽和第四部分凹槽；
在所述第三部分凹槽的一端内沉积生长源极电极，在所述第四部分凹槽的一端内沉积生长漏极电极；
在所述p型GaN沟道层的底面的间隔区域产生二维空穴气；所述间隔区域包括：所述第三部分凹槽正对的所述p型GaN沟道层的底面和所述第四部分凹槽正对的所述p型GaN沟道层的底面；
在所述AlGaN帽层上沉积生长栅极电极，得到氮化镓晶体管。
8.根据权利要求7所述的p型氮化镓晶体管制备方法，其特征在于，在初始衬底上由底至顶依次生长缓冲层、n型GaN沟道层、AlGaN势垒层和P-GaN帽层，得到所述晶体衬底。
9.根据权利要求7所述的p型氮化镓晶体管制备方法，其特征在于，在所述第三部分凹槽的一端内沉积生长源极电极，在所述第四部分凹槽的一端内沉积生长漏极电极，具体包括：
在所述第三部分凹槽的一端内，采用电子束蒸发和热退火的方法沉积生长源极电极；在所述第四部分凹槽的一端内，采用电子束蒸发和热退火的方法沉积生长漏极电极。
10.根据权利要求9所述的p型氮化镓晶体管制备方法，其特征在于，所述热退火为采用N2在850℃下退火。
CN202310254665.4A 2023-03-16 2023-03-16 一种p型氮化镓晶体管及其制备方法 Pending CN116314320A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310254665.4A CN116314320A (zh) 2023-03-16 2023-03-16 一种p型氮化镓晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310254665.4A CN116314320A (zh) 2023-03-16 2023-03-16 一种p型氮化镓晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN116314320A true CN116314320A (zh) 2023-06-23

Family

ID=86818214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310254665.4A Pending CN116314320A (zh) 2023-03-16 2023-03-16 一种p型氮化镓晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN116314320A (zh)

Similar Documents

Publication Publication Date Title
JP5190923B2 (ja) ＧａＮをチャネル層とする窒化物半導体トランジスタ及びその作製方法
CN106158948B (zh) Ⅲ族氮化物增强型hemt器件及其制作方法
JP2006339561A (ja) 電界効果トランジスタ及びその製造方法
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
CN114725091B (zh) 一种实现氮化镓cmos逻辑电路的结构
WO2024007443A1 (zh) 具有多阈值电压的GaN基HEMT结构、其制备方法及应用
CN107958939A (zh) 一种氮化鎵基异质结肖特基二极管结构
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN111653617B (zh) 一种增强型氮化物功率器件及制作方法
WO2021072812A1 (zh) 横向GaN基增强型结型场效应管器件及其制备方法
CN117711940A (zh) 一种增强型hemt器件结构及其制作方法
CN210897283U (zh) 一种半导体器件
CN117766561A (zh) 一种p沟道氮化镓异质结晶体管及其制备方法
CN114883406A (zh) 一种增强型GaN功率器件及其制备方法
CN111739800B (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
CN114843337A (zh) 双栅结构氮化镓高电子迁移率晶体管及其制作方法
CN116314320A (zh) 一种p型氮化镓晶体管及其制备方法
CN108346687B (zh) 一种氮化镓基高电子迁移率晶体管
CN107958930A (zh) 一种氮化鎵基异质结场效应晶体管结构
CN107958931A (zh) 一种氮化鎵基异质结耐击穿场效应晶体管结构
CN112993010A (zh) 氮化镓高电子迁移率晶体管及其制造方法
CN112509924B (zh) 一种E/D集成的GaN HEMT器件制备方法
US12100759B2 (en) Semiconductor device, manufacturing method and electronic equipment
CN116613065B (zh) 一种增强型氮化镓hemt器件及制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination