CN116314114B - 一种半导体封装结构 - Google Patents
一种半导体封装结构 Download PDFInfo
- Publication number
- CN116314114B CN116314114B CN202310587166.7A CN202310587166A CN116314114B CN 116314114 B CN116314114 B CN 116314114B CN 202310587166 A CN202310587166 A CN 202310587166A CN 116314114 B CN116314114 B CN 116314114B
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- packaging
- semiconductor die
- area
- filling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 114
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 230000005540 biological transmission Effects 0.000 claims abstract description 40
- 238000007789 sealing Methods 0.000 claims abstract description 11
- 239000003566 sealing material Substances 0.000 claims abstract description 11
- 238000004891 communication Methods 0.000 claims abstract description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 35
- 239000010703 silicon Substances 0.000 claims description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 34
- 238000003466 welding Methods 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 9
- 229920005989 resin Polymers 0.000 claims description 9
- 239000011347 resin Substances 0.000 claims description 9
- 239000000853 adhesive Substances 0.000 claims description 8
- 238000004381 surface treatment Methods 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 239000011265 semifinished product Substances 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 229910010293 ceramic material Inorganic materials 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000007788 roughening Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- 238000007766 curtain coating Methods 0.000 claims description 3
- 238000005202 decontamination Methods 0.000 claims description 3
- 230000003588 decontaminative effect Effects 0.000 claims description 3
- 238000007590 electrostatic spraying Methods 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 238000005286 illumination Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 230000008054 signal transmission Effects 0.000 claims description 3
- 230000009471 action Effects 0.000 claims description 2
- 239000002861 polymer material Substances 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 claims 1
- 239000010949 copper Substances 0.000 description 9
- 238000005538 encapsulation Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 1
- -1 but not limited to Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
Abstract
本发明公开了一种半导体封装结构，包括封装基板，设置于所述封装基板中部的凹槽区域，所述凹槽区域由芯片安装区域和围绕芯片安装区域的填充区域构成，所述填充区域所在的凹槽区域的左右侧壁上交错设置有多个接线焊盘用于实现多芯片的堆叠封装，在封装基板底面通过内嵌的传输线形成连接触点，所述芯片安装区域堆叠安装多个半导体管芯并通过引线键合到所述接线焊盘上，多个所述半导体管芯之间通过同轴传输结构进行信号连通，所述凹槽区域内填充有绝缘密封材料，所述封装基板通过密封盖板进行封装。本发明的半导体封装结构在进行多半导体管芯封装时，实现了半导体管芯之间良好的传输性能，提高整个半导体封装的可靠性。
Description
技术领域
本发明属于半导体技术领域，具体地说，是涉及一种半导体封装结构。
背景技术
在半导体封装技术中，常常将具有不同功能的芯片封装在一个封装结构中，以形成特定作用，以得到多芯片组件multi-chip module(MCM)，多芯片组件具有高性能和多功能化等优势。
现有的多芯片半导体封装中，陶瓷半导体封装通常制造有由陶瓷基板的侧壁限定的空腔。半导体管芯容纳在空腔内并电连接到陶瓷半导体封装的互连结构。现有的封装结构中，随芯片堆叠的高度增加，其倾斜度就越大，芯片底层结构就越不稳定，从而可能导致堆叠芯片结构塌陷/倒塌，造成产品损坏，这使得现有多层芯片堆叠的半导体封装结构并不稳定，封装可靠性低、效率低。
发明内容
本发明的目的在于提供一种半导体封装结构，主要解决现有陶瓷半导体封装可靠性低、封装效率低的问题。
为实现上述目的，本发明采用的技术方案如下：
一种半导体封装结构，包括封装基板，设置于所述封装基板中部的凹槽区域，所述凹槽区域由芯片安装区域和围绕芯片安装区域的填充区域构成，所述填充区域所在的凹槽区域的左右侧壁上交错设置有多个接线焊盘用于实现多芯片的堆叠封装，在封装基板底面通过内嵌在所述封装基板内并延伸出所述封装基板底面的传输线形成连接触点，所述芯片安装区域堆叠安装多个半导体管芯并通过引线键合到所述接线焊盘上，多个所述半导体管芯之间通过同轴传输结构进行信号连通，所述凹槽区域内填充有绝缘密封材料，所述封装基板通过密封盖板进行封装。
进一步地，在本发明中，所述填充区域内设置环绕所述芯片安装区域的填充围挡，所述接线焊盘穿过所述填充围挡延伸至所述芯片安装区域内，所述凹槽区域的侧壁与所述填充围挡之间形成隔热间隙区。
进一步地，在本发明中，所述接线焊盘包括固定在所述凹槽区域的侧壁的固定台阶上的焊盘底座以及设置于所述焊盘底座上的多个点焊引脚；每个所述点焊引脚具有顶面及相对的底面、左侧面及与左侧面相对的右侧面；每个所述点焊引脚的顶面周围具有内凹的弧形槽，所述左侧面、右侧面与所述弧形槽的一侧连接所述顶面与所述底面。
进一步地，在本发明中，所述接线焊盘包括固定在所述凹槽区域的侧壁的固定台阶上的固定底座，与固定底座相连穿过所述填充围挡延伸至所述芯片安装区域内的绝缘连接片，设置于绝缘连接片上的焊脚传输线，连接在绝缘连接片的末端的焊盘底座，以及设置于所述焊盘底座上的多个点焊引脚；每个所述点焊引脚具有顶面及相对的底面、左侧面及与左侧面相对的右侧面；每个所述点焊引脚的顶面周围具有内凹的弧形槽，所述左侧面、右侧面与所述弧形槽的一侧连接所述顶面与所述底面。
进一步地，在本发明中，所述同轴传输结构包括两层硅基板，两层所述硅基板分别括粘接在两个半导体管芯相接的一面上，所述硅基板内嵌合有TSV中心传输轴，两层所述硅基板通过Cu/Sn键合实现硅基板之间的信号传输；所述硅基板与所述半导体管芯相接的一端通过TSV中心传输轴的引出端与半导体管芯上的输入/输出接口连通。
进一步地，在本发明中，所述封装基板与所述填充围挡由材料相同的陶瓷材料制成。
进一步地，在本发明中，所述半导体管芯与封装基板之间，所述硅基板与所述半导体管芯之间，两层所述硅基板之间均通过粘合剂进行粘接。
进一步地，在本发明中，所述粘合剂为聚合物材料，包括但不限于环氧树脂膏、聚酰亚胺胶带。
进一步地，本发明还提供一种半导体封装结构的封装方法，包括以下步骤：
S1，提供封装半成品，包括封装基板、半导体管芯及同轴传输结构；
S2，对半导体管芯的表面进行表面处理，包括去污清洁，化学粗化和氧化；
S3，半导体管芯的表面处理完成后，采用帘式涂敷或静电喷涂的方式在半导体管芯的表面均与涂敷感光绝缘树脂；
S4，将涂敷覆感光绝缘树脂的半导体管芯放进60°的恒温烘干箱进行时长30~50min的预固化；
S5，对预固化在半导体管芯表面上的感光材料进行曝光与显影，使未曝光部分保留在半导体管芯表面；
S6，采用UV光照的方式将未曝光的感光材料固化在半导体管芯表面；
S7，对半导体管芯表面进行打磨平整处理，使其与封装基板、硅基板表面在粘合剂的作用下实现紧密粘接和可靠的电连接；
S8，通过引线键合的方式将半导体管芯的输入/输出接口电连接到所述接线焊盘的点焊引脚上；
S9，完成所有的半导体管芯的点焊后，在封装基板中部的凹槽区域内填充绝缘密封材料，绝缘密封材料的填充高度与凹槽区域的凹陷深度一致；
S10，用密封盖板密封所述封装基板，以形成所述半导体封装结构。
与现有技术相比，本发明具有以下有益效果：
（1）本发明在进行多半导体管芯封装时，在半导体管芯之间设置同轴传输结构，一方面同轴传输结构的硅基板可以给半导体管芯提供一定的支撑，另一方面该同轴传输结构在硅基板上的垂直互连结构采用 TSV 中心传输轴结构。采用两层高阻硅基板，中间通过Cu/Sn 键合的方式将两块硅基板结合成一块整体。由于键合的位置是两层高阻硅基板的TSV中心传输轴的位置，从而可以实现半导体管芯之间良好的传输性能，提高整个半导体封装的可靠性。
（2）本发明在半导体封装的过程中，通过对半导体管芯的表面进行去的污清洁，化学粗化和氧化处理可以提高涂敷的绝缘树脂材料与管芯表面的导体间的粘接强度，使得要保留的涂敷的绝缘介质层与化学镀铜层问有很好的结合力和平整度，提高二者粘结的强度外，还有利于提高半导体管芯之间的电气互联的可靠性。
附图说明
图1为本发明的结构示意图。
图2为本发明-实施例1（图1的A-A方向）的剖面结构示意图。
图3为本发明-实施例2（图1的A-A方向）的剖面结构示意图。
图4为本发明中接线焊盘的剖面结构示意图。
图5为本发明中同轴传输结构示意图。
其中，附图标记对应的名称为：
1-封装基板，2-凹槽区域，201-芯片安装区域，202-填充区域，3-接线焊盘，301-焊盘底座，302-点焊引脚，3021-顶面，3022-底面，3023-左侧面，3024-右侧面，3025-弧形槽，303-固定底座，304-绝缘连接片，4-传输线，5-半导体管芯，6-同轴传输结构，601-硅基板，602-TSV中心传输轴，603-Cu/Sn键合，7-密封盖板，8-填充围挡，9-隔热间隙区，10-粘合剂。
具体实施方式
下面结合附图说明和实施例对本发明作进一步说明，本发明的方式包括但不仅限于以下实施例。
实施例1
如图1所示，本发明公开的一种半导体封装结构，包括陶瓷材料制成的封装基板1，设置于所述封装基板1中部的凹槽区域2，所述凹槽区域2由芯片安装区域201和围绕芯片安装区域201的填充区域202构成，所述填充区域202所在的凹槽区域2的左右侧壁上交错设置有多个接线焊盘3用于实现多芯片的堆叠封装，在封装基板1底面通过内嵌在所述封装基板1内并延伸出所述封装基板1底面的传输线4形成连接触点，所述芯片安装区域201堆叠安装多个半导体管芯5并通过引线键合到所述接线焊盘3上，多个所述半导体管芯5之间通过同轴传输结构6进行信号连通，所述凹槽区域2内填充有绝缘密封材料，所述封装基板1通过密封盖板7进行封装。
在进行多半导体管芯封装时，首先对半导体管芯进行预处理，并将管芯上需要进行输入/输出的管脚飞线引出，再通过环氧树脂膏或聚酰亚胺胶带将半导体管芯和同轴传输结构堆叠安装在凹槽区域2的芯片安装区域内，随后通过引线键合的方式从半导体管芯的周围延伸的将连接半导体管芯的输入/输出的管脚飞线点焊到接线焊盘上，随后在凹槽区域2填充绝缘密封材料，实现半导体管芯的绝缘封装，最后在封装基板上压合封装盖板，实现完全密封。
如图2、图4所示，在本实施例中，所述接线焊盘3包括固定在所述凹槽区域2的侧壁的固定台阶上的焊盘底座301以及设置于所述焊盘底座301上的多个点焊引脚302；每个所述点焊引脚具有顶面3021及相对的底面3022、左侧面3023及与左侧面3023相对的右侧面3024；每个所述点焊引脚302的顶面3021周围具有内凹的弧形槽3025，所述左侧面3023、右侧面3024与所述弧形槽3025的一侧连接所述顶面3021与所述底面3022。由于本实施例的接线焊盘3在点焊引脚302的顶部的周围形成内凹的弧形槽3025，点焊时，在内凹的弧形槽3025内涂敷导电材料层， 使得点焊引脚302的顶面3021以及环绕周围的内凹的弧形槽3025上覆盖有导电材料层，能够有效提高导电材料层的与飞线点焊接触面积，从而提升管芯封装的电性连接可靠性。
如图5所示，在本实施例中，所述同轴传输结构6包括两层硅基板601，两层所述硅基板601分别括粘接在两个半导体管芯5相接的一面上，所述硅基板601内嵌合有TSV中心传输轴602，两层所述硅基板601通过Cu/Sn键合603实现硅基板601之间的信号传输；所述硅基板601与所述半导体管芯5相接的一端通过TSV中心传输轴602的引出端与半导体管芯5上的输入/输出接口连通。一方面同轴传输结构的硅基板可以给半导体管芯提供一定的支撑，另一方面该同轴传输结构在硅基板上的垂直互连结构采用 TSV 中心传输轴结构。采用两层高阻硅基板，中间通过 Cu/Sn 键合的方式将两块硅基板结合成一块整体。由于键合的位置是两层高阻硅基板的 TSV中心传输轴的位置，从而可以实现半导体管芯之间良好的传输性能，提高整个半导体封装的可靠性。
实施例2
如图3所示，实施例1的基础上，在本实施例中，所述填充区域202内设置环绕所述芯片安装区域201的同样为陶瓷材料的填充围挡8，所述接线焊盘3穿过所述填充围挡8延伸至所述芯片安装区域201内，所述凹槽区域2的侧壁与所述填充围挡8之间形成隔热间隙区9。这样使的采用该封装结构的半导体在电子产品中集成时，可以有效降低从其他器件传递给半导体管芯的热量，使半导体可以工作在高温的环境中。
对应地，在本实施例中，所述接线焊盘3包括固定在所述凹槽区域2的侧壁的固定台阶上的固定底座303，与固定底座303相连穿过所述填充围挡8延伸至所述芯片安装区域201内的绝缘连接片304，设置于绝缘连接片304上的焊脚传输线，连接在绝缘连接片304的末端的焊盘底座301，以及设置于所述焊盘底座301上的多个点焊引脚302；每个所述点焊引脚具有顶面3021及相对的底面3022、左侧面3023及与左侧面3023相对的右侧面3024；每个所述点焊引脚302的顶面3021周围具有内凹的弧形槽3025，所述左侧面3023、右侧面3024与所述弧形槽3025的一侧连接所述顶面3021与所述底面3022。
对于上述封装结构，在本实施例中，具体的封装方法如下：
S1，提供封装半成品，包括封装基板1、半导体管芯5及同轴传输结构6；
S2，对半导体管芯5的表面进行表面处理，包括去污清洁，化学粗化和氧化；管芯表面处理的目的是为了提高涂敷的绝缘树脂材料与管芯表面的导体层间的粘结强度。
S3，半导体管芯5的表面处理完成后，采用帘式涂敷或静电喷涂的方式在半导体管芯5的表面均与涂敷感光绝缘树脂；这种涂敷方式使得感光绝缘树脂的涂敷更加均匀，涂敷效果更好。
S4，将涂敷覆感光绝缘树脂的半导体管芯5放进60°的恒温烘干箱进行时长30~50min的预固化；烘干均匀率是预固化过程中的一项中重要指标。
S5，对预固化在半导体管芯5表面上的感光材料进行曝光与显影，使未曝光部分保留在半导体管芯5表面；该过程中，对显影液体的稳定性也不一样，曝光过的部分最终将会跟显影液反应掉，而未曝光的部分将保留在板上。
S6，采用UV光照的方式将未曝光的感光材料固化在半导体管芯5表面。该方式是通过UV光照射产生的热量来加固的。
S7，对半导体管芯5表面进行打磨平整处理，打磨平整处理使得要保留的涂敷的绝缘介质层与化学镀铜层问有很好的结合力和平整度，提高二者粘结的强度外，还有利于提高导通孔电气互联的可靠性。
S8，通过引线键合的方式将半导体管芯5的输入/输出接口电连接到所述接线焊盘3的点焊引脚302上。
S9，完成所有的半导体管芯5的点焊后，在封装基板1中部的凹槽区域2内填充绝缘密封材料，绝缘密封材料的填充高度与凹槽区域2的凹陷深度一致。
S10，用密封盖板7密封所述封装基板1，以形成所述半导体封装结构。
通过上述设计，本发明的半导体封装结构在进行多半导体管芯封装时，实现了半导体管芯之间良好的传输性能，提高整个半导体封装的可靠性。因此，与现有技术相比，本发明具有突出的实质性特点和显著的进步。
上述实施例仅为本发明的优选实施方式之一，不应当用于限制本发明的保护范围，但凡在本发明的主体设计思想和精神上作出的毫无实质意义的改动或润色，其所解决的技术问题仍然与本发明一致的，均应当包含在本发明的保护范围之内。
Claims (8)
1.一种半导体封装结构，其特征在于，包括封装基板（1），设置于所述封装基板（1）中部的凹槽区域（2），所述凹槽区域（2）由芯片安装区域（201）和围绕芯片安装区域（201）的填充区域（202）构成，所述填充区域（202）所在的凹槽区域（2）的左右侧壁上交错设置有多个接线焊盘（3）用于实现多芯片的堆叠封装，在封装基板（1）底面通过内嵌在所述封装基板（1）内并延伸出所述封装基板（1）底面的传输线（4）形成连接触点，所述芯片安装区域（201）堆叠安装多个半导体管芯（5）并通过引线键合到所述接线焊盘（3）上，多个所述半导体管芯（5）之间通过同轴传输结构（6）进行信号连通，所述凹槽区域（2）内填充有绝缘密封材料，所述封装基板（1）通过密封盖板（7）进行封装；
所述同轴传输结构（6）包括两层硅基板（601），两层所述硅基板（601）分别括粘接在两个半导体管芯（5）相接的一面上，所述硅基板（601）内嵌合有TSV中心传输轴（602），两层所述硅基板（601）通过Cu/Sn键合（603）实现硅基板（601）之间的信号传输；所述硅基板（601）与所述半导体管芯（5）相接的一端通过TSV中心传输轴（602）的引出端与半导体管芯（5）上的输入/输出接口连通。
2.根据权利要求1所述的一种半导体封装结构，其特征在于，所述填充区域（202）内设置环绕所述芯片安装区域（201）的填充围挡（8），所述接线焊盘（3）穿过所述填充围挡（8）延伸至所述芯片安装区域（201）内，所述凹槽区域（2）的侧壁与所述填充围挡（8）之间形成隔热间隙区（9）。
3.根据权利要求1所述的一种半导体封装结构，其特征在于，所述接线焊盘（3）包括固定在所述凹槽区域（2）的侧壁的固定台阶上的焊盘底座（301）以及设置于所述焊盘底座（301）上的多个点焊引脚（302）；每个所述点焊引脚具有顶面（3021）及相对的底面（3022）、左侧面（3023）及与左侧面（3023）相对的右侧面（3024）；每个所述点焊引脚（302）的顶面（3021）周围具有内凹的弧形槽（3025），所述左侧面（3023）、右侧面（3024）与所述弧形槽（3025）的一侧连接所述顶面（3021）与所述底面（3022）。
4.根据权利要求2所述的一种半导体封装结构，其特征在于，所述接线焊盘（3）包括固定在所述凹槽区域（2）的侧壁的固定台阶上的固定底座（303），与固定底座（303）相连穿过所述填充围挡（8）延伸至所述芯片安装区域（201）内的绝缘连接片（304），设置于绝缘连接片（304）上的焊脚传输线，连接在绝缘连接片（304）的末端的焊盘底座（301），以及设置于所述焊盘底座（301）上的多个点焊引脚（302）；每个所述点焊引脚具有顶面（3021）及相对的底面（3022）、左侧面（3023）及与左侧面（3023）相对的右侧面（3024）；每个所述点焊引脚（302）的顶面（3021）周围具有内凹的弧形槽（3025），所述左侧面（3023）、右侧面（3024）与所述弧形槽（3025）的一侧连接所述顶面（3021）与所述底面（3022）。
5.根据权利要求4所述的一种半导体封装结构，其特征在于，所述封装基板（1）与所述填充围挡（8）由材料相同的陶瓷材料制成。
6.根据权利要求3或5所述的一种半导体封装结构，其特征在于，所述半导体管芯（5）与封装基板（1）之间，所述硅基板（601）与所述半导体管芯（5）之间，两层所述硅基板（601）之间均通过粘合剂（10）进行粘接。
7.根据权利要求6所述的一种半导体封装结构，其特征在于，所述粘合剂（10）为聚合物材料，采用环氧树脂膏或聚酰亚胺胶带。
8.根据权利要求7所述的一种半导体封装结构，其特征在于，所述半导体封装结构的封装方法包括以下步骤：
S1，提供封装半成品，包括封装基板（1）、半导体管芯（5）及同轴传输结构（6）；
S2，对半导体管芯（5）的表面进行表面处理，包括去污清洁，化学粗化和氧化；
S3，半导体管芯（5）的表面处理完成后，采用帘式涂敷或静电喷涂的方式在半导体管芯（5）的表面均与涂敷感光绝缘树脂；
S4，将涂敷覆感光绝缘树脂的半导体管芯（5）放进60°的恒温烘干箱进行时长30~50min的预固化；
S5，对预固化在半导体管芯（5）表面上的感光材料进行曝光与显影，使未曝光部分保留在半导体管芯（5）表面；
S6，采用UV光照的方式将未曝光的感光材料固化在半导体管芯（5）表面；
S7，对半导体管芯（5）表面进行打磨平整处理，使其与封装基板（1）、硅基板（601）表面在粘合剂的作用下实现紧密粘接和可靠的电连接；
S8，通过引线键合的方式将半导体管芯（5）的输入/输出接口电连接到所述接线焊盘（3）的点焊引脚（302）上；
S9，完成所有的半导体管芯（5）的点焊后，在封装基板（1）中部的凹槽区域（2）内填充绝缘密封材料，绝缘密封材料的填充高度与凹槽区域（2）的凹陷深度一致；
S10，用密封盖板（7）密封所述封装基板（1），以形成所述半导体封装结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310587166.7A CN116314114B (zh) | 2023-05-24 | 2023-05-24 | 一种半导体封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310587166.7A CN116314114B (zh) | 2023-05-24 | 2023-05-24 | 一种半导体封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116314114A CN116314114A (zh) | 2023-06-23 |
| CN116314114B true CN116314114B (zh) | 2023-08-04 |
Family
ID=86826203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310587166.7A Active CN116314114B (zh) | 2023-05-24 | 2023-05-24 | 一种半导体封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116314114B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009194189A (ja) * | 2008-02-15 | 2009-08-27 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| CN112435995A (zh) * | 2020-09-30 | 2021-03-02 | 日月光半导体制造股份有限公司 | 半导体封装结构及其制造方法 |
| CN112885807A (zh) * | 2019-11-29 | 2021-06-01 | 爱思开海力士有限公司 | 包括中介层的半导体封装 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7166495B2 (en) * | 1996-02-20 | 2007-01-23 | Micron Technology, Inc. | Method of fabricating a multi-die semiconductor package assembly |
| JP4145301B2 (ja) * | 2003-01-15 | 2008-09-03 | 富士通株式会社 | 半導体装置及び三次元実装半導体装置 |
| US11764161B2 (en) * | 2019-12-06 | 2023-09-19 | Micron Technology, Inc. | Ground connection for semiconductor device assembly |
-
2023
- 2023-05-24 CN CN202310587166.7A patent/CN116314114B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009194189A (ja) * | 2008-02-15 | 2009-08-27 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| CN112885807A (zh) * | 2019-11-29 | 2021-06-01 | 爱思开海力士有限公司 | 包括中介层的半导体封装 |
| CN112435995A (zh) * | 2020-09-30 | 2021-03-02 | 日月光半导体制造股份有限公司 | 半导体封装结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116314114A (zh) | 2023-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW567601B (en) | Module device of stacked semiconductor package and method for fabricating the same | |
| US6744126B1 (en) | Multichip semiconductor package device | |
| TWI469309B (zh) | 積體電路封裝系統 | |
| US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
| JP4380130B2 (ja) | 半導体装置 | |
| KR20030018642A (ko) | 스택 칩 모듈 | |
| CN112736031A (zh) | 转接板及其制作方法，半导体器件及其制作方法 | |
| KR20050037430A (ko) | 반도체 패키지 디바이스와 그의 형성 및 테스트 방법 | |
| TW548810B (en) | Multi-chip package | |
| JP2000294723A (ja) | 積層型半導体装置およびその製造方法 | |
| TWI227051B (en) | Exposed pad module integrated a passive device therein | |
| US11469156B2 (en) | Semiconductor package for discharging heat generated by semiconductor chip | |
| CN116314114B (zh) | 一种半导体封装结构 | |
| CN217387150U (zh) | 半导体封装结构 | |
| CN115527975A (zh) | 一种芯片封装结构及芯片封装方法 | |
| CN116741713A (zh) | 芯片封装结构和封装方法 | |
| CN115513168A (zh) | 封装结构、封装结构的制备方法和电子设备 | |
| TWI766192B (zh) | 電子封裝件及其製法 | |
| RU190135U1 (ru) | Многокристальный модуль памяти | |
| JP3599031B2 (ja) | 半導体装置 | |
| KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| CN112234052B (zh) | 电子构装结构及其制法 | |
| JPH08264596A (ja) | 半導体装置 | |
| CN220106511U (zh) | 接合结构 | |
| CN213635974U (zh) | 一种芯片封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 629000 No. 2 Suharitao Science and Technology Park, 73 Chunxiao Road, East of Rose Avenue, Chuanshan Logistics Port, Suining City, Sichuan Province Patentee after: Sichuan Xinhe Microelectronics Co.,Ltd. Address before: 629000 No. 2 Suharitao Science and Technology Park, 73 Chunxiao Road, East of Rose Avenue, Chuanshan Logistics Port, Suining City, Sichuan Province Patentee before: Suining Hexin Semiconductor Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |