CN116314110A - 一种复合基板及其制造方法与用途 - Google Patents
一种复合基板及其制造方法与用途 Download PDFInfo
- Publication number
- CN116314110A CN116314110A CN202310602779.3A CN202310602779A CN116314110A CN 116314110 A CN116314110 A CN 116314110A CN 202310602779 A CN202310602779 A CN 202310602779A CN 116314110 A CN116314110 A CN 116314110A
- Authority
- CN
- China
- Prior art keywords
- layer
- circuit structure
- substrate
- polymer resin
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 315
- 239000002131 composite material Substances 0.000 title claims abstract description 83
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 57
- 239000000919 ceramic Substances 0.000 claims abstract description 162
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 128
- 239000002952 polymeric resin Substances 0.000 claims abstract description 115
- 229920003002 synthetic resin Polymers 0.000 claims abstract description 115
- 239000010410 layer Substances 0.000 claims description 210
- 238000000034 method Methods 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 16
- 238000010030 laminating Methods 0.000 claims description 13
- 238000007747 plating Methods 0.000 claims description 9
- 239000002356 single layer Substances 0.000 claims description 9
- 238000003475 lamination Methods 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000000523 sample Substances 0.000 claims description 8
- 238000009713 electroplating Methods 0.000 claims description 7
- 238000003825 pressing Methods 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 238000000462 isostatic pressing Methods 0.000 claims description 6
- 238000005245 sintering Methods 0.000 claims description 6
- 239000002002 slurry Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 238000007639 printing Methods 0.000 claims description 5
- 238000004080 punching Methods 0.000 claims description 5
- 238000010345 tape casting Methods 0.000 claims description 5
- 238000004381 surface treatment Methods 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 230000008719 thickening Effects 0.000 claims description 3
- 238000000465 moulding Methods 0.000 claims description 2
- 238000012360 testing method Methods 0.000 abstract description 6
- 239000011295 pitch Substances 0.000 description 56
- 239000010408 film Substances 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 238000005266 casting Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229920002521 macromolecule Polymers 0.000 description 1
- CMIAIUZBKPLIOP-YZLZLFLDSA-N methyl (1r,4ar,4br,10ar)-7-(2-hydroperoxypropan-2-yl)-4a-methyl-2,3,4,4b,5,6,10,10a-octahydro-1h-phenanthrene-1-carboxylate Chemical compound C1=C(C(C)(C)OO)CC[C@@H]2[C@]3(C)CCC[C@@H](C(=O)OC)[C@H]3CC=C21 CMIAIUZBKPLIOP-YZLZLFLDSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明属于芯片测试领域。本发明提供了一种复合基板及其制造方法与用途，所述复合基板的底部端面设置有以最大间距排布的底部电子连接，其顶部端面设置有以最小间距排布的顶部电子连接，其中，底部端面属于陶瓷基板线路结构，顶部端面属于高分子树脂基板线路结构或光刻胶基底线路结构，且所述高分子树脂基板线路结构和/或光刻胶基底线路结构层叠设置于陶瓷基板线路结构上以形成复合基板；本发明通过在具有大间距电子连接的陶瓷基板线路结构上，层叠设置具有小间距电子连接的高分子树脂基板线路结构和/或光刻胶基底线路结构，以使所得复合基板拥有优异的精细线路及精度的同时，满足小孔间距（＜200μm，优选＜100μm）的应用。
Description
技术领域
本发明属于芯片领域，涉及一种芯片测试用的基板，尤其涉及一种复合基板及其制造方法与用途。
背景技术
随着芯片制造技术的不断发展，作为芯片制造中至关重要的测试过程也面临着越来越多的高要求。现在一般采用探针卡对芯片进行测试，确保芯片的各项功能符合设计要求，是处于测试机与芯片之间信号传递的接口。
具体地说，探针卡一般包括印刷电路板、空间转换器、电性连接印刷电路板和空间转换器的接口装置，以及安装在空间转换器上的探针。印刷电路板接收来自半导体测试设备的电信号，通过接口装置将其信号传输到安装在空间转换器上的探针；反之，来自探针的信号传输到半导体测试设备。
空间转换器通常为由多层陶瓷基板（MLC）组成的形式，且空间转换器的上下表面带有焊盘（PAD），通常，上表面的焊盘间距与下表面上的焊盘间距不等，因此空间转换器要起到变换间距的作用，以使得上表面的焊盘与下表面的焊盘通过空间转换器内部电路实现电性连接。
如CN101683003A公开了一种薄膜陶瓷多层衬底的制造方法，该薄膜陶瓷多层衬底包括第一导电结构及围绕其的第一绝缘结构，构成多层布线板主体，还包括围绕第一绝缘结构的第二绝缘结构，以及形成在第一导电结构的焊盘上的第二导电结构；该发明利用光刻法有选择地将第二绝缘层沉积为0.3至3微米的厚度，从而去除额外的研磨工艺；且使第二导电结构通过薄膜焊盘工艺形成，而不是丝网印刷法，因此在简化整体工艺的同时，有利于提高设计集成度。
CN114501857A公开了一种多层陶瓷电路板及其制造方法，所述多层陶瓷电路板由多块电镀陶瓷基板（DPC）堆叠键合而成。首先通过图形电镀工艺制造含表面电路层和垂直互连金属柱的DPC陶瓷基板；然后在DPC陶瓷基板电路层上制造金属焊料，将多块DPC陶瓷基板堆叠对准后键合，实现DPC基板间机械稳固连接与电互连；最后在DPC基板间填充耐高温绝缘胶，固化后得到多层陶瓷电路板。该发明利用DPC陶瓷基板导热/耐热性好、图形精度高以及垂直互连等特性，通过金属键合实现DPC基板间机械连接与电互连，制造出高可靠、高精度的多层陶瓷电路板，满足功率器件小型化和集成化封装要求。
可以看出，空间转换器是探针卡中的关键信号传递部件，虽然多层陶瓷基板拥有优异的热膨胀系数和高频特性，但是多层陶瓷基板在层压过程中存在对位偏差，以及在烧结过程中收缩等问题，不仅容易导致多层陶瓷基板的线路精度偏差，还会引起孔间距（PITCH）存在一定程度的受限，无法达到更小孔间距的制造需求。
随着电子设备技术的发展对芯片及其测试要求越来越严苛，单纯的多层陶瓷基板结构已无法满足精度及孔间距的需要，导致其应用受限，因此尚需要开发一种新的基板，以提高精度并能实现小孔间距的应用。
发明内容
鉴于现有技术中存在的问题，本发明的目的在于提供一种复合基板及其制造方法与用途，所述复合基板的底部端面设置有以最大间距排布的底部电子连接，其顶部端面设置有以最小间距排布的顶部电子连接，其中，底部端面属于陶瓷基板线路结构，顶部端面属于高分子树脂基板线路结构或光刻胶基底线路结构，且所述高分子树脂基板线路结构和/或光刻胶基底线路结构层叠设置于陶瓷基板线路结构上以形成复合基板；本发明通过在具有大间距电子连接的陶瓷基板线路结构上，层叠设置具有小间距电子连接的高分子树脂基板线路结构和/或光刻胶基底线路结构，以使所得复合基板拥有优异的精细线路及精度的同时，满足小孔间距（＜200μm，优选＜100μm）的应用。
为达此目的，本发明采用以下技术方案：
第一方面，本发明提供了一种复合基板，所述复合基板具有相对的底部端面和顶部端面，以及两者之间的复合布线层结构；所述底部端面设置有以最大间距排布的底部电子连接，所述顶部端面设置有以最小间距排布的顶部电子连接；所述底部电子连接通过所述复合布线层结构与所述顶部电子连接保持电性相连；
所述复合布线层结构包括陶瓷基板线路结构，以及层叠设置于所述陶瓷基板线路结构上的高分子树脂基板线路结构和/或光刻胶基底线路结构；
所述底部端面属于所述陶瓷基板线路结构；所述顶部端面属于所述高分子树脂基板线路结构或光刻胶基底线路结构；
所述最小间距＜200μm，例如1μm、5μm、10μm、20μm、30μm、40μm、50μm、60μm、70μm、80μm、90μm、100μm、110μm、120μm、130μm、140μm、150μm、160μm、170μm、180μm、190μm或199μm等，但并不仅限于所列举的数值，上述数值范围内其他未列举的数值同样适用。
本发明的目的在于通过复合基板来解决多层陶瓷基板的线路精度和孔间距（即，电子连接的间距）问题，最终实现小孔间距的应用。因此，可以将高分子树脂基板线路结构设置于陶瓷基板线路结构上组成复合基板，也可以将光刻胶基底线路结构设置于瓷基板线路结构上组成复合基板，还可以先在陶瓷基板线路结构上设置高分子树脂基板线路结构，再于高分子树脂基板线路结构上设置光刻胶基底线路结构组成复合基板。一般情况下，陶瓷基板中的最小的孔间距≥200μm，而高分子树脂基板中的最小的孔间距可在100~200μm范围内，使用光刻法制造的线路层的最小的孔间距往往小于等于100μm，因此构建本发明所述的复合基板可以实现由大孔间距到小孔间距的过渡，使多层陶瓷基板也能实现小孔间距的应用。本发明利用所述复合基板已实现60μm小孔间距的实际应用。
以下作为本发明优选的技术方案，但不作为本发明提供的技术方案的限制，通过以下技术方案，可以更好地达到和实现本发明的技术目的和有益效果。
作为本发明优选的技术方案，所述陶瓷基板线路结构具有相对的所述底部端面和第一中介面，以及两者之间的陶瓷布线层结构；所述第一中介面设置有以第一间距排布的第一电子连接，所述第一电子连接通过所述陶瓷布线层结构与所述底部电子连接保持电性相连。
优选地，所述高分子树脂基板线路结构或所述光刻胶基底线路结构设置于所述第一中介面上，并与所述第一电子连接保持电性相连。
优选地，所述最小间距＜所述第一间距＜所述最大间距。
优选地，所述第一间距≥200μm，例如200μm、220μm、240μm、260μm、280μm、300μm、320μm、340μm、360μm、380μm、400μm、420μm、440μm、460μm、480μm、500μm、520μm、540μm、560μm、580μm或600μm等，但并不仅限于所列举的数值，上述数值范围内其他未列举的数值同样适用。
作为本发明优选的技术方案，当所述复合布线层结构由所述陶瓷基板线路结构及所述高分子树脂基板线路结构构成时：
所述高分子树脂基板线路结构具有相对的第二中介面和所述顶部端面，以及两者之间的高分子树脂布线层结构；所述第二中介面设置有以第二间距排布的第二电子连接；所述第二电子连接通过所述高分子树脂布线层结构与所述顶部电子连接保持电性相连。
优选地，所述高分子树脂基板线路结构的第二中介面设置于所述陶瓷基板线路结构的第一中介面之上，且所述第二间距等于所述第一间距，使所述第二电子连接与所述第一电子连接保持电性相连。
作为本发明优选的技术方案，当所述复合布线层结构由所述陶瓷基板线路结构及所述光刻胶基底线路结构构成时：
所述光刻胶基底线路结构具有相对的第四中介面和所述顶部端面，以及两者之间的光刻胶布线层结构；所述第四中介面设置有以第四间距排布的第四电子连接；所述第四电子连接通过所述光刻胶布线层结构与所述顶部电子连接保持电性相连。
优选地，所述光刻胶基底线路结构的第四中介面设置于所述陶瓷基板线路结构的第一中介面之上，且所述第四间距等于所述第一间距，使所述第四电子连接与所述第一电子连接保持电性相连。
作为本发明优选的技术方案，当所述复合布线层结构由所述陶瓷基板线路结构、所述高分子树脂基板线路结构及所述光刻胶基底线路结构共同构成时：
所述高分子树脂基板线路结构具有相对的第二中介面和第三中介面，以及两者之间的高分子树脂布线层结构；所述第二中介面设置有以第二间距排布的第二电子连接；所述第三中介面设置有以第三间距排布的第三电子连接；所述第二电子连接通过所述高分子树脂布线层结构与所述第三电子连接保持电性相连；
所述光刻胶基底线路结构具有相对的第四中介面和所述顶部端面，以及两者之间的光刻胶布线层结构；所述第四中介面设置有以第四间距排布的第四电子连接；所述第四电子连接通过所述光刻胶布线层结构与所述顶部电子连接保持电性相连。
优选地，所述高分子树脂基板线路结构的第二中介面设置于所述陶瓷基板线路结构的第一中介面之上，且所述第二间距等于所述第一间距，使所述第二电子连接与所述第一电子连接保持电性相连；同时，所述光刻胶基底线路结构的第四中介面设置于所述高分子树脂基板线路结构的第三中介面之上，且所述第四间距等于所述第三间距，使所述第四电子连接与所述第三电子连接保持电性相连。
优选地，所述最小间距＜所述第三间距＜所述第一间距＜所述最大间距。
优选地，100μm＜所述第三间距＜200μm，例如105μm、110μm、120μm、125μm、130μm、135μm、140μm、145μm、150μm、155μm、160μm、165μm、170μm、175μm、180μm、185μm、190μm或195μm等，但并不仅限于所列举的数值，上述数值范围内其他未列举的数值同样适用。
作为本发明优选的技术方案，所述陶瓷基板线路结构包括至少两层层叠设置的陶瓷基板线路层。
优选地，每层所述陶瓷基板线路层包括陶瓷基板，还包括分别位于所述陶瓷基板两侧的电子连接及两者之间的导电通孔，所述导电通孔使所述陶瓷基板两侧的电子连接保持电性相连。
优选地，沿所述底部端面至所述顶部端面的方向，每层所述陶瓷基板线路层的电子连接的间距逐层减小。
优选地，所述高分子树脂基板线路结构包括至少两层层叠设置的高分子树脂基板线路层。
优选地，每层所述高分子树脂基板线路层包括高分子树脂基板，还包括分别位于所述高分子树脂基板两侧的电子连接及两者之间的导电通孔，所述导电通孔使所述高分子树脂基板两侧的电子连接保持电性相连。
优选地，沿所述底部端面至所述顶部端面的方向，每层所述高分子树脂基板线路层的电子连接的间距逐层减小。
优选地，所述高分子树脂基板包括ABF（Ajinomoto Build-up Film）基板，由高分子树脂上镀铜并制作电路而成。
优选地，所述光刻胶基底线路结构包括至少两层层叠设置的光刻胶基底线路层。
优选地，每层所述光刻胶基底线路层包括光刻胶基底，还包括分别位于所述光刻胶基底两侧的电子连接及两者之间的导电通孔，所述导电通孔使所述光刻胶基底两侧的电子连接保持电性相连。
优选地，沿所述底部端面至所述顶部端面的方向，每层所述光刻胶基底线路层的电子连接的间距逐层减小。
第二方面，本发明提供了一种第一方面所述的复合基板的制造方法，所述制造方法包括如下步骤：
（1）分别制造陶瓷基板线路结构及高分子树脂基板线路结构；
（2）将所述高分子树脂基板线路结构压合到所述陶瓷基板线路结构上，得到复合基板A；
或在所述陶瓷基板线路结构上制造光刻胶基底线路结构，得到复合基板B；
或在所得复合基板A中的所述高分子树脂基板线路结构上制造光刻胶基底线路结构，得到复合基板C。
作为本发明优选的技术方案，所述压合包括真空压合。
优选地，所述真空压合的压力为1.3~1.7MPa，例如1.3MPa、1.35MPa、1.4MPa、1.45MPa、1.5MPa、1.55MPa、1.6MPa、1.65MPa或1.7MPa等；温度为130~170℃，例如130℃、135℃、140℃、145℃、150℃、155℃、160℃、165℃或170℃等；真空度为0.8~1.2hPa，例如0.8hPa、0.85hPa、0.9hPa、0.95hPa、1hPa、1.05hPa、1.1hPa、1.15hPa或1.2hPa等，但并不仅限于所列举的数值，上述数值范围内其他未列举的数值同样适用。
本发发明采用真空压合方式是将不同线路结构之间的空气减压，做到无气泡贴合设置。
优选地，制造所述陶瓷基板线路结构的方法包括如下步骤：
制造陶瓷生瓷片，在陶瓷生瓷片上打孔，印刷金属浆料填孔并形成电子连接线路，将印刷后的陶瓷生瓷片叠层后压合使各层紧密粘接并形成电性连接，再经过烧结，得到陶瓷基板线路结构。
优选地，制造所述陶瓷生瓷片的方法包括流延成型法。
优选地，将印刷后的陶瓷生瓷片叠层后压合的方法包括等静压压合。
优选地，所述陶瓷基板线路结构中的每层陶瓷生瓷片的孔间距逐层减小。
优选地，制造所述高分子树脂基板线路结构的方法包括如下步骤：
制造单层的薄膜材料，对所得薄膜材料的表面处理后进行电镀并制作电路，将多个单层的薄膜材料压合，得到高分子树脂基板线路结构。
优选地，所述薄膜材料通过对高分子树脂浆料进行流延成型制得。
优选地，所述电镀包括镀铜。
优选地，将多个单层的薄膜材料压合的方法包括等静压压合。
优选地，所述高分子树脂基板线路中的每层高分子树脂基板的孔间距逐层减小。
作为本发明优选的技术方案，制造光刻胶基底线路结构的方法包括如下步骤：
S1 在衬底上形成光刻胶层；
S2 对所述光刻胶层曝光显影，去除部分所述光刻胶以得到通孔区域，所述通孔区域与衬底上相应的电子连接相对应；
S3 在所述通孔区域中进行填孔并在所述光刻胶层的表面制造电子连接线路；
S4 重复步骤S1-S3，得到光刻胶基底线路结构；
所述衬底包括陶瓷基板线路结构或高分子树脂基板线路结构或已经制造好电子连接线路的光刻胶层；
优选地，所述光刻胶基底线路中的每层光刻胶层的孔间距逐层减小。
第三方面，本发明提供了一种探针卡，所述探针卡含有第一方面所述的复合基板或第二方面所述的制造方法得到的复合基板。
与现有技术方案相比，本发明至少具有以下有益效果：
本发明通过在具有大间距电子连接的陶瓷基板线路结构上，层叠设置具有小间距电子连接的高分子树脂基板线路结构和/或光刻胶基底线路结构，以使所得复合基板拥有优异的精细线路及精度的同时，满足小孔间距（＜200μm，优选＜100μm）的应用。
附图说明
图1是实施例1所得复合基板的结构示意图；
图2是实施例2所得复合基板的结构示意图；
图3是实施例3所得复合基板的结构示意图；
图中：1-陶瓷基板线路结构、2-高分子树脂基板线路结构、3-光刻胶基底线路结构。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。本领域技术人员应该明了，所述实施例仅仅是帮助理解本发明，不应视为对本发明的具体限制。
实施例1
本实施例提供了一种复合基板及其制造方法，所述复合基板的示意图如图1所示，所述复合基板具有相对的底部端面和顶部端面，以及两者之间的复合布线层结构；所述底部端面设置有以最大间距（记为LB）排布的底部电子连接，所述顶部端面设置有以最小间距（记为LT）排布的顶部电子连接；所述底部电子连接通过所述复合布线层结构与所述顶部电子连接保持电性相连；
所述复合布线层结构包括陶瓷基板线路结构1，以及层叠设置于所述陶瓷基板线路结构上的高分子树脂基板线路结构2；
所述陶瓷基板线路结构1具有相对的所述底部端面和第一中介面，以及两者之间的陶瓷布线层结构；所述第一中介面设置有以第一间距（记为L1）排布的第一电子连接，所述第一电子连接通过所述陶瓷布线层结构与所述底部电子连接保持电性相连；
所述陶瓷基板线路结构1包括四层层叠设置的陶瓷基板线路层；每层所述陶瓷基板线路层包括陶瓷基板，还包括分别位于所述陶瓷基板两侧的电子连接及两者之间的导电通孔，所述导电通孔使所述陶瓷基板两侧的电子连接保持电性相连；沿所述底部端面至所述顶部端面的方向，每层所述陶瓷基板线路层的电子连接的间距逐层减小；
所述高分子树脂基板线路结构2具有相对的第二中介面和所述顶部端面，以及两者之间的高分子树脂布线层结构；所述第二中介面设置有以第二间距（记为L2）排布的第二电子连接；所述第二电子连接通过所述高分子树脂布线层结构与所述顶部电子连接保持电性相连；
所述高分子树脂基板线路结构2包括三层层叠设置的高分子树脂基板线路层；每层所述高分子树脂基板线路层包括高分子树脂基板，所述高分子树脂基板为ABF基板，还包括分别位于所述高分子树脂基板两侧的电子连接及两者之间的导电通孔，所述导电通孔使所述高分子树脂基板两侧的电子连接保持电性相连；沿所述底部端面至所述顶部端面的方向，每层所述高分子树脂基板线路层的电子连接的间距逐层减小；
所述高分子树脂基板线路结构2的第二中介面设置于所述陶瓷基板线路结构1的第一中介面之上，使所述第二电子连接与所述第一电子连接保持电性相连；
在本实施例中，LT＜L2=L1＜LB，具体地，LT=120μm，L2=L1=260μm，LB=560μm。
所述复合基板的制造方法包括如下步骤：
（1）制造陶瓷基板线路结构1：
采用流延成型法制造陶瓷生瓷片，在陶瓷生瓷片上打孔，得到四片孔间距依次减小的陶瓷生瓷片，对每一片均印刷金属浆料填孔并形成相应的电子连接线路，将印刷后的陶瓷生瓷片叠层后，经过等静压压合使各层紧密粘接并形成电性连接，再经过烧结，得到陶瓷基板线路结构1；
同时，制造高分子树脂基板线路结构2：
通过对高分子树脂浆料进行流延成型制造单层的薄膜材料，对所得薄膜材料的表面处理后进行电镀铜并制作电路，将多个单层的薄膜材料压合，得到高分子树脂基板线路结构2；
（2）将所述高分子树脂基板线路结构2的第二中介面置于所述陶瓷基板线路结构1的第一中介面上，在压力1.5MPa、温度150℃、真空度1hPa下经过真空压合，得到复合基板。
实施例2
本实施例提供了一种复合基板及其制造方法，所述复合基板的示意图如图2所示，所述复合具有相对的底部端面和顶部端面，以及两者之间的复合布线层结构；所述底部端面设置有以最大间距（记为LB）排布的底部电子连接，所述顶部端面设置有以最小间距（记为LT）排布的顶部电子连接；所述底部电子连接通过所述复合布线层结构与所述顶部电子连接保持电性相连；
所述复合布线层结构包括陶瓷基板线路结构1，以及层叠设置于所述陶瓷基板线路结构1上的光刻胶基底线路结构3；
所述陶瓷基板线路结构1具有相对的所述底部端面和第一中介面，以及两者之间的陶瓷布线层结构；所述第一中介面设置有以第一间距（记为L1）排布的第一电子连接，所述第一电子连接通过所述陶瓷布线层结构与所述底部电子连接保持电性相连；
所述陶瓷基板线路结构1包括四层层叠设置的陶瓷基板线路层；每层所述陶瓷基板线路层包括陶瓷基板，还包括分别位于所述陶瓷基板两侧的电子连接及两者之间的导电通孔，所述导电通孔使所述陶瓷基板两侧的电子连接保持电性相连；沿所述底部端面至所述顶部端面的方向，每层所述陶瓷基板线路层的电子连接的间距逐层减小；
所述光刻胶基底线路结构3具有相对的第四中介面和所述顶部端面，以及两者之间的光刻胶布线层结构；所述第四中介面设置有以第四间距（记为L4）排布的第四电子连接；所述第四电子连接通过所述光刻胶布线层结构与所述顶部电子连接保持电性相连；
所述光刻胶基底线路结构3包括两层层叠设置的光刻胶基底线路层；每层所述光刻胶基底线路层包括光刻胶基底，还包括分别位于所述光刻胶基底两侧的电子连接及两者之间的导电通孔，所述导电通孔使所述光刻胶基底两侧的电子连接保持电性相连；沿所述底部端面至所述顶部端面的方向，每层所述光刻胶基底线路层的电子连接的间距逐层减小。
所述光刻胶基底线路结构3的第四中介面设置于所述陶瓷基板线路结构1的第一中介面之上，使所述第四电子连接与所述第一电子连接保持电性相连；
在本实施例中，LT＜L4=L1＜LB，具体地，LT=70μm，L2=L1=220μm，LB=500μm。
所述复合基板的制造方法包括如下步骤：
（1）制造陶瓷基板线路结构1：
采用流延成型法制造陶瓷生瓷片，在陶瓷生瓷片上打孔，得到四片孔间距依次减小的陶瓷生瓷片，对每一片均印刷金属浆料填孔并形成相应的电子连接线路，将印刷后的陶瓷生瓷片叠层后，经过等静压压合使各层紧密粘接并形成电性连接，再经过烧结，得到陶瓷基板线路结构1；
（2）在所述陶瓷基板线路结构1上制造光刻胶基底线路结构3：
S1 在陶瓷基板线路结构1的第一中介面上形成第一光刻胶层；
S2 对所述第一光刻胶层曝光显影，去除部分所述第一光刻胶以得到第一通孔区域，所述第一通孔区域与第一中介面上相应的第一电子连接相对应；
S3 在所述第一通孔区域中进行填孔并在所述第一光刻胶层的表面制造电子连接；
S4 在第一光刻胶层的表面及其上的电子连接上形成第二光刻胶层；
S5 对所述第二光刻胶层曝光显影，去除部分所述第二光刻胶以得到第二通孔区域，所述第二通孔区域与第一光刻胶层表面的电子连接相对应；
S6 在所述第二通孔区域中进行填孔并在所述第二光刻胶层的表面制造顶部电子连接；
S7 在所述第二光刻胶层的表面及其上的顶部电子连接上进行加厚镀镍镀金，形成光刻胶基底线路结构3，得到复合基板。
实施例3
本实施例提供了一种复合基板及其制造方法，所述复合基板的示意图如图3所示，所述复合基板具有相对的底部端面和顶部端面，以及两者之间的复合布线层结构；所述底部端面设置有以最大间距（记为LB）排布的底部电子连接，所述顶部端面设置有以最小间距（记为LT）排布的顶部电子连接；所述底部电子连接通过所述复合布线层结构与所述顶部电子连接保持电性相连；
所述复合布线层结构包括陶瓷基板线路结构1，以及层叠设置于所述陶瓷基板线路结构上1的高分子树脂基板线路结构2，以及层叠设置于所述高分子树脂基板线路结构2上光刻胶基底线路结构3；
所述陶瓷基板线路结构1具有相对的所述底部端面和第一中介面，以及两者之间的陶瓷布线层结构；所述第一中介面设置有以第一间距（记为L1）排布的第一电子连接，所述第一电子连接通过所述陶瓷布线层结构与所述底部电子连接保持电性相连；
所述陶瓷基板线路结构1包括四层层叠设置的陶瓷基板线路层；每层所述陶瓷基板线路层包括陶瓷基板，还包括分别位于所述陶瓷基板两侧的电子连接及两者之间的导电通孔，所述导电通孔使所述陶瓷基板两侧的电子连接保持电性相连；沿所述底部端面至所述顶部端面的方向，每层所述陶瓷基板线路层的电子连接的间距逐层减小；
所述高分子树脂基板线路结构2具有相对的第二中介面和第三中介面，以及两者之间的高分子树脂布线层结构；所述第二中介面设置有以第二间距（记为L2）排布的第二电子连接；所述第三中介面设置有以第三间距（记为L3）排布的第三电子连接；所述第二电子连接通过所述高分子树脂布线层结构与所述第三电子连接保持电性相连；
所述高分子树脂基板线路结构2包括三层层叠设置的高分子树脂基板线路层；每层所述高分子树脂基板线路层包括高分子树脂基板，所述高分子树脂基板为ABF基板，还包括分别位于所述高分子树脂基板两侧的电子连接及两者之间的导电通孔，所述导电通孔使所述高分子树脂基板两侧的电子连接保持电性相连；沿所述底部端面至所述顶部端面的方向，每层所述高分子树脂基板线路层的电子连接的间距逐层减小；
所述高分子树脂基板线路结构2的第二中介面设置于所述陶瓷基板线路结构1的第一中介面之上，使所述第二电子连接与所述第一电子连接保持电性相连；
所述光刻胶基底线路结构3具有相对的第四中介面和所述顶部端面，以及两者之间的光刻胶布线层结构；所述第四中介面设置有以第四间距（记为L4）排布的第四电子连接；所述第四电子连接通过所述光刻胶布线层结构与所述顶部电子连接保持电性相连；
所述光刻胶基底线路结构3包括两层层叠设置的光刻胶基底线路层；每层所述光刻胶基底线路层包括光刻胶基底，还包括分别位于所述光刻胶基底两侧的电子连接及两者之间的导电通孔，所述导电通孔使所述光刻胶基底两侧的电子连接保持电性相连；沿所述底部端面至所述顶部端面的方向，每层所述光刻胶基底线路层的电子连接的间距逐层减小。
所述光刻胶基底线路结构3的第四中介面设置于所述高分子树脂基底线路结构2的第三中介面之上，使所述第四电子连接与所述第三电子连接保持电性相连；
在本实施例中，LT＜L4=L3＜L2=L1＜LB，具体地，LT=60μm，L4=L3=100μm，L2=L1=200μm，LB=600μm。
所述复合基板的制造方法包括如下步骤：
（1）制造陶瓷基板线路结构1：
采用流延成型法制造陶瓷生瓷片，在陶瓷生瓷片上打孔，得到四片孔间距依次减小的陶瓷生瓷片，对每一片均印刷金属浆料填孔并形成相应的电子连接线路，将印刷后的陶瓷生瓷片叠层后，经过等静压压合使各层紧密粘接并形成电性连接，再经过烧结，得到陶瓷基板线路结构1；
同时，制造高分子树脂基板线路结构2：
通过对高分子树脂浆料进行流延成型制造单层的薄膜材料，对所得薄膜材料的表面处理后进行电镀铜并制作电路，将多个单层的薄膜材料压合，得到高分子树脂基板线路结构2；
（2）将所述高分子树脂基板线路结构2的第二中介面置于所述陶瓷基板线路结构1的第一中介面上，并在压力1.5MPa、温度150℃、真空度1hPa下进行真空压合；
S1 接着在高分子树脂线路结构2的第三中介面上形成第一光刻胶层；
S2 对所述第一光刻胶层曝光显影，去除部分所述第一光刻胶以得到第一通孔区域，所述第一通孔区域与第三中介面上相应的第三电子连接相对应；
S3 在所述第一通孔区域中进行填孔并在所述第一光刻胶层的表面制造电子连接；
S4 在第一光刻胶层的表面及其上的电子连接上形成第二光刻胶层；
S5 对所述第二光刻胶层曝光显影，去除部分所述第二光刻胶以得到第二通孔区域，所述第二通孔区域与第一光刻胶层表面的电子连接相对应；
S6 在所述第二通孔区域中进行填孔并在所述第二光刻胶层的表面制造顶部电子连接；
S7 在所述第二光刻胶层的表面及其上的顶部电子连接上进行加厚镀镍镀金，形成光刻胶基底线路结构3，得到复合基板。
对比例1
本对比例提供了一种多层陶瓷线路板，所述多层陶瓷线路板为实施例1-3中的陶瓷基板线路结构。
相对于多层陶瓷线路板，实施例1-3所提供的复合基板均能够非常好地实现大孔间距到小孔间距的信号传输的转换，由于增加了高分子树脂基板线路结构和/或光刻胶基底线路结构，所得复合基板的线路精度大大提升，能实现小孔间距（＜200μm）的应用。
本发明通过上述实施例来说明本发明的详细结构特征，但本发明并不局限于上述详细结构特征，即不意味着本发明必须依赖上述详细结构特征才能实施。所属技术领域的技术人员应该明了，对本发明的任何改进，对本发明所选用部件的等效替换以及辅助部件的增加、具体方式的选择等，均落在本发明的保护范围和公开范围之内。
以上详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。
Claims (10)
1.一种复合基板，其特征在于，所述复合基板具有相对的底部端面和顶部端面，以及两者之间的复合布线层结构；所述底部端面设置有以最大间距排布的底部电子连接，所述顶部端面设置有以最小间距排布的顶部电子连接；所述底部电子连接通过所述复合布线层结构与所述顶部电子连接保持电性相连；
所述复合布线层结构包括陶瓷基板线路结构，以及层叠设置于所述陶瓷基板线路结构上的高分子树脂基板线路结构和/或光刻胶基底线路结构；
所述底部端面属于所述陶瓷基板线路结构；所述顶部端面属于所述高分子树脂基板线路结构或光刻胶基底线路结构；
所述最小间距＜200μm。
2.根据权利要求1所述的复合基板，其特征在于，所述陶瓷基板线路结构具有相对的所述底部端面和第一中介面，以及两者之间的陶瓷布线层结构；所述第一中介面设置有以第一间距排布的第一电子连接，所述第一电子连接通过所述陶瓷布线层结构与所述底部电子连接保持电性相连；
所述高分子树脂基板线路结构或所述光刻胶基底线路结构设置于所述第一中介面上，并与所述第一电子连接保持电性相连；
所述最小间距＜所述第一间距＜所述最大间距；
所述第一间距≥200μm。
3.根据权利要求2所述的复合基板，其特征在于，当所述复合布线层结构由所述陶瓷基板线路结构及所述高分子树脂基板线路结构构成时：
所述高分子树脂基板线路结构具有相对的第二中介面和所述顶部端面，以及两者之间的高分子树脂布线层结构；所述第二中介面设置有以第二间距排布的第二电子连接；所述第二电子连接通过所述高分子树脂布线层结构与所述顶部电子连接保持电性相连；
所述高分子树脂基板线路结构的第二中介面设置于所述陶瓷基板线路结构的第一中介面之上，且所述第二间距等于所述第一间距，使所述第二电子连接与所述第一电子连接保持电性相连。
4.根据权利要求2或3所述的复合基板，其特征在于，当所述复合布线层结构由所述陶瓷基板线路结构及所述光刻胶基底线路结构构成时：
所述光刻胶基底线路结构具有相对的第四中介面和所述顶部端面，以及两者之间的光刻胶布线层结构；所述第四中介面设置有以第四间距排布的第四电子连接；所述第四电子连接通过所述光刻胶布线层结构与所述顶部电子连接保持电性相连；
所述光刻胶基底线路结构的第四中介面设置于所述陶瓷基板线路结构的第一中介面之上，且所述第四间距等于所述第一间距，使所述第四电子连接与所述第一电子连接保持电性相连。
5.根据权利要求2所述的复合基板，其特征在于，当所述复合布线层结构由所述陶瓷基板线路结构、所述高分子树脂基板线路结构及所述光刻胶基底线路结构共同构成时：
所述高分子树脂基板线路结构具有相对的第二中介面和第三中介面，以及两者之间的高分子树脂布线层结构；所述第二中介面设置有以第二间距排布的第二电子连接；所述第三中介面设置有以第三间距排布的第三电子连接；所述第二电子连接通过所述高分子树脂布线层结构与所述第三电子连接保持电性相连；
所述光刻胶基底线路结构具有相对的第四中介面和所述顶部端面，以及两者之间的光刻胶布线层结构；所述第四中介面设置有以第四间距排布的第四电子连接；所述第四电子连接通过所述光刻胶布线层结构与所述顶部电子连接保持电性相连；
所述高分子树脂基板线路结构的第二中介面设置于所述陶瓷基板线路结构的第一中介面之上，且所述第二间距等于所述第一间距，使所述第二电子连接与所述第一电子连接保持电性相连；同时，所述光刻胶基底线路结构的第四中介面设置于所述高分子树脂基板线路结构的第三中介面之上，且所述第四间距等于所述第三间距，使所述第四电子连接与所述第三电子连接保持电性相连；
所述最小间距＜所述第三间距＜所述第一间距＜所述最大间距；
且100μm＜所述第三间距＜200μm。
6.根据权利要求2所述的复合基板，其特征在于，所述陶瓷基板线路结构包括至少两层层叠设置的陶瓷基板线路层；每层所述陶瓷基板线路层包括陶瓷基板，还包括分别位于所述陶瓷基板两侧的电子连接及两者之间的导电通孔，所述导电通孔使所述陶瓷基板两侧的电子连接保持电性相连；沿所述底部端面至所述顶部端面的方向，每层所述陶瓷基板线路层的电子连接的间距逐层减小；
所述高分子树脂基板线路结构包括至少两层层叠设置的高分子树脂基板线路层；每层所述高分子树脂基板线路层包括高分子树脂基板，还包括分别位于所述高分子树脂基板两侧的电子连接及两者之间的导电通孔，所述导电通孔使所述高分子树脂基板两侧的电子连接保持电性相连；沿所述底部端面至所述顶部端面的方向，每层所述高分子树脂基板线路层的电子连接的间距逐层减小；所述高分子树脂基板包括ABF基板；
所述光刻胶基底线路结构包括至少两层层叠设置的光刻胶基底线路层；每层所述光刻胶基底线路层包括光刻胶基底，还包括分别位于所述光刻胶基底两侧的电子连接及两者之间的导电通孔，所述导电通孔使所述光刻胶基底两侧的电子连接保持电性相连；沿所述底部端面至所述顶部端面的方向，每层所述光刻胶基底线路层的电子连接的间距逐层减小。
7.一种制造如权利要求1-6任一项所述的复合基板的方法，其特征在于，所述方法包括如下步骤：
（1）分别制造陶瓷基板线路结构及高分子树脂基板线路结构；
（2）将所述高分子树脂基板线路结构压合到所述陶瓷基板线路结构上，得到复合基板A；
或在所述陶瓷基板线路结构上制造光刻胶基底线路结构，得到复合基板B；
或在所得复合基板A中的所述高分子树脂基板线路结构上制造光刻胶基底线路结构，得到复合基板C。
8.根据权利要求7所述的方法，其特征在于，所述压合包括真空压合；所述真空压合的压力为1.3~1.7MPa，温度为130~170℃，真空度为0.8~1.2hPa；
制造所述陶瓷基板线路结构的方法包括如下步骤：制造陶瓷生瓷片，在陶瓷生瓷片上打孔，印刷金属浆料填孔并形成电子连接线路，将印刷后的陶瓷生瓷片叠层后压合使各层紧密粘接并形成电性连接，再经过烧结，得到陶瓷基板线路结构；
制造所述陶瓷生瓷片的方法包括流延成型法；
将印刷后的陶瓷生瓷片叠层后压合的方法包括等静压压合；
所述陶瓷基板线路结构中的每层陶瓷生瓷片的孔间距逐层减小；
制造所述高分子树脂基板线路结构的方法包括如下步骤：制造单层的薄膜材料，对所得薄膜材料的表面处理后进行电镀并制作电路，将多个单层的薄膜材料压合，得到高分子树脂基板线路结构；
所述薄膜材料通过对高分子树脂浆料进行流延成型制得；
所述电镀包括镀铜；
将多个单层的薄膜材料压合的方法包括等静压压合；
所述高分子树脂基板线路中的每层高分子树脂基板的孔间距逐层减小。
9.根据权利要求7或8所述的方法，其特征在于，制造光刻胶基底线路结构的方法包括如下步骤：
S1 在衬底上形成光刻胶层；
S2 对所述光刻胶层曝光显影，去除部分所述光刻胶以得到通孔区域，所述通孔区域与衬底上相应的电子连接相对应；
S3 在所述通孔区域中进行填孔并在所述光刻胶层的表面制造电子连接线路；
S4 重复步骤S1-S3，得到光刻胶基底线路结构；
所述衬底包括陶瓷基板线路结构或高分子树脂基板线路结构或已经制造好电子连接线路的光刻胶层；
在得到的光刻胶基底线路结构的最上层进行加厚镀镍镀金；
所述光刻胶基底线路中的每层光刻胶层的孔间距逐层减小。
10.一种探针卡，其特征在于，所述探针卡含有权利要求1-6任一项所述的复合基板或权利要求7-9任一项所述的方法得到的复合基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310602779.3A CN116314110A (zh) | 2023-05-26 | 2023-05-26 | 一种复合基板及其制造方法与用途 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310602779.3A CN116314110A (zh) | 2023-05-26 | 2023-05-26 | 一种复合基板及其制造方法与用途 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116314110A true CN116314110A (zh) | 2023-06-23 |
Family
ID=86820815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310602779.3A Pending CN116314110A (zh) | 2023-05-26 | 2023-05-26 | 一种复合基板及其制造方法与用途 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116314110A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017037929A (ja) * | 2015-08-07 | 2017-02-16 | 日本特殊陶業株式会社 | 多層配線基板およびその製造方法 |
| CN108231716A (zh) * | 2016-12-09 | 2018-06-29 | 胡迪群 | 封装结构及其制造方法 |
| CN111366839A (zh) * | 2020-03-28 | 2020-07-03 | 深圳中科系统集成技术有限公司 | 一种晶圆测试用探针转接板及其制作方法 |
-
2023
- 2023-05-26 CN CN202310602779.3A patent/CN116314110A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017037929A (ja) * | 2015-08-07 | 2017-02-16 | 日本特殊陶業株式会社 | 多層配線基板およびその製造方法 |
| CN108231716A (zh) * | 2016-12-09 | 2018-06-29 | 胡迪群 | 封装结构及其制造方法 |
| CN111366839A (zh) * | 2020-03-28 | 2020-07-03 | 深圳中科系统集成技术有限公司 | 一种晶圆测试用探针转接板及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6329610B1 (en) | Hybrid wiring board, semiconductor apparatus, flexible substrate, and fabrication method of hybrid wiring board | |
| US6326561B1 (en) | Thin-film multilayer wiring board with wiring and via holes in a thickness of an insulating layer | |
| US6192581B1 (en) | Method of making printed circuit board | |
| US5686702A (en) | Polyimide multilayer wiring substrate | |
| EP0130417B1 (en) | A method of fabricating an electrical interconnection structure for an integrated circuit module | |
| US5232548A (en) | Discrete fabrication of multi-layer thin film, wiring structures | |
| US8212365B2 (en) | Printed wiring board and manufacturing method thereof | |
| US11184983B2 (en) | Embedding known-good component between known-good component carrier blocks with late formed electric connection structure | |
| JP2005072328A (ja) | 多層配線基板 | |
| KR20080055728A (ko) | 캐패시터용 접착시트 및 그것을 이용한 캐패시터 내장형프린트 배선판의 제조방법 | |
| JPWO2013031822A1 (ja) | 薄膜配線基板およびプローブカード用基板 | |
| JPH0697656A (ja) | セラミック多層基板の製造方法 | |
| JP5192865B2 (ja) | 部品内蔵配線基板の製造方法 | |
| JP2011151048A (ja) | 電子部品の製造方法および電子部品 | |
| CN116314110A (zh) | 一种复合基板及其制造方法与用途 | |
| CN111508925A (zh) | 薄介电质通孔中足够厚竖向厚度的电可靠桥的部件承载件 | |
| JP5192864B2 (ja) | 部品内蔵配線基板の製造方法 | |
| KR100872583B1 (ko) | 인쇄회로기판 제조방법 및 인터포저 기판 | |
| TWI423752B (zh) | 多層無芯支撐結構的製作方法 | |
| JP2006186058A (ja) | 部品内蔵モジュールとその製造方法 | |
| JP2011009698A (ja) | 配線基板およびプローブカードならびに電子装置 | |
| KR20220061099A (ko) | 회로 기판, 회로 기판의 제조 방법, 및 전자 기기 | |
| JPH1027959A (ja) | 多層配線基板の製造方法 | |
| US20220386478A1 (en) | Multi-layer printed circuit board made of different materials and manufacturing method thereof | |
| JP2002084108A (ja) | 伝送線路チップとその製造方法及びマルチチップモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20230623 |