CN116314057A - 一种芯片双面互连封装结构及其制备方法 - Google Patents

一种芯片双面互连封装结构及其制备方法 Download PDF

Info

Publication number
CN116314057A
CN116314057A CN202310286364.XA CN202310286364A CN116314057A CN 116314057 A CN116314057 A CN 116314057A CN 202310286364 A CN202310286364 A CN 202310286364A CN 116314057 A CN116314057 A CN 116314057A
Authority
CN
China
Prior art keywords
chip
material plate
metal
package material
plastic package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310286364.XA
Other languages
English (en)
Inventor
刘泰
朱洪耀
沙长青
刘庆波
黎子兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xuzhou Zhineng Semiconductor Co ltd
Guangdong Zhineng Technology Co Ltd
Original Assignee
Xuzhou Zhineng Semiconductor Co ltd
Guangdong Zhineng Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xuzhou Zhineng Semiconductor Co ltd, Guangdong Zhineng Technology Co Ltd filed Critical Xuzhou Zhineng Semiconductor Co ltd
Priority to CN202310286364.XA priority Critical patent/CN116314057A/zh
Publication of CN116314057A publication Critical patent/CN116314057A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请提供一种芯片双面互连封装结构及其制备方法，涉及半导体器件封装技术领域，包括塑封料板以及嵌设于塑封料板内的芯片和金属导电片，芯片与金属导电片间隔设置，芯片与金属导电片的两侧均露出于塑封料板的表面，芯片的正面预设有导电端，在塑封料板的至少一侧设置有布线层以对芯片的正面和/背面与金属导电片之间连通，在塑封料板对应芯片的正面的一侧设置有第一封装层，在塑封料板对应芯片的背面的一侧设置有第二封装层。本申请实施例的芯片双面互连封装结构及其制备方法，不必设置电镀金属柱即可实现双面互连，降低了工艺复杂性，结构紧凑，有效的降低电子器件的整体厚度。

Description

一种芯片双面互连封装结构及其制备方法
技术领域
本申请涉及半导体器件封装技术领域，具体涉及一种芯片双面互连封装结构及其制备方法。
背景技术
随着电子技术的发展以及电子产品在人们生产生活的各行各业越来越广泛深入的应用，为了配合各种电子器件的结构和应用场景的要求，对电子器件也提出了小型化、轻薄化的要求。
电子器件通常需要在基板上设置一至多个芯片实现相应的功能，芯片包括单面电极芯片和双面电极芯片，为了高效利用电子器件的表面尺寸，需要对芯片进行上电极和下电极的互连操作，以及多个芯片之间的互连。
现有技术中的芯片双面互连结构，通常使用陶瓷基板+植/电镀金属柱的方式，来实现芯片上电极和下电极的互连导通，金属柱本身为了保证互连的稳定性需要具有一定的厚度，当芯片自身的厚度也比较大时，叠加设置的金属柱，导致封装结构的整体厚度比较大，而且，在封装结构的制备工艺过程中，也会增加工艺步骤，增大工艺难度，同时，封装结构的制作成本也会很高，并且难以保证电子器件工作的可靠性。
发明内容
本申请实施例的目的在于提供一种芯片双面互连封装结构及其制备方法，不必设置电镀金属柱即可实现双面互连，降低了工艺复杂性，结构紧凑，有效的降低电子器件的整体厚度。
本申请实施例的一方面，提供了一种芯片双面互连封装结构，包括塑封料板以及嵌设于塑封料板内的芯片和金属导电片，芯片与金属导电片间隔设置，芯片与金属导电片的两侧均露出于塑封料板的表面，芯片的正面预设有导电端，在塑封料板的至少一侧设置有布线层以对芯片的正面和/背面与金属导电片之间连通，在塑封料板对应芯片的正面的一侧设置有第一封装层，在塑封料板对应芯片的背面的一侧设置有第二封装层。
在本申请的一种可行的实施方式中，芯片的厚度与金属导电片的厚度相等，且与塑封料板的厚度相等。
在本申请的一种可行的实施方式中，导电端为导电柱，芯片与导电柱的厚度之和与金属导电片的厚度相等。
在本申请的一种可行的实施方式中，芯片的导电端露出于第一封装层的表面，和/或，芯片的背面露出于第二封装层的表面。
在本申请的一种可行的实施方式中，芯片的导电端与第一封装层的表面平齐，和/或，芯片的背面与第二封装层的表面平齐。
在本申请的一种可行的实施方式中，金属导电片呈矩形，矩形的四个侧边均向内凹设有凹槽。
在本申请的一种可行的实施方式中，矩形的中心开设有通孔。
在本申请的一种可行的实施方式中，矩形的长度大于等于0.5mm；和/或，矩形的宽度大于等于0.5mm。
在本申请的一种可行的实施方式中，芯片包括多个，多个芯片间隔分布设置在金属导电片周围。
在本申请的一种可行的实施方式中，芯片包括单面电极的第一芯片和双面电极的第二芯片，在塑封料板的两侧分别设置有布线层以对芯片的正面和背面与金属导电片之间连通，当第二芯片包括多个，相邻两个第二芯片的间距小于等于第二芯片与第一芯片之间的距离，且小于等于第二芯片与金属导电片的距离。
本申请实施例的另一方面，提供了一种芯片双面互连封装结构的制备方法，包括：在热解膜上间隔贴设芯片和金属导电片，其中，芯片露出于热解膜表面的一侧预设有导电端，对芯片模制成型；将热解膜贴设有芯片和金属导电片的一侧贴合于塑封料板上并热塑成型；去除热解膜，芯片和金属导电片转置于塑封料板上，芯片的背面和金属导电片的表面露出于塑封料板；在塑封料板露出芯片的背面和金属导电片的表面旋涂钝化胶并固化形成第二封装层；对塑封料板的另一侧减薄至露出芯片设置有导电端的一侧以及露出金属导电片的表面；对芯片设置有导电端的一侧进行重布线，以将芯片的导电端与金属导电片互连；在塑封料板减薄的一侧旋涂钝化胶并固化形成第一封装层；在第一封装层上溅射电极金属并刻蚀形成电极面板。
在本申请的一种可行的实施方式中，芯片包括单面电极的第一芯片和双面电极的第二芯片；在塑封料板露出芯片的背面和金属导电片的表面旋涂钝化胶并固化形成第二封装层之前，制备方法还包括：在芯片和金属导电片上进行重布线，以将芯片的背面与金属导电片互连。
在本申请的一种可行的实施方式中，在塑封料板露出芯片的背面和金属导电片的表面旋涂钝化胶并固化形成第二封装层包括：在塑封料板露出芯片的背面和金属导电片的表面旋涂钝化胶；对钝化胶上对应芯片的位置光刻以露出芯片的背面；固化钝化胶以形成具有露出芯片的背面的窗口的第二封装层。
在本申请的一种可行的实施方式中，在塑封料板减薄的一侧旋涂钝化胶并固化形成第一封装层包括：在塑封料板减薄的一侧旋涂钝化胶；对钝化胶上对应芯片的位置光刻以露出芯片的工作范围，其中，工作范围包括芯片的表面，或者，工作范围包括芯片上预设的导电端；固化钝化胶以形成具有露出芯片的工作范围的窗口的第一封装层。
在本申请的一种可行的实施方式中，芯片的厚度与金属导电片的厚度相等，且与塑封料板减薄后的厚度相等。
本申请实施例提供的芯片双面互连封装结构，包括塑封料板以及嵌设于塑封料板内的芯片和金属导电片，嵌设的方式能够降低封装结构中元件相互堆叠的厚度，芯片与金属导电片在塑封料板上间隔设置，芯片与金属导电片的两侧均露出于塑封料板的表面，便于进行电连接，芯片的正面预设有导电端，在塑封料板的至少一侧设置有布线层以对芯片的正面和/背面与金属导电片之间连通，在塑封料板对应芯片的正面的一侧设置有第一封装层，在塑封料板对应芯片的背面的一侧设置有第二封装层。本申请实施例的芯片双面互连封装结构以塑封料板为基础进行制备，无需额外设置基板，也无需通过打孔和设置铜柱的方式互连，而且对芯片和金属导电片嵌设至塑封料板的方式，使得封装可以一次进行，从而简化了制备工序，降低了工艺难度。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1是本申请实施例提供的一种芯片双面互连封装结构的平面结构图之一；
图2是本申请实施例提供的一种芯片双面互连封装结构的层级结构示意图之一；
图3是本申请实施例提供的一种芯片双面互连封装结构的层级结构示意图之二；
图4是本申请实施例提供的一种芯片双面互连封装结构的层级结构示意图之三；
图5是本申请实施例提供的一种芯片双面互连封装结构种金属导电片的结构示意图；
图6是本申请实施例提供的一种芯片双面互连封装结构的平面结构图之二；
图7是本申请实施例提供的一种芯片双面互连封装结构的制备方法的流程图之一；
图8是本申请实施例提供的一种芯片双面互连封装结构的制备方法的流程图之二；
图9是本申请实施例提供的一种芯片双面互连封装结构的制备方法的流程图之三；
图10是本申请实施例提供的一种芯片双面互连封装结构的制备方法的流程图之四。
图标：10-塑封料板；20-芯片；21-导电端；30-金属导电片；40-布线层；50-第一封装层；60-第二封装层。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。
在本申请的描述中，需要说明的是，术语“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
电子器件通常包括在基板上设置的一直多个功能芯片，并对芯片之间进行电连接，以实现电子器件的功能。基板上多个芯片之间的互连，一般都是通过在基板上打孔，并在孔内电镀金属柱的方式，实现芯片之间，以及双面电极芯片的上、下两侧导通，特别是当芯片本身的厚度较大时，对应的导通用的金属柱也会设置较高的高度，从而导致电子器件的厚度增加，不利于电子器件的薄型化，也是的电子器件难以应用于一些高度空间较小的场景。此外，金属柱高度的增加也对应增加了金属柱制备的工艺难度，由于金属柱的设置是用于对芯片进行电极连通，若工艺过程中金属柱的设置出现断裂或者金属柱与芯片之间的连通发生了断接，则会导致整个封装结构的工作可靠性降低，甚至直接报废。
基于此，本申请实施例提供了一种芯片双面互连封装结构，如图1所示，芯片双面互连封装结构包括塑封料板10以及嵌设于塑封料板10内的芯片20和金属导电片30，芯片20与金属导电片30间隔设置，如图2所示，芯片20与金属导电片30的两侧均露出于塑封料板10的表面，芯片20的正面(参照图2中向上的一面)预设有导电端21，在塑封料板10的至少一侧设置有布线层40以对芯片20的正面和/背面与金属导电片30之间连通，在塑封料板10对应芯片20的正面的一侧设置有第一封装层50，在塑封料板10对应芯片20的背面的一侧设置有第二封装层60。
如图1所示，本申请实施例的芯片双面互连封装结构，在塑封料板10上间隔的嵌设芯片20和金属导电片30，由于芯片20和金属导电片30是嵌设在塑封料板10中，如图2所示，在厚度方向来看，塑封料板10、芯片20和金属导电片30的厚度相互共用，不会因为叠层设置而增加厚度，其中，如图1所示，芯片20和金属导电片30在塑封料板10上呈间隔设置，相互之间不连通，各自分别与塑封料板10相固定，其中，具体制备的过程中，可以预先在塑封料板10上开设通孔，以分别嵌设芯片20和金属导电片30，如此一来，就能够使得嵌设的芯片20的正面和背面，以及金属导电片30的两侧均露出于所在的塑封料板10的表面，在塑封料板10的至少一侧设置布线层40将芯片20与金属导电片30之间连通。其中，图1中为了能够清晰示出芯片20和金属导电片30在塑封料板10上的平面位置关系，未示出其他如布线层40、第一封装层50等层级结构。以下图3同。
示例的，如图2中所示，芯片20为单面电极芯片，在单面电极芯片的正面预设有导电端21，在塑封料板10的正面设置布线层40，通过布线层40将芯片20的正面与金属导电片30的上表面连通，再对连通后的整个塑封料板10进行封装，包括在塑封料板10对应芯片20的正面的一侧设置第一封装层50，以及在塑封料板10对应芯片20的背面的一侧设置第二封装层60。
需要说明的是，芯片20根据其结构和功能，分为单面电极芯片和双面电极芯片。单面电极芯片指的是电极位于芯片20的其中一面，另一面不布置电极，单面电极芯片仅对其设置有电极的一面进行布线连通即可，而对于双面电极芯片来说，在芯片20的正面和背面均布置有电极，因此，对于双面电极芯片需要对其双侧都进行布线连通，这种情况下，则需要在塑封料板10对应芯片20的正面和背面均设置布线层40后，再分别设置第一封装层50和第二封装层60。由于芯片20的两面和金属导电片30的两面都露出于塑封料板10表面，所以当在芯片20的背面也需要布设布线层40时，与图2中所示的方式相同的在背面也设置布线层40即可。
本申请实施例中对于芯片20和金属导电片30的厚度不做具体的限定，事实上，由于芯片20和金属导电片30嵌设与塑封料板10中，因此相较于叠层设置的结构来说，必然减薄了整体的层级结构，如果在此基础上，通过对塑封料板10、芯片20以及金属导电片30的厚度以及相互之间的厚度关系进行选择和设置，还能够进一步优化减薄封装结构的整体厚度，具体在后续进行详细说明。
本申请实施例提供的芯片双面互连封装结构，包括塑封料板10以及嵌设于塑封料板10内的芯片20和金属导电片30，嵌设的方式能够降低封装结构中元件相互堆叠的厚度，芯片20与金属导电片30在塑封料板10上间隔设置，芯片20与金属导电片30的两侧均露出于塑封料板10的表面，便于进行电连接，芯片20的正面预设有导电端21，在塑封料板10的至少一侧设置有布线层40以对芯片20的正面和/背面与金属导电片30之间连通，在塑封料板10对应芯片20的正面的一侧设置有第一封装层50，在塑封料板10对应芯片20的背面的一侧设置有第二封装层60。本申请实施例的芯片双面互连封装结构以塑封料板10为基础进行制备，无需额外设置基板，也无需通过打孔和设置铜柱的方式互连，而且对芯片20和金属导电片30嵌设至塑封料板10的方式，使得封装可以一次进行，从而简化了制备工序，降低了工艺难度。
在本申请的一种可行的实施方式中，如图3所示，芯片20的厚度与金属导电片30的厚度相等，且与塑封料板10的厚度相等。
如图3所示，设置芯片20的厚度，与金属导电片30的厚度，以及塑封料板10的厚度均相等，如此一来，芯片20和金属导电片30均能够完整的嵌设于塑封料板10中，而且在塑封料板10的两面都不会凹陷或超出，此时再设置的布线层40，一方面，由于层级的复用利用率最高，使得嵌设有芯片20和金属导电片30的塑封料板10能够在保证功能实现的基础上尽可能的减薄；另一方面，能够使得布线层40的设置相对平坦化，有效的提高布线连接的稳定性。
需要说明的是，封装结构上连接芯片20和金属导电片30的布线层40，通常为具有特定镂空图案的金属导电线路层，布线与封装结构所要实现的功能以及芯片20的结构等均有直接的关系，本申请实施例中对于线路图案的设置不做具体限定，本申请实施例中所说的布线层40指的是包含有金属导电线路所形成的镂空图案的整个区域。
因此，布线层40可以为如图3中所示的，覆盖或部分覆盖芯片20和金属导电片30的范围，实现对芯片20和金属导电片30之间的电连接，也可以是整层的铺设范围。当本申请实施例的封装结构包含多个芯片20时，应理解，布线层40应当覆盖多个在该侧表面具有电极设置的芯片20及金属导电片30的范围，或者，还包括该侧表面的其他需要电连接的结构范围。
在本申请的一种可行的实施方式中，如图3所示，导电端21为导电柱，芯片20与导电柱的厚度之和与金属导电片30的厚度相等。
如图3所示，当导电端21为导电柱时，导电柱本身也具有一定的高度，会影响到芯片20的整体厚度，因此，当导电端21为导电柱时，定义芯片20与导电柱的厚度之和，与金属导电片30，以及与塑封料板10的厚度均相等，在设施布线层40时，使得布线层40与芯片20的导电柱导通即可，也能够使得布线层40较为平坦，布设的线路连接稳定。
在本申请的一种可行的实施方式中，如图4所示，芯片20的导电端21露出于第一封装层50的表面，和/或，芯片20的背面露出于第二封装层60的表面。
如图4所示，在芯片20的上表面，可以通过对第一封装层50进行减薄处理，至导电端21露出于第一封装层50的上表面，同时，也可以使金属导电片30也露出于第一封装层50的上表面，如此，能够通过芯片20的上表面对芯片20实现较佳的散热。若金属导电片30的上表面也在第一封装层50减薄后露出，金属导电片30也能够实现相应的散热功能。
芯片20的下表面也可以使其露出封装层提高散热效果。在芯片20的下表面，可以通过刻蚀开孔的方式，对第二封装层60上对应于芯片20的位置处形成开口，将芯片20的下表面露出，特别是对于高功率的芯片20，在工作中产生较大的热量，通过露出的上、下表面，能够有效的提升芯片20的散热能力，提高芯片20的工作寿命。在一些应用场景中，还可以在刻蚀后露出的芯片20下表面溅射电极金属并刻蚀形成电极PAD，电极PAD本身也具有较好的导热散热能力，并且电极PAD的设置保证了封装结构的封装功能，同时在应用于电子器件时，便于电极PAD与PCB相连。
在本申请的一种可行的实施方式中，如图4所示，芯片20的导电端21与第一封装层50的表面平齐，和/或，芯片20的背面与第二封装层60的表面平齐。
以芯片20具有导电端21的正面为例，如图4所示，通过设置的厚度关系，使得芯片20的导电端21与第一封装层50的表面平齐，如此，导电端21的顶端能够露出以便与外部电路或外部的元件实现电连接，同时，芯片20整体部分又包覆于塑封料板10和第一封装层50、第二封装层60的密封范围内，保护了芯片20避免与外界的水汽、杂质接触，提高了芯片20的工作稳定性和使用寿命。
在本申请的一种可行的实施方式中，如图5所示，金属导电片30呈矩形，矩形的四个侧边均向内凹设有凹槽。矩形的中心开设有通孔。
示例的，金属导电片30可以为铜片，矩形的长度和宽度均可设置在5-10mm范围内，对矩形的四个侧边加工向内凹设的凹槽，提高金属导电片30边缘的周长，以增加金属导电片30与塑封料板10之间的接触面积，从而增加金属导电片30与塑封料板10之间的结合力，提高金属导电片30的设置稳定性。
又例如，还可以对金属导电片30的中心开设镂空部分，一方面在保证金属导电片30的连通导电功能的前提下降低材料成本，另一方面，中心的通孔也能够辅助增加金属导电片30与塑封料板10之间的接触面积，增加金属导电片30与塑封料板10之间的结合力。而且，凹设凹槽和开设通孔的设计，加工工艺都不复杂，也不会影响到生产效率和生产量率。
当然，本申请实施例不限于此，基于上述增加金属导电片30与塑封料板10之间的结合力的目的，本领域技术人员还可以在金属导电片30上设计基于上述思路的其他加工形式，或者在此基础上再做附加加工均可。
在本申请的一种可行的实施方式中，矩形的长度大于等于0.5mm；和/或，矩形的宽度大于等于0.5mm。
考虑到金属导电片30需要实现芯片20之间的稳定连通，若金属导电片30设置的尺寸过小，可能由于加工误差等原因导致金属导电片30的点连接不稳定，因此，要求矩形的金属导电片30的长度和宽度均大于等于0.5mm。
基于这一考虑，本领域技术人员应当知晓，在对于前述的金属导电片30上的凹槽等加工形式的选择和设计中，也应当考虑到，避免加工后的金属导电片30上局部尺寸过小。
本申请实施例中的金属导电片30仅需要设置为片状的结构，满足上述基本的尺寸要求既能够实现对芯片20的电极连接，金属导电片30能够起到贯穿塑封料板10相对的两个侧面的导通作用，而且，金属导电片30的片状结构的厚度也可以根据需要进行具体的设置，通常情况下，为了避免增加封装结构的厚度，可以设置金属导电片30的厚度与芯片20以及塑封料板10的厚度相当即可，简约的结构即可替代现有技术中需要对基板加工通孔并电镀铜柱结构来实现互连。
在本申请的一种可行的实施方式中，如图6所示，芯片20包括多个，多个芯片20间隔分布设置在金属导电片30周围。
如图6所示，芯片双面互连封装结构包括设置在塑封料板10上的三个芯片20和金属导电片30，其中，三个芯片20间隔的分布在金属导电片30的周围，通过这样的平面关系的设计，三个芯片20与金属导电片30的距离差距不大，这样一来，在任意一个芯片20与金属导电片30之间，布线层40上的导线长度比较均等且都不会太长，从而，有效的避免由于布线层40上的导线长度过大导致产生较大寄生电感的问题。
在本申请的一种可行的实施方式中，芯片20包括单面电极的第一芯片和双面电极的第二芯片，在塑封料板10的两侧分别设置有布线层40以对芯片20的正面和背面与金属导电片30之间连通，当第二芯片包括多个，相邻两个第二芯片的间距小于等于第二芯片与第一芯片之间的距离，且小于等于第二芯片与金属导电片30的距离。
对于双面电极的第二芯片，需要在第二芯片的正面和背面均通过布线层40与金属导电片30连通，因此，当第二芯片包括有多个时，在正面，第一芯片与第二芯片之间，以及相邻的两个第二芯片之间都需要通过布线层40连通，而在背面，只有双面电极的多个第二芯片之间还需要通过布线层连通，因此，设置相邻的两个第二芯片的间距小于等于第二芯片与第一芯片之间的距离，更有利于对封装结构的整体布局，节省布线层40的铺设范围，节省用料也降低布线断接的发生。
本申请实施例的另一方面，提供了一种芯片双面互连封装结构的制备方法，如图7所示，制备方法包括：
S101、在热解膜上间隔贴设芯片20和金属导电片30，其中，芯片20露出于热解膜表面的一侧预设有导电端21，对芯片20模制成型。
S102、将热解膜贴设有芯片20和金属导电片30的一侧贴合于塑封料板10上并热塑成型。
S103、去除热解膜，芯片20和金属导电片30转置于塑封料板10上，芯片20的背面和金属导电片30的表面露出于塑封料板10。
S104、在塑封料板10露出芯片20的背面和金属导电片30的表面旋涂钝化胶并固化形成第二封装层60。
S105、对塑封料板10的另一侧减薄至露出芯片20设置有导电端21的一侧以及露出金属导电片30的表面。
S106、对芯片20设置有导电端21的一侧进行重布线，以将芯片20的导电端21与金属导电片30互连。
S107、在塑封料板10减薄的一侧旋涂钝化胶并固化形成第一封装层50。
S108、在第一封装层50上溅射电极金属并刻蚀形成电极面板。
如图7所示，采用本申请实施例的制备方法制备芯片双面互连封装结构，首先，将芯片20和金属导电片30以预设的间隔位置贴设在热解膜上，其中，芯片20的背面贴设在热解膜上，以使芯片20正面的导电端21露出热解膜表面，从芯片20正面进行模制成型(molding)。
然后将热解膜贴设芯片20和金属导电片30的一侧贴合于塑封料板10上并加热，加热使得热解膜与芯片20和金属导电片30与热解膜分离，同时，加热也使得芯片20的正面和金属导电片30与塑封料板10之间热塑成型。加热的过程中，芯片20的正面和金属导电片30都陷入塑封料板10内，从而形成嵌设于塑封料板10中的状态。
去除热解膜后，芯片20和金属导电片30即转置于塑封料板10之上，并且，芯片20的正面陷入塑封料板10内部固定，芯片20的背面和金属导电片30的另一侧表面露出于塑封料板10的表面。
在塑封料板10设置芯片20和金属导电片30的表面旋涂钝化胶，在露出的芯片20背面和金属导电片30的表面也同样覆盖到了钝化胶，对钝化胶进行固化，固化后的钝化胶层即形成为第二封装层60。通常情况下，第二封装层60的设置厚度小于等于10微米即可，这样一来，不会影响到芯片20背面的热量散发。
对塑封料板10的另一侧进行减薄处理，直至露出芯片20正面的导电端21，以及，露出金属导电片30的表面。对芯片20的正面进行重布线，以将芯片20的导电端21与金属导电片30之间互连。互连后，芯片20的正面完成互连，当封装结构中包括有多个芯片20时，布线层40对于多个芯片20的正面之间以及芯片20与正面的金属导电片30表面之间电连接。
再在塑封料板10设置了布线层40实现互连之后的表面旋涂钝化胶并固化，以在芯片20的正面一侧形成第一封装层50。如此，完成了芯片双面互连结构的表面封装。
最后，再在第一封装层50上溅射电极金属并刻蚀形成电极面板，用于通过电极面板将芯片双面互连封装结构引出与PCB板电连接。
采用这种制备方法制备本申请实施例的芯片双面互连封装结构，整个制备过程不需要引入基板，首先省去了基板对于封装结构厚度的增加，封装结构的厚度可以通过对芯片20和金属导电片30的厚度设置，以及对于减薄后的塑封料板10的厚度来决定，从而将整个封装结构的厚度可以压缩至300微米以内，厚度的减薄，也能够有效的提高芯片20工作中产生的热量向外界的发散速度，提高芯片20的散热能力。通过金属导电片30的设计，无需对基板打孔再电镀铜柱的步骤，对制备工艺流程进行了简化，降低了成本的同时，也避免了铜柱自身高度对封装结构厚度的影响。并且，在fan out的结构中，本申请实施例将芯片20和金属导电片30一起进行塑封，相较于现有技术的打孔电镀铜柱后再封装也节省了工艺步骤。
在本申请的一种可行的实施方式中，芯片20包括单面电极的第一芯片和双面电极的第二芯片。S104、在塑封料板10露出芯片20的背面和金属导电片30的表面旋涂钝化胶并固化形成第二封装层60之前，如图8所示，制备方法还包括：
S201、在芯片20和金属导电片30上进行重布线，以将芯片20的背面与金属导电片30互连。
如图8所示，当芯片20包括有单面电极的第一芯片，也包括有双面电极的第二芯片时，在塑封料板10的背面形成第二封装层60之前，还包括在塑封料板10的背面对芯片20和金属导电片30进行重布线，以使得双面电极的第二芯片的背面也通过布线层40与其他第二芯片的背面以及与这一侧的金属导电片30表面互连。此时，第二芯片背面的电极通过金属导电片30也与芯片20的正面实现了双面互连。
在本申请的一种可行的实施方式中，如图9所示，S104、在塑封料板10露出芯片20的背面和金属导电片30的表面旋涂钝化胶并固化形成第二封装层60包括：
S1041、在塑封料板10露出芯片20的背面和金属导电片30的表面旋涂钝化胶。
S1042、对钝化胶上对应芯片20的位置光刻以露出芯片20的背面。
S1043、固化钝化胶以形成具有露出芯片20的背面的窗口的第二封装层60。
如图9所示，在塑封料板10的背面设置第二封装层60具体包括，首先在塑封料板10的背面旋涂钝化胶，钝化胶在固化前呈胶体状态，具有一定程度的流动性，旋涂的方式能够使得钝化胶完全的封闭于塑封料板10背侧的表面，同时，也能够使钝化胶的层厚较小。
然后在钝化胶表面通过光刻的方式，使对应于芯片20的位置的钝化胶去除，从而露出芯片20的背面。如此，芯片20的背面能够直接露出，相当于为芯片20在背面提供了一个新的直接的散热窗口，特别是对于高功率的芯片20来说，通过这种窗口的方式直接露出的芯片20背面，具有较佳的散热能力和散热效果。
最后，再对光刻有开口后的钝化胶进行固化，从而形成具有露出芯片20的背面的窗口的第二封装层60。
需要说明的是，光刻以形成窗口的目的是提高芯片20背侧的散热能力，若芯片20的功率不大，也可以不设置该窗口，或者，也可以仅仅是对钝化胶对应于芯片20的位置处进行减薄，也能够一定程度提高芯片20背侧的散热能力。
在本申请的一种可行的实施方式中，如图10所示，S107、在塑封料板10减薄的一侧旋涂钝化胶并固化形成第一封装层50包括：
S1071、在塑封料板10减薄的一侧旋涂钝化胶。
S1072、对钝化胶上对应芯片20的位置光刻以露出芯片20的工作范围，其中，工作范围包括芯片20的表面，或者，工作范围包括芯片20上预设的导电端21。
S1073、固化钝化胶以形成具有露出芯片20的工作范围的窗口的第一封装层50。
如图10所示，在塑封料板10的正面设置第一封装层50具体包括，首先在塑封料板10的正面旋涂钝化胶。然后对钝化胶上对应芯片20的位置光刻去除，以将钝化胶覆盖下的芯片20的工作范围露出。露出芯片20的工作范围的目的也是为了提高散热能力，为芯片20在正面开辟直接的散热窗口，因此，本领域技术人员可以根据实际选择的芯片20的功能实现和发热情况来具体界定工作范围，示例的，工作范围可以至少包括芯片20的表面，通常芯片20工作中，芯片20的表面都会发热不同程度的发热，整体露出与窗口的方式，特别是对于高功率和发热量大的芯片来说，能显著的提高散热功能。或者，对于常规芯片20或者散热需求不高的芯片20，工作范围也可以仅包括芯片20上预设的导电端21，即芯片20在工作中散发的热量通过导电端21导出后散热即可。
在本申请的一种可行的实施方式中，芯片20的厚度与金属导电片30的厚度相等，且与塑封料板10减薄后的厚度相等。
请参照图3中所示，当设置芯片20的厚度与金属导电片30的厚度相等，则当芯片20与金属导电片30间隔设置在塑封料板10中时，二者的厚度相等能够使得芯片20不必由于互连的结构的设置而增加额外的厚度，而芯片20还与塑封料板10减薄后的厚度相等，则塑封料板10也不会增加结构的厚度，封装结构至保留芯片20本身必须有的厚度即可，其他的结构与芯片20平层设置且与芯片20等厚，对空间充分的复用。而且金属导电片30平层设置于芯片20附近，通过在芯片20的正面，或者还包括在芯片20的背面的布线层40，能够将芯片20的正面与金属导电片30的表面，以及芯片20的背面与金属导电片30的表面互连，由于金属导电片30本身的导电性，也使得芯片20实现了双面互连。在此基础上，在由正面和背面分别进行封装，就最大程度的减薄了整个封装结构的厚度。
而且，本申请实施例的芯片双面互连封装结构的制备方法，在能够制备尽可能轻薄的封装结构的基础上，还充分的简化了制备的工艺步骤，首先不必额外设置基板，避免了基板自身的厚度对封装结构整体厚度的影响，其次，不必通过打孔和电镀铜柱的方式实现双面互连，简化了制备工艺步骤，还提高了互连的稳定性，再次，将芯片20和金属导电片30平层设置且共同封装，也在提高金属导电片30的导电功能稳定性的同时，简化了封装的工序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (15)

1.一种芯片双面互连封装结构，其特征在于，包括塑封料板以及嵌设于所述塑封料板内的芯片和金属导电片，所述芯片与所述金属导电片间隔设置，所述芯片与所述金属导电片的两侧均露出于所述塑封料板的表面，所述芯片的正面预设有导电端，在所述塑封料板的至少一侧设置有布线层以对所述芯片的正面和/背面与所述金属导电片之间连通，在所述塑封料板对应所述芯片的正面的一侧设置有第一封装层，在所述塑封料板对应所述芯片的背面的一侧设置有第二封装层。
2.根据权利要求1所述的芯片双面互连封装结构，其特征在于，所述芯片的厚度与所述金属导电片的厚度相等，且与所述塑封料板的厚度相等。
3.根据权利要求2所述的芯片双面互连封装结构，其特征在于，所述导电端为导电柱，所述芯片与所述导电柱的厚度之和与所述金属导电片的厚度相等。
4.根据权利要求1-3任意一项所述的芯片双面互连封装结构，其特征在于，所述芯片的导电端露出于所述第一封装层的表面，和/或，所述芯片的背面露出于所述第二封装层的表面。
5.根据权利要求4所述的芯片双面互连封装结构，其特征在于，所述芯片的导电端与所述第一封装层的表面平齐，和/或，所述芯片的背面与所述第二封装层的表面平齐。
6.根据权利要求1-3任意一项所述的芯片双面互连封装结构，其特征在于，所述金属导电片呈矩形，所述矩形的四个侧边均向内凹设有凹槽。
7.根据权利要求6所述的芯片双面互连封装结构，其特征在于，所述矩形的中心开设有通孔。
8.根据权利要求6所述的芯片双面互连封装结构，其特征在于，所述矩形的长度大于等于0.5mm；和/或，所述矩形的宽度大于等于0.5mm。
9.根据权利要求1所述的芯片双面互连封装结构，其特征在于，所述芯片包括多个，多个所述芯片间隔分布设置在所述金属导电片周围。
10.根据权利要求9所述的芯片双面互连封装结构，其特征在于，所述芯片包括单面电极的第一芯片和双面电极的第二芯片，在所述塑封料板的两侧分别设置有布线层以对所述芯片的正面和背面与所述金属导电片之间连通，当所述第二芯片包括多个，相邻两个所述第二芯片的间距小于等于所述第二芯片与所述第一芯片之间的距离，且小于等于所述第二芯片与所述金属导电片的距离。
11.一种芯片双面互连封装结构的制备方法，其特征在于，所述制备方法包括：
在热解膜上间隔贴设芯片和金属导电片，其中，所述芯片露出于所述热解膜表面的一侧预设有导电端，对所述芯片模制成型；
将所述热解膜贴设有所述芯片和所述金属导电片的一侧贴合于塑封料板上并热塑成型；
去除所述热解膜，所述芯片和所述金属导电片转置于所述塑封料板上，所述芯片的背面和所述金属导电片的表面露出于所述塑封料板；
在所述塑封料板露出所述芯片的背面和所述金属导电片的表面旋涂钝化胶并固化形成第二封装层；
对所述塑封料板的另一侧减薄至露出所述芯片设置有所述导电端的一侧以及露出所述金属导电片的表面；
对芯片设置有所述导电端的一侧进行重布线，以将所述芯片的导电端与所述金属导电片互连；
在所述塑封料板减薄的一侧旋涂钝化胶并固化形成第一封装层；
在所述第一封装层上溅射电极金属并刻蚀形成电极面板。
12.根据权利要求11所述的制备方法，其特征在于，所述芯片包括单面电极的第一芯片和双面电极的第二芯片；
所述在所述塑封料板露出所述芯片的背面和所述金属导电片的表面旋涂钝化胶并固化形成第二封装层之前，所述制备方法还包括：
在所述芯片和所述金属导电片上进行重布线，以将所述芯片的背面与所述金属导电片互连。
13.根据权利要求11所述的制备方法，其特征在于，所述在所述塑封料板露出所述芯片的背面和所述金属导电片的表面旋涂钝化胶并固化形成第二封装层包括：
在所述塑封料板露出所述芯片的背面和所述金属导电片的表面旋涂钝化胶；
对所述钝化胶上对应所述芯片的位置光刻以露出所述芯片的背面；
固化所述钝化胶以形成具有露出所述芯片的背面的窗口的第二封装层。
14.根据权利要求11所述的制备方法，其特征在于，所述在所述塑封料板减薄的一侧旋涂钝化胶并固化形成第一封装层包括：
在所述塑封料板减薄的一侧旋涂钝化胶；
对所述钝化胶上对应所述芯片的位置光刻以露出所述芯片的工作范围，其中，所述工作范围包括所述芯片的表面，或者，所述工作范围包括所述芯片上预设的导电端；
固化所述钝化胶以形成具有露出所述芯片的工作范围的窗口的第一封装层。
15.根据权利要求11所述的制备方法，其特征在于，所述芯片的厚度与所述金属导电片的厚度相等，且与所述塑封料板减薄后的厚度相等。
CN202310286364.XA 2023-03-22 2023-03-22 一种芯片双面互连封装结构及其制备方法 Pending CN116314057A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310286364.XA CN116314057A (zh) 2023-03-22 2023-03-22 一种芯片双面互连封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310286364.XA CN116314057A (zh) 2023-03-22 2023-03-22 一种芯片双面互连封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN116314057A true CN116314057A (zh) 2023-06-23

Family

ID=86833976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310286364.XA Pending CN116314057A (zh) 2023-03-22 2023-03-22 一种芯片双面互连封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN116314057A (zh)

Similar Documents

Publication Publication Date Title
US6452278B1 (en) Low profile package for plural semiconductor dies
CN106129041B (zh) 具有面阵单元连接体的可堆叠模塑微电子封装
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
EP2061080A1 (en) Semiconductor device, lead frame product used in the semiconductor device, and method for manufacturing the semiconductor device
GB2136205A (en) Semiconductor chip carrier and contact array package and method of construction
JP2002026187A (ja) 半導体パッケージ及び半導体パッケージの製造方法
TWI228950B (en) Circuit device, circuit module, and method for making a circuit device
WO2015083345A1 (ja) 部品内蔵配線基板及びその製造方法
JPH10149901A (ja) 電気抵抗器および電気抵抗器の製造方法
CN111146091B (zh) 一种散热封装结构的制造方法及散热结构
JPH0496258A (ja) 半導体装置用絶縁基板の製造方法およびそのための金属パターン板
JPH07106509A (ja) 多層構造半導体装置
CN116314057A (zh) 一种芯片双面互连封装结构及其制备方法
CN214313178U (zh) 一种芯片封装体和电子装置
JP3549316B2 (ja) 配線基板
TWI599283B (zh) 印刷電路板及其製作方法
JP2015109346A (ja) 部品内蔵配線基板及びその製造方法
KR100498470B1 (ko) 적층형 반도체 패키지 및 그 제조방법
JPH025014B2 (zh)
JP2002076175A (ja) 半導体パッケージおよびその製造方法
CN111883439B (zh) 一种芯片封装方法
JP2015141953A (ja) 部品内蔵配線基板及びその製造方法
CN115841995B (zh) 一种封装结构及封装方法
CN215266271U (zh) 基于铜箔载板的正反面芯片集成封装结构
JP2002343927A (ja) 半導体モジュール及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination