CN116314042A - 封装体及载板及载体 - Google Patents
封装体及载板及载体 Download PDFInfo
- Publication number
- CN116314042A CN116314042A CN202211211057.7A CN202211211057A CN116314042A CN 116314042 A CN116314042 A CN 116314042A CN 202211211057 A CN202211211057 A CN 202211211057A CN 116314042 A CN116314042 A CN 116314042A
- Authority
- CN
- China
- Prior art keywords
- carrier
- carrier plate
- circuit board
- carriers
- plastic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 claims description 45
- 239000004033 plastic Substances 0.000 claims description 35
- 229920003023 plastic Polymers 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 34
- 238000005452 bending Methods 0.000 claims description 17
- 239000011810 insulating material Substances 0.000 claims description 11
- 239000000969 carrier Substances 0.000 claims description 10
- 238000004891 communication Methods 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 79
- 239000000853 adhesive Substances 0.000 description 47
- 230000001070 adhesive effect Effects 0.000 description 47
- 239000000463 material Substances 0.000 description 24
- 239000012790 adhesive layer Substances 0.000 description 9
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 239000011889 copper foil Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000003292 glue Substances 0.000 description 6
- 239000002699 waste material Substances 0.000 description 6
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 238000005553 drilling Methods 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000001125 extrusion Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本发明公开封装体及载板及载体，载板借改变现有已知的电路板或框架定位孔的位置，使电路板或框架可用的面积增大，进而达到降低成本的功效，该定位孔被移到电路板或框架短的边条区域，或自电路板或框架移出到载板，同时，因载板借易剥离胶与电路板接合，使载板与电路板分离时不被损坏而能重复使用，可使封装体成本得以更低。
Description
技术领域
本发明属于电子装置封装技术领域，具体涉及封装体及载板及载体，尤指一种可提升电路板或框架的材料使用率，并使半导体封装体的成本得以降低。
背景技术
如图1A~图1D所示，是已知电子装置的制作方法，首先，如图1A所示，是一种工作板(working panel)俯视图，工作板功用是以工作板3为载具去制作电路板及载板，使电路板及载板可在制作封装体过程中使用，常用的工作板3面积是16英吋*20英吋，受封装体生产机具的限制，使工作板3只能设置10条面积是240mm*76.3mm(毫米)的电路板3a及载板80，在完成电路板3a及载板的制作过程后，需以分割制程(process)将各电路板3a及载板自工作板3中分割出来，分割后的电路板3a及载板才能置入制作封装体的机具内；接着，如图1B~图1C所示，图1B是分割后的电路板3a及载板80的俯视图，图1C是图1B的剖视图，该电路板3a具有上表面31、下表面32、定位孔34、接合区3m、长的边条36及短的边条38，接合区3m位于电路板3a上表面31，定位孔位34位于长的边条36，令边条36宽度是3.6mm，而短的边条38宽度是2.3mm，使接合区3m的面积是235.4mm*69.1mm用以容置复数个单元(unit)U，该单元U依需求可设计成不同的面积，电路板3a由复数个端点70、绝缘层40及复数个线路75堆叠组成，而单元U包含有复数个线路75、复数个端点70及绝缘层40，该载板80具有上表面81、下表面82及定位孔84，载板80上表面81与电路板3a下表面32接合，载板80定位孔84及电路板3a定位孔34在制作电路板3a的过程中，是在一次的机械钻孔制程中制成，使载板80定位孔84及电路板3a定位孔34同时存在、孔径相同及相对应设置，并使制作封装体机具的定位装置可穿越定位孔84、34而达到定位的功效，载板80是由二导电层50、5A及绝缘层4a堆叠组成，其中，二导电层50、5A实施为铜箔并重叠设置，且导电层50实施为载板80上表面81，绝缘层4a是塑料并与导电层5A接合；接着，如图1D所示，是电路板3a与塑料接合的剖视图，首先，提供晶片20、导电件10及塑料60，并提供封装体的制作方法，令塑料60与电路板3a接合区3m接合，并包覆晶片20及导电件10，接着，提供一剥离制程，将载板80的二导电层50及5A分开，因二导电层50、5A不易分开需以破坏方式剥离，使分离后的载板80损坏无法再使用，接着，提供移除制程将导电层50移除，使端点70下表面72裸露于大气中供电连通，然后，提供分割制程将各单元U分开成为独立的封装体；由上述可得，为生产复数个单元U，投入的材料还包含单元U以外的材料，如：工作板3中电路板3a以外的材料，这些材料含相对应载板80的材料都视为废料，因要分摊废料成本而增加了各单元U的成本，同时，仅使用一次的载板80更使封装体的成本居高不下。
发明内容
针对上述存在的技术问题，本发明目的是：提供封装体及载板及载体。
本发明的技术方案是：
本发明的目的在于提供一种形式的载板，所述载板可供制作封装体时使用，所述载板与承载着端点的载体相邻设置，并借接合件与所述载体接合，使所述载板在所述载体与塑料接合前不会与所述载体分离，所述载体是供电子元件接合及传输电性用以成为所述封装体的一部分，可实施为框架或电路板，所述载板至少由一绝缘材料制成的绝缘层组成，并具有上表面、下表面及复数个侧边，其中，所述载板的一侧边与所述载体的一侧边相邻设置。
本发明提供的另一种形式的载板，所述载板可供制作载体及封装体时使用，所述载板与承载着端点的载体呈堆叠设置，所述载板借具低黏性的接合件与所述载体接合，并使所述载板及所述载体可供制作所述封装体时使用，在所述载体与塑料接合前所述载板不会与所述载体分离，所述载体是供电子零件接合及传输电性用以成为所述封装体的一部分，可实施为框架或电路板，所述载板与所述载体堆叠设置，所述载板至少由一绝缘材料制成的绝缘层组成，并具有上表面、下表面及复数个侧边，且所述载板的弯曲程度需低于15mm或其长度的5%。
本发明还提供一种载体，所述载体可实施为框架或电路板，并具有上表面、下表面、复数个侧边、长边条、短边条及接合区，所述长边条位于长的侧边，所述短边条位于短的侧边，其中，所述长边条没有定位孔，所述接合区位于上表面供塑料接合及设置单元用，所述单元供晶片设置用并具有复数个端点，且至少一端点的下表面裸露于所述载体的下表面供对外电连通。
本发明还提供一种封装体，所述封装体是以上述的载体为载体，或以上述的载板的所述载板及所述载体，再结合晶片、导电件及塑料制作而成，所述晶片设于载体接合区的单元表面，并借所述导电件与所述单元的端点电连通；
所述塑料包覆所述晶片及所述导电件，并至少令一端点的下表面裸露于所述塑料外供对外电连通用。
与现有技术相比，本发明的优点是：
本发明的封装体，改变现有已知的电路板或框架定位孔位置，将定位孔自位于长的边条移到短的边条或载板，使位于电路板接合区的面积增大用以容设更多的单位，同时，以易剥离的黏着件替换已知载板与电路板不易剥离的接合方式，令载板与电路板分离时不被损坏而能重复的被使用，可使封装体成本得以更低。
附图说明
下面结合附图及实施例对本发明作进一步描述：
图1A~图1D为现有已知的电子装置的制作方法的示意图；
图2A~图2D为本发明实施例的载板与电路板接合的剖视图或俯视图；
图3A~图3D为本发明实施例的电路板及封装体制作方法的示意图；
图4A~图4E2为本发明实施例的电路板及封装体的制作方法的示意图；
图5~图6为本发明实施例的载板与电路板接合的剖视图；
图7为本发明实施例的载板与框架接合的剖视图。
其中：10.导电件；20.晶片；3.工作板；30、3a.电路板；31、41、51、71、81、91.上表面；32、42、52、72、82、92.下表面；33、83侧边；34、84、86.定位孔；35、3m.接合区；36、38. 边条；3B.框架；40、44.绝缘层；45. 胶层；50、55、5A.导电层；58、78.开孔；59.凹部；60.塑料；70.端点；75.线路；79.凸部；80、8A、8B、8C、8D.载板；85.离型件；90.黏着件；L、L5.长度；N.顶针；BQ.识别元件；U.单元；W5、Wa.宽度。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
实施例：
如图2A~图2D所示是第一类型的实施例，第一类型的特征是载板与承载着端点的载体相邻设置，载板借接合件与载体接合，使载板不会与载体分离，该承载着端点的载体是供电子零件或组件接合及传输电性用以成为封装体的一部分，其可实施为框架(leadframe)或电路板，而第一类型是以电路板为例说明，其中，图2A~图2C是电路板与载板接合的剖视图，其共同点如下：1) 电路板：各电路板30具有上表面31、下表面32、复数个侧边33、接合区35、长的边条36及短的边条38，边条36位于电路板30长的侧边33，边条38位于电路板30短的侧边33，而接合区35位于上表面31供塑料接合及供设置至少一个单元用，该单元至少具有供传输电性的端点，并与电子元件及塑料结合后成为封装体；2) 载板：载板8A主要功用之一是提供定位功用，用以确保电路板30接合区35是位于生产机具的作业区内，载板8A具有上表面81、下表面82、复数个侧边83及定位孔84，其中，定位孔84可设置在载板8A的边缘或中央位置并贯穿载板8A，使定位孔84分别裸露于载板8A的上表面81及下表面82，而电路板30至少与一载板8A相邻设置，图2A~图2C所示电路板30是与二载板8A相邻设置，使各载板8A的一侧边83可与电路板30长的侧边33或短的侧边33相邻设置，且载板8A的弯曲程度是有要求的，该弯曲程度的要求是载板8A的变形量需低于15mm或其长度的5%，使载板8A更是具有调整电路板30弯曲程度的功用，尤其当电路板30弯曲程度大而易造成挤压损坏或无法使用时，借由与载板8A的接合可避免上述的损坏，令载板8A可由一导电材料或一绝缘材料制成，或可由至少一导电层及至少一绝缘层堆叠组成各种不同层数及结构的载板，如：图1C、图3A~图7所示的载板等等；3) 接合件：各接合件可实施为黏着件90并具黏性，其主要功用是分别与载板8A与电路板30接合，使载板8A不会与电路板30分离，且黏着件90不会与电路板30的接合区35接合，黏着件90具有上表面、下表面及侧边；接着，图2A~图2C的不同点如下：1) 如图2A所示，载板8A与电路板30短的侧边33接合，而黏着件90设置在载板8A上表面81及电路板30短的边条38的表面，黏着件90亦可依需求设置在载板8A下表面及电路板30下表面32；2) 如图2B所示，载板8A与电路板30短的侧边33接合，载板8A与电路板30接合前，先将具黏性的黏着件90材料与载板8A材料混合在一起，使混合后的材料具有黏性，当载板8A要与电路板30接合时，可用涂佈或射出成型等方法制成载板8A，并借具有黏性材料的载板8A与电路板30侧边33接合在一起；3) 如图2C所示，载板8A与电路板30长的侧边33接合，而黏着件90位于电路板30侧边33及相邻载板8A侧边83之间；依上述说明，以图2B为例对比图1B现有技术具有以下优点，说明如下：
1. 材料成本低
1.1 电路板：当电路板30及已知电路板3a面积均是240mm*76.3mm时，因电路板30不具定位孔(34)，接合区35可更接近长的侧边33(参阅图2D)，使接合区35宽度W5最大可扩到76.3mm，若以扩大到74.3mm计，接合区35宽度W5将比电路板3a接合区3m宽度Wa的69.1mm多7.5%，据此，接合区35面积也增加7.5%，使电路板30的废料可减少6.7%，令接合区35可容置更多的单元U，各单元因分摊的废料少而能降低成本。
1.2 载板：因载板8A与电路板30短的侧边33接合，使载板8A的长度L可儘量的缩小，甚至可小于1.5mm，以常用的3.6mm为例，二载板8A的总长度仅为7.2mm，或仅是已知载板80长度的3%，使载板8A成本大幅降低，同时，因载板8A成本已大幅降低，载板8A可依重复使用的效益决定要重复使用或不重复使用，使载板8A的使用更具弹性。
2.制程少成本低：电路板30不需定位孔，至少可减少钻孔制程及钻孔成本。
如图2D所示实施例，是框架或电路板结构的俯视图，本例以电路板说明，电路板30面积与图1B电路板3a面积都是240mm*76.3mm，并具有长的边条36、短的边条38、上表面31、下表面、复数个侧边33、定位孔34及接合区35，其中，边条36位于电路板30长的侧边33，边条38位于电路板30短的侧边33，而接合区35位于电路板30上表面31供塑料60接合，定位孔34位于短的边条38，使边条38宽度大于或等于长的边条36宽度，并令边条38宽度是3.6mm，使接合区35长度L5是232.8mm，而长的边条36因无定位孔使接合区35宽度W5可扩大到76.3mm，以接合区35面积是232.8mm*74.3mm计，相比于图1B已知接合区3m的面积增加了6.3%，由此可得，接合区35面积因定位孔34移到短的边条38，可比定位孔34设置在长的边条36时更大，并能降低容置在接合区35内各单元U的成本，该电路板30侧边33至少设置一载板8C及识别元件BQ，该载板8C的功用至少是与图2A~图2C的载板8A功用相同请参阅图2A~图2C说明，载板8C借接合件与电路板30侧边33接合，并具上表面31、下表面及复数个侧边83，接合件可实施具黏件或不具黏性等适用的接合装置，其中，载板8C上表面81或下表面可设置条码(barcode)或二维条码(QR code)或射频标签(RFID)等适用的识别元件BQ，用以更精准或更即时的管理封装体制作过程及结果，其中，该射频标签也可设置在载板8C内部避免碰撞造成损坏，另外，载板8C可依需求增设如图3A~图6所示的定位孔(84、86)。
如图3A~图7所示是第二类型的实施例，第二类型的特征是载板与承载着端点的载体堆叠设置，载板借接合件与载体接合，使载板不会与载体分离，该承载着端点的载体是供电子零件或组件接合及传输电性用以成为封装体的一部分，其可实施为框架或电路板，第二类型是以电路板或框架为例说明，其中，图3A~图3D是封装体制作方法剖视图，该制作方法可用于以框架或电路板制作封装体的方法，本例以电路板说明，首先，如图3A所示，先提供一具有上表面81、下表面82、侧边83及定位孔84的载板8A，载板功用是以载板8A为载具去制作电路板并供封装体制程中使用，使载板8A与图1A中现有已知的工作板3具有相同的载具功用，同时，载板8A面积是依制作封装体机具作业区面积的限制而设计，使载板8A不需经分割就可投入制作封装体的制程中使用，且载板8A的弯曲程度是有要求的，该要求是载板8A的变形量需低于15mm或长度的5%，使载板8A更是具有调整电路板30弯曲程度的功用，令载板8A可以是一层环氧树脂或陶瓷等非金属材料制成的绝缘层，或至少由一绝缘层及至少一导电层堆叠组成不同层数及结构的载板，如：图1C及图4~图7所示的载板等等，该导电层可实施为铜箔或铁镍合金等适用的金属材料，使载板8A是由二层(含)以上的材料堆叠组成，并可令绝缘层或导电层设置在载板8A的内部，或设置在载板8A的表面，使绝缘层或导电层实施为载板8A的上表面81或下表面82，也可依需求移除部分的导电层，使导电层具有凹部(59，参阅图5)或贯穿的开孔(58，参阅图5)，该凹部及开孔裸露于导电层的表面可呈规则的网状(mesh)或其他图形，或设计成可供识别元件BQ用的图形，借设置凹部或开孔改变导电层的体积用以调整载板8A曲翘程度，该定位孔84设置在载板8A边缘的位置，定位孔84贯穿载板8A并分别裸露于载板8A上表面81及下表面82，供制作电路板30或封装体机具的定位用，接着，提供具有上表面91、下表面92的接合件，该接合件可实施为黏着件90或适用的接合装置，其中，黏着件90下表面92与载板8A上表面81接合，黏着件90至少由具黏性且易剥离的胶层45组成，胶层45可由二层黏胶材料堆叠或一层黏胶材料组成，本例的黏着件90是由一胶层45及一导电层50堆叠组成，该导电层50实施为铜箔或铁镍合金等适用的导电材料，导电层50与胶层45接合，并令导电层50上表面51实施为黏着件90上表面91，而胶层45下表面42实施为黏着件90下表面92；接着，如图3B及图3C所示，其中，图3B是俯视图，图3C是图3B的剖视图，提供贴膜、曝光、显影、蚀刻、剥膜及电镀等制制程及材料，将部分的导电层移除，并令导电层50未被移除的部分转换成电路板或框架的结构，本例以电路板30说明，并令胶层45与电路板30接合的表面转换成黏着件90上表面91，该电路板30由复数个端点70组成，并具有上表面31、下表面32、接合区35及复数个侧边33，其中，与电路板30下表面32与黏着件90上表面91接合，而裸露于大气中的表面实施为电路板30上表面31，接合区35位于上表面31供塑料接合及容置至少一个单元U用，单元U由复数个传输电性的端点70组成，因载板8A具定位孔84，令电路板30定位孔34成为非必要的组成元件，使电路板30可具有或不具有定位孔34；接着，如图3D所示，提供晶片、导电件及塑料等材料，及研磨、分割、贴片、焊接(bonding)及模压(molding)等制程用以制作封装体，令电路板30更是具有塑料60，塑料60与电路板30接合区35接合，并包覆晶片或导电件或电阻或电容或电感等电子元件，本图电子元件实施为晶片20及导电件10，该晶片20设置在接合区35并借导电件10与端点70电连通，接着，依胶层45特性提供分离制程，施加外力或热或紫外光(UV)等能量将黏着件90剥离，使电路板30与载板8A分开，并使载板8A与电路板30分离时不被损坏，接着，经一分割制程将电路板30各单元U分割成独立单元的封装体，并令端点70下表面72裸露于封装体外供电连通用，而载板8A可重复使用于图3A~图3D的制程中；依上述说明，对比图1A~图1D现有技术，至少具有以下优点：
1. 材料少成本低
1.1 载板：载板8A的成本随重复使用次数而快速减少，甚至可趋近于零。
1.2 电路板：电路板30是以载板8A为载具而制作出来，不会如已知工作板3需经分割制程而产生非必要的废料，据此，制作电路板30的废料率可比已知电路板3a的废料率低，且电路板30因不具定位孔可增大接合区35面积，使接合区35可容置更多单元U进而降低单元U的成本。
2. 制程少成本低
2.1 载板：除可重复使用而减少分割制程及钻孔制程的成本外，当载板8A组成元件越多，则可节省的成本就越多，如：参阅图1C所示，因载板80是由二导电层50、5A及绝缘层40三元件组成，需以压合制程将三元件堆叠压合在一起，若载板8A重复使用，则可减少压合制程及成本。
2.2 电路板：载板8A具有定位孔84，使电路板30至少可节省钻孔的成本。
如图4A~图4E2所示，是封装体制作方法剖视图，该制作方法可用于以框架或电路板制作封装体的方法，本例以电路板说明，首先，如图4A所示，提供一实施为黏着件90的接合件其具有上表面91、下表面92及侧边，黏着件90由导电层50及胶层45堆叠组成，该胶层45是易剥离的黏性材料，可由一层黏性材料组成，或由二层黏性材料堆叠组成，该导电层50可由一层或二层的铜箔或铁镍合金等适用的金属制成，其中，导电层50与胶层45接合，并令导电层50上表面51实施为黏着件90上表面91，而胶层45下表面42实施为黏着件90下表面92，接着，提供一离型件85，离型件85与黏着件90下表面92接合，可避免黏着件90下表面92与外来物黏着，该离型件85可实施为氟塑(fluorine plastic)或油纸等适用的非金属材料，或实施为经蚀刻液就可移除的铜箔等适用的金属材料；接着，如图4B1及图4B2所示，提供一贴膜、曝光、显影、蚀刻、剥膜及电镀等制程，用以制作无定位孔的电路板，首先，如图4B1所示，是以蚀刻制程将部分的导电层50移除，使未被移除的导电层50转换成电路板30，并令胶层45与电路板30接合的表面转换成黏着件90上表面91，而如图4B2所示，是以电镀制程在黏着件90上表面91，以堆积方式制作电路板30，图4B1及图4B2的电路板30至少具有上表面、下表面、侧边及接合区，并由复数个端点70组成，其中，端点70下表面72是电路板30下表面的一部分，并裸露于电路板30下表面供对外电连通用；接着，如图4C1及图4C2所示，提供分离制程，该分离制程可实施为剥离或蚀刻的方式，将离型件85移除使黏着件90下表面92裸露于大气中；接着，如图4D1及图4D2所示，提供具有上表面、下表面、侧边及定位孔的载板，载板功用是承载电路板30供制作封装体用，同时，载板及电路板不经分割就可投入制作封装体的制程中使用，并于完成制作封装体后，载板不会损坏可再供制作电路板30及封装体的制程中使用，且载板需符合弯曲程度的要求，该弯曲程度的要求是载板的变形量需低于15mm或长度的5%，首先，如图4D1所示的载板8A，载板8A与图3A载板8A的符号、特征及结构相同，请参阅图3A说明，接着，如图4D2所示的载板8B，载板8B的组成元件、功用及特征，依需求可与图3A载板8A的相同，载板8B具有上表面81、下表面82及定位孔86，该定位孔86没贯穿载板8B，使定位孔86只裸露于载板8B下表面82外部，且定位孔86也可依需求贯穿载板8B，使定位孔86可裸露于载板8B上表面81外部，接着，提供一贴合制程，使载板8A、8B上表面81与黏着件90下表面92接合，其中，图4D1载板8A定位孔84被黏着件90覆盖而未裸露于大气中；接着，如图4E1及图4E2所示，提供晶片20、导电件10及塑料60等材料，及研磨、分割、贴合、焊接及模压等制程用以制作封装体，该塑料60与电路板30接合区接合，并包覆晶片20及导电件10，其中，导电件10分别与晶片20及端点70电连通，使晶片20与端点70电连通，接着，提供剥离制程，使电路板30与黏着件90分离，并令端点70下表面72裸露于大气中供对外电连通用，而图4E2更是需再以蚀刻制程将导电层50移除后，端点70下表面72才裸露于大气中，由于易剥离的黏着件90，使载板8A、8B在剥离时不被损坏而能再供图4A~图4E2的制作过程中使用，另外，请参阅图2D及图5~图6的说明，载板8A、8B也可设置识别元件BQ提升制作封装体的管理效率；上述载板8A定位孔84及载板8B定位孔86，未裸露于载板8A、8B上表面81外部的功用说明如下；1) 成本更低：因定位孔84、86未裸露于载板8A、8B上表面81外，使定位孔84、86不受限制而可设置在载板8A、8B的边缘或中央的位置，并使载板8A、8B的面积可最小化，甚至可使黏着件90下表面92的一部分凸出载板8A、8B侧边83，据此，可降低载板的面积及材料成本；2) 功用更多：如图4E1所示，可提供顶针N用以分离黏着件90，该顶针N可穿过定位孔84使黏着件90更易与载板8A分离，或如图4E1及图4E2所示，在定位孔84、86内设置感知器(sensor)，使生产机具可用磁等非接触的方法检测载板是否在应有的位置，而不会因接触式方法造成载板的损坏。
如图5~图6所示实施例，是载板与电路板的剖视图，首先，如图5所示，该载板8A是由二绝缘层40、44及导电层55堆叠组成，导电层55可实施为铜箔或铁镍合金等适用的金属，并位于二绝缘层40、44之间，导电层55更可具有凹部59或贯穿的开孔58，借由凹部59及开孔58可改变导电层55的体积，用以调整载板8A弯曲的程度，且绝缘层40或绝缘层44可实施为陶瓷等适用的绝缘材料，用以调整载板8A的弯曲程度，该电路板30具有复数个端点70及开孔78，开孔78与端点70结合并贯穿接点70，开孔78可供填入塑料或导电材料用，使端点70增加与塑料的接合面积及强度而能提升封装体的品质，该实施为黏着件90的接合件是由胶层45及导电层50堆叠组成，其上表面91与电路板30下表面32接合，而下表面92与载板8A上表面81接合；接着，如图6所示，该载板8A是由二绝缘层40、44及导电层55堆叠组成，该绝缘层40位于绝缘层44与导电层55之间，且绝缘层40或绝缘层44可实施为陶瓷等材料，用以调整载板8A的弯曲程度，该电路板30具有复数个端点70及凸部79，凸部79与端点70接合并由电镀或蚀刻制程设置在端点70上表面71，使凸部79不会因黏合材料而造成脱落的损坏，凸部79可供导电件10或塑料60接合，用以提升导电件接合品质或降低导电件的成本，该黏着件90由胶层组成，其上表面91与电路板30下表面32接合，而下表面92与载板8A上表面81接合；再如图5及图6所示，在不改变电路板30面积的要求下，载板8A的上表面81或下表面82，可设置供制作电路板30或制作封装体使用的识别元件(BQ，参阅图2D)，该识别元件可实施为辨识图形(pattern)或条码或二维条码或射频标签等适用的元件，其中，射频标签也可设置在载板8A内部，避免外力撞击造成损坏，借由设置识别元件可提升制作电路板或制作封装体的自动化及管理效率，同时，载板8A即使设置识别元件，可借重复使用而大幅降低设置识别元件的成本。
如图7所示实施例，是载板与框架的剖视图，该载板8D具有上表面81、下表面82、侧边83，且一实施为射频标签的识别元件BQ设置在载板8D内部供资讯的收集及分享用，载板8D需符合弯曲程度的要求，该弯曲程度的要求是载板8D的变形量需低于15mm或长度的5%，使载板8A更是具有调整框架3B弯曲程度的功用，尤其当框架3B弯曲程度大而易造成挤压损坏或无法使用时，借由与载板8A的接合可避免上述的损坏，并令载板8D至少是由环氧树脂等适用绝缘材料制成的绝缘层组成，该框架3B是由导电的铜或铁镍合金等金属制成的已知框架，且已知可大量生产的框架3B厚度是大于127微米(μm)，框架3B由复数个单元U及复数个端点70组成，并具有上表面31、下表面32、侧边33、长的边条36、短的边条38、定位孔34及接合区35，其中，定位孔34位于长的边条36，接合区35位于上表面31供塑料60接合及设置端点70用，该实施为黏着件90的接合件至少是由易剥离的胶层45组成，并具有上表面91、下表面92及侧边，其中，上表面91与框架3B下表面32的一部分接合，同时，黏着件90的面积需大于框架3B接合区35的面积，且框架3B下表面32与框架3B接合区35相对应的部分需在黏着件90的范围内，用以防止充填塑料时塑料60自框架3B下表面32溢出，而黏着件90下表面92与载板8D上表面81接合；由上述说明得，框架3B不易与实施为射频标签的识别元件BQ结合，使框架3B的使用受到限制，当框架3B与具有射频标签的载板8D结合，将突破框架3B的限制而能提升制作封装体的管理效率而更具实用性，同时，因载板8D对弯曲程度是有要求的，使载板8D具有承载框架3B的功用，令框架3B与载板8D结合的结构，可降低框架3B厚度甚至可减少一半到63微米以下，进而降低封装体厚度而能符合半导体对厚度要更薄的需求，另外，也可依需求令载板8D具有定位孔，该定位孔可实施为图3A定位孔84或图4D1定位孔84或图4D2定位孔86，当实施为图3A的定位孔84时，框架3B定位孔34需与载板8A定位孔84相对应设置。
上述图2A~图7所示电路板、黏着件及载板，可相互置换或增设适用的元件以满足封装体的需求，如：电路板30可置换成框架3B，框架3B也可置换成电路板30，该载板(8A、8B、8C、8D)可由不同层数的导电层或绝缘层组成，或令导电层具有凹部或开孔，或令载板定位孔实施为贯穿载板或不贯穿载板，或令载板具有定位孔或不具有定位孔，或令载板与识别元件结合，该黏着件90或可由不同层数的导电层50或绝缘层组成等，或如：图2D所示载板8C可与图7所示框架3B接合，该载板8C可借一接合件与框架3B的任一侧边33接合，使框架3B具有条码或二维码，或射频标签等适用的识别元件BQ而具识别功效，该接合件可实施具黏性的黏着件90，或实施具有配合框架外形或载板8C外形而设计的接合装置，使载板8C可借接合件与框架3B接合，且该接合件可与载板8C结合成一组件，或使接合件不是与载板8C结合在一起，同时，由图2D载板8C与图7框架3B接合的说明可知，载板8C及接合件也可与图1A~图6所示实施例各电路板的任一侧边接合；故举凡数值变更或等效元件置换，或依本发明申请专利范围所作的均等变化与修饰，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种载板，其特征在于，所述载板可供制作封装体时使用，所述载板与承载着端点的载体相邻设置，并借接合件与所述载体接合，使所述载板在所述载体与塑料接合前不会与所述载体分离，所述载体是供电子元件接合及传输电性用以成为所述封装体的一部分，可实施为框架或电路板，所述载板至少由一绝缘材料制成的绝缘层组成，并具有上表面、下表面及复数个侧边，其中，所述载板的一侧边与所述载体的一侧边相邻设置。
2.一种载板，其特征在于，所述载板可供制作载体及封装体时使用，所述载板与承载着端点的载体呈堆叠设置，所述载板借具低黏性的接合件与所述载体接合，并使所述载板及所述载体可供制作所述封装体时使用，在所述载体与塑料接合前所述载板不会与所述载体分离，所述载体是供电子零件接合及传输电性用以成为所述封装体的一部分，可实施为框架或电路板，所述载板与所述载体堆叠设置，所述载板至少由一绝缘材料制成的绝缘层组成，并具有上表面、下表面及复数个侧边，且所述载板的弯曲程度需低于15mm或其长度的5%。
3.根据权利要求1或2所述的载板，其特征在于，所述载板具有识别元件，所述识别元件可设置在所述载板的表面或内部，所述识别元件可实施为辨识图形或条码或二维码或射频标签，其中，所述射频标签可设置在所述载板的内部。
4.根据权利要求1或2所述的载板，其特征在于，所述载板经过封装体的制程后，可重复的被使用，可再供制作载体用及供制作封装体用。
5.根据权利要求1或2所述的载板，其特征在于，所述载板具有定位孔，所述定位孔可设置在所述载板的边缘或中央位置，并至少裸露于所述载板的下表面。
6.根据权利要求1或2所述的载板，其特征在于，所述载板具有至少一层的导电层及至少一层绝缘层，所述绝缘层与所述导电层堆叠设置组成。
7.根据权利要求6所述的载板，其特征在于，所述导电层具有凹部或贯穿的开孔。
8.一种载体，其特征在于，所述载体可实施为框架或电路板，并具有上表面、下表面、复数个侧边、长边条、短边条及接合区，所述长边条位于长的侧边，所述短边条位于短的侧边，其中，所述长边条没有定位孔，所述接合区位于上表面供塑料接合及设置单元用，所述单元供晶片设置用并具有复数个端点，且至少一端点的下表面裸露于所述载体的下表面供对外电连通。
9.根据权利要求8所述的载体，其特征在于，所述短边条具有定位孔。
10.一种封装体，所述封装体是以权利要求8所述的载体为载体，或以权利要求1~2任一项所述的载板的所述载板及所述载体，再结合晶片、导电件及塑料制作而成，其特征在于，所述晶片设于载体接合区的单元表面，并借所述导电件与所述单元的端点电连通；
所述塑料包覆所述晶片及所述导电件，并至少令一端点的下表面裸露于所述塑料外供对外电连通用。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110137812 | 2021-10-12 | ||
| TW110137812A TW202316549A (zh) | 2021-10-12 | 2021-10-12 | 封裝體及載板及載體及其製作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116314042A true CN116314042A (zh) | 2023-06-23 |
Family
ID=86785686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211211057.7A Pending CN116314042A (zh) | 2021-10-12 | 2022-09-30 | 封装体及载板及载体 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116314042A (zh) |
| TW (1) | TW202316549A (zh) |
-
2021
- 2021-10-12 TW TW110137812A patent/TW202316549A/zh unknown
-
2022
- 2022-09-30 CN CN202211211057.7A patent/CN116314042A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TW202316549A (zh) | 2023-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7018844B2 (en) | Non-contact data carrier and method of fabricating the same | |
| EP1104017B1 (en) | Method of flip-chip mounting a semiconductor chip to a circuit board | |
| US7514636B2 (en) | Circuit component module, electronic circuit device, and method for manufacturing the circuit component module | |
| US11222861B2 (en) | Dual-interface IC card module | |
| US20090166431A1 (en) | Electronic component and manufacturing method thereof | |
| CN1901183A (zh) | 衬底、智能卡模块及制造它们的方法 | |
| JP4518024B2 (ja) | 電子装置 | |
| US9424507B2 (en) | Dual interface IC card components and method for manufacturing the dual-interface IC card components | |
| KR100460473B1 (ko) | 전자 태그 어셈블리 및 그 방법 | |
| KR100846236B1 (ko) | 스마트 카드 웹 및 그 제조 방법 | |
| JP4353181B2 (ja) | 電子装置の製造方法 | |
| CN116314042A (zh) | 封装体及载板及载体 | |
| JP2006196526A (ja) | 半導体チップの実装方法、配線回路基板の構造、及び配線回路基板の製造方法 | |
| TWM636266U (zh) | 一種封裝體用的載板及封裝體 | |
| KR101427339B1 (ko) | 알에프아이디 카드 및 그 제조방법 | |
| JP2002092577A (ja) | コンビカード及びその製造方法 | |
| JP2001256461A (ja) | コンビ型ｉｃカードの製造方法 | |
| KR100280085B1 (ko) | 가요성회로기판 구조와 이를 이용한 반도체패키지 및 그제조방법 | |
| US8299925B2 (en) | RFID tag and manufacturing method thereof | |
| KR20030051442A (ko) | 루프코일 접점을 메탈 플레이트로 접합한 스마트 카드 및그 제조 방법 | |
| KR200314518Y1 (ko) | 루프코일 접점을 메탈 플레이트로 접합한 스마트 카드 | |
| JP2004062634A (ja) | 非接触通信媒体の接合方法および非接触通信媒体 | |
| JP3888674B2 (ja) | 非接触データ通信媒体およびその製造方法 | |
| JP2009258943A (ja) | ストラップ、タグインレット及びｒｆｉｄタグ | |
| JP2014115938A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication |