CN116313774A - 一种调节晶圆内活性可操作区高度均一性的方法 - Google Patents

一种调节晶圆内活性可操作区高度均一性的方法 Download PDF

Info

Publication number
CN116313774A
CN116313774A CN202310332176.6A CN202310332176A CN116313774A CN 116313774 A CN116313774 A CN 116313774A CN 202310332176 A CN202310332176 A CN 202310332176A CN 116313774 A CN116313774 A CN 116313774A
Authority
CN
China
Prior art keywords
silicon oxide
area
wafer
active
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310332176.6A
Other languages
English (en)
Inventor
何杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202310332176.6A priority Critical patent/CN116313774A/zh
Publication of CN116313774A publication Critical patent/CN116313774A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种调节晶圆内活性可操作区高度均一性的方法，晶圆表面分为中心区域及边缘区域，中心区域设有相互间隔的有源区结构；有源区结构的顶部依次设有pad氧化层和氮化硅层；中心区域及边缘区域均覆盖有氧化硅；氧化硅填充于有源区结构之间并覆盖氮化硅层；经由去除有源区结构上方的氧化硅，进而去除有源区结构上的氮化硅层，将有源区结构顶部的pad氧化层露出；利用氢氟酸刻蚀晶圆中心区域的pad氧化层和氧化硅，及边缘区域的氧化硅，以减小中心区域与边缘区域上的氧化硅的高度差。本发明在深井离子注入工艺前通过DHF调节晶圆内外氧化硅高度，保证晶圆内氧化硅高度良好的均一性，提升晶圆内的氧化硅高度均一性。

Description

一种调节晶圆内活性可操作区高度均一性的方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种调节晶圆内活性可操作区高度均一性的方法。
背景技术
14nm及以下工艺制程浅沟道隔离化学机械研磨工艺(STI-CMP)后，为了保证Fin上氧化硅的形貌，晶圆内外氧化硅高度存在一定差异。且该差异会一直传导至气相刻蚀Fin回刻工艺后导致，导致Fin回刻后晶圆内Fin高度均一性差。需求优化工艺制程，改善晶圆内Fin高度均一性。
因此，需要提出一种新的方法来解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种调节晶圆内活性可操作区高度均一性的方法，用于解决现有技术中晶圆内氧化硅高度均一性差的问题。
为实现上述目的及其他相关目的，本发明提供一种调节晶圆内活性可操作区高度均一性的方法，至少包括：
步骤一、提供晶圆，所述晶圆表面分为中心区域及边缘区域，所述中心区域为距离所述晶圆圆心30mm半径范围内的区域；所述边缘区域为距离所述晶圆圆心30mm半径范围以外的环形区域；所述中心区域设有相互间隔的有源区结构；所述有源区结构的顶部设有pad氧化层；所述pad氧化层上设有氮化硅层；所述晶圆上的中心区域及边缘区域均覆盖有氧化硅；所述氧化硅填充于所述有源区结构之间并覆盖所述氮化硅层；
步骤二、经由化学机械研磨去除所述有源区结构上方的所述氧化硅，再由磷酸去除所述有源区结构上的所述氮化硅层，将所述有源区结构顶部的所述pad氧化层露出；
步骤三、利用氢氟酸刻蚀剂刻蚀所述晶圆中心区域浅沟道隔离区的所述氧化硅，以及边缘区域浅沟道隔离区的所述氧化硅，以减小所述中心区域与所述边缘区域上浅沟道隔离区的所述氧化硅的高度差；
步骤四、对所述晶圆进行阱的离子注入；
步骤五、气相刻蚀所述浅沟道隔离区的所述氧化硅和pad氧化硅，使得所述有源区结构顶部露出。
优选地，步骤一中的所述有源区结构为硅结构。
优选地，步骤一中位于所述晶圆上的所述有源区结构根据其分布疏密不同分为稀疏区和密集区。
优选地，步骤一中的所述氧化硅顶部已经过平坦化处理。
优选地，步骤三中氢氟酸刻蚀后，所述中心区域的所述氧化硅的高度比所述有源区结构高2～10nm。
优选地，步骤三中的中心区域和边缘区域的所述氧化硅的刻蚀厚度为0.3～3nm。
优选地，步骤三中所述中心区域的所述氧化硅刻蚀的厚度小于边缘区域的所述氧化硅刻蚀的厚度。
优选地，步骤三中所述中心区域的所述氧化硅刻蚀的厚度与边缘区域的所述氧化硅刻蚀的厚度的差为0.4～1nm。
优选地，步骤五中利用Certas气相刻蚀工艺刻蚀所述中心区域的所述氧化硅。
如上所述，本发明的调节晶圆内活性可操作区高度均一性的方法，具有以下有益效果：本发明通过在深井离子注入工艺之前增加DHF调节晶圆内外氧化硅高度，在关键工艺Certas气相刻蚀回刻工艺前保证晶圆内氧化硅高度良好的均一性，提升改善Certas气相刻蚀Fin回刻工艺后晶圆内的氧化硅高度均一性。
附图说明
图1显示为本发明的晶圆上中心区域的有源区结构的剖面结构示意图；
图2显示为本发明中去除有源区结构上的氮化硅层后的结构示意图；
图3显示为本发明中刻蚀中心区域和边缘区域的氧化硅后形成的结构示意图；
图4显示为本发明中刻蚀露出有源区结构顶部的结构示意图；
图5显示为本发明中氢氟酸刻蚀后中心区域和边缘区域的均一性的电子图像；
图6显示为本发明的调节晶圆内活性可操作区高度均一性的方法流程图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种调节晶圆内活性可操作区高度均一性的方法，如图6所示，图6显示为本发明的调节晶圆内活性可操作区高度均一性的方法流程图，该方法至少包括以下步骤：
步骤一、提供晶圆，所述晶圆表面分为中心区域及边缘区域，所述中心区域为距离所述晶圆圆心30mm半径范围内的区域；所述边缘区域为距离所述晶圆圆心30mm半径范围以外的环形区域；所述中心区域设有相互间隔的有源区结构；所述有源区结构的顶部设有pad氧化层；所述pad氧化层上设有氮化硅层；所述晶圆上的中心区域及边缘区域均覆盖有氧化硅；所述氧化硅填充于所述有源区结构之间并覆盖所述氮化硅层；
本发明进一步地，本实施例的步骤一中的所述有源区结构为硅结构。
本发明进一步地，本实施例的步骤一中位于所述晶圆上的所述有源区结构根据其分布疏密不同分为稀疏区和密集区。
本发明进一步地，本实施例的步骤一中的所述氧化硅顶部未经过平坦化处理。
如图1所示，图1显示为本发明的晶圆上中心区域的有源区结构的剖面结构示意图。该步骤一中所述中心区域设有相互间隔的有源区结构01；所述有源区结构的顶部设有pad氧化层02；所述pad氧化层02上设有氮化硅层03；所述晶圆上的中心区域及边缘区域均覆盖有氧化硅04；所述氧化硅04填充于所述有源区结构01之间并覆盖所述氮化硅层03；本实施例的步骤一中的所述有源区结构为硅结构。也就是说本实施例中的所述有源区结构为鳍式场效应晶体管(FinFET)中的Fin结构。
本实施例的步骤一中位于所述晶圆上的所述有源区结构01根据其分布疏密不同分为稀疏区(ISO)和密集区(Dense)。本实施例的步骤一中的所述氧化硅顶部未经过平坦化处理(CMP)。
步骤二、经由平坦化处理去除所述有源区结构上方的所述氧化硅，再由磷酸去除所述有源区结构上的所述氮化硅层，将所述有源区结构顶部的所述pad氧化层露出；如图2所示，图2显示为本发明中去除有源区结构上的氮化硅层后的结构示意图。该步骤二经由平坦化处理去除所述有源区结构01上方的所述氧化硅04，再由磷酸去除所述有源区结构01上的所述氮化硅层02，将所述有源区结构01顶部的所述pad氧化层02露出。
步骤三、利用氢氟酸刻蚀剂刻蚀所述晶圆中心区域浅沟道隔离区的所述氧化硅，以及边缘区域浅沟道隔离区的所述氧化硅，以减小所述中心区域与所述边缘区域上浅沟道隔离区的所述氧化硅的高度差；
本发明进一步地，本实施例的步骤三中氢氟酸刻蚀后，所述中心区域的所述氧化硅的高度比所述有源区结构高2～10nm。
本发明进一步地，本实施例的步骤三中的中心区域和边缘区域的所述氧化硅的刻蚀厚度为0.3～3nm。
本发明进一步地，本实施例的步骤三中所述中心区域的所述氧化硅刻蚀的厚度小于边缘区域的所述氧化硅刻蚀的厚度。
本发明进一步地，本实施例的步骤三中所述中心区域的所述氧化硅刻蚀的厚度与边缘区域的所述氧化硅刻蚀的厚度的差为0.4～1nm。
如图3所示，图3显示为本发明中刻蚀中心区域和边缘区域的氧化硅后形成的结构示意图。
该步骤三利用氢氟酸刻蚀剂(DHF)刻蚀所述晶圆中心区域浅沟道隔离区的所述氧化硅04，以及边缘区域浅沟道隔离区的所述氧化硅(图1至图4并未示出边缘区域)，以减小所述中心区域与所述边缘区域上浅沟道隔离区的所述氧化硅的高度差。氢氟酸刻蚀后，所述中心区域的所述氧化硅04的高度比所述有源区结构01高2～10nm。本实施例中的中心区域和边缘区域的所述氧化硅的刻蚀厚度为0.3～3nm。所述中心区域的所述氧化硅刻蚀的厚度小于边缘区域的所述氧化硅刻蚀的厚度。所述中心区域的所述氧化硅刻蚀的厚度与边缘区域的所述氧化硅刻蚀的厚度的差为0.4～1nm。
步骤四、对所述晶圆进行阱的离子注入；
步骤五、气相刻蚀所述浅沟道隔离区的所述氧化硅和pad氧化硅02，使得所述有源区结构顶部露出。如图4所示，图4显示为本发明中刻蚀露出有源区结构顶部的结构示意图。该步骤五刻蚀所述浅沟道隔离区的所述氧化硅04和pad氧化硅02，使得所述有源区结构01顶部露出，形成如图4所示的结构。
本发明进一步地，本实施例的步骤五中利用Certas气相刻蚀刻蚀工艺刻蚀所述浅沟道隔离区的所述氧化硅。
如图5所示，图5显示为本发明中氢氟酸刻蚀后中心区域和边缘区域的均一性的光学高度图像。由此可见，改善后Fin回刻之后Fin高度均一性从之前的Full map Range约1.6nm减少到约1.3nm,CDU full range提升18.7％。
综上所述，本发明通过在深井离子注入工艺之前增加DHF调节晶圆内外氧化硅高度，在关键工艺Certas气相刻蚀回刻工艺前保证晶圆内氧化硅高度良好的均一性，提升改善Certas气相刻蚀Fin回刻工艺后晶圆内的氧化硅高度均一性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种调节晶圆内活性可操作区高度均一性的方法，其特征在于，至少包括：
步骤一、提供晶圆，所述晶圆表面分为中心区域及边缘区域，所述中心区域为距离所述晶圆圆心30mm半径范围内的区域；所述边缘区域为距离所述晶圆圆心30mm半径范围以外的环形区域；所述中心区域设有相互间隔的有源区结构；所述有源区结构的顶部设有pad氧化层；所述pad氧化层上设有氮化硅层；所述晶圆上的中心区域及边缘区域均覆盖有氧化硅；所述氧化硅填充于所述有源区结构之间并覆盖所述氮化硅层；
步骤二、经由化学机械研磨去除所述有源区结构上方的所述氧化硅，再由磷酸去除所述有源区结构上的所述氮化硅层，将所述有源区结构顶部的所述pad氧化层露出；
步骤三、利用氢氟酸刻蚀剂刻蚀所述晶圆中心区域浅沟道隔离区的所述氧化硅，以及边缘区域浅沟道隔离区的所述氧化硅，以减小所述中心区域与所述边缘区域上浅沟道隔离区的所述氧化硅的高度差；
步骤四、对所述晶圆进行阱的离子注入；
步骤五、气相刻蚀所述浅沟道隔离区的所述氧化硅和pad氧化硅，使得所述有源区结构顶部露出。
2.根据权利要求1所述的调节晶圆内活性可操作区高度均一性的方法，其特征在于：步骤一中的所述有源区结构为硅结构。
3.根据权利要求1所述的调节晶圆内活性可操作区高度均一性的方法，其特征在于：步骤一中位于所述晶圆上的所述有源区结构根据其分布疏密不同分为稀疏区和密集区。
4.根据权利要求1所述的调节晶圆内活性可操作区高度均一性的方法，其特征在于：步骤一中的所述氧化硅顶部已经过化学机械研磨平坦化处理。
5.根据权利要求1所述的调节晶圆内活性可操作区高度均一性的方法，其特征在于：步骤三中氢氟酸刻蚀后，所述中心区域的所述氧化硅的高度比所述有源区结构高2～10nm。
6.根据权利要求1所述的调节晶圆内活性可操作区高度均一性的方法，其特征在于：步骤三中的中心区域和边缘区域的所述氧化硅的刻蚀厚度为0.3～3nm。
7.根据权利要求1所述的调节晶圆内活性可操作区高度均一性的方法，其特征在于：步骤三中所述中心区域的所述氧化硅刻蚀的厚度小于边缘区域的所述氧化硅刻蚀的厚度。
8.根据权利要求7所述的调节晶圆内活性可操作区高度均一性的方法，其特征在于：步骤三中所述中心区域的所述氧化硅刻蚀的厚度与边缘区域的所述氧化硅刻蚀的厚度的差为0.4～1nm。
9.根据权利要求1所述的调节晶圆内活性可操作区高度均一性的方法，其特征在于：步骤五中利用Certas气相刻蚀工艺刻蚀所述中心区域的所述氧化硅。
CN202310332176.6A 2023-03-30 2023-03-30 一种调节晶圆内活性可操作区高度均一性的方法 Pending CN116313774A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310332176.6A CN116313774A (zh) 2023-03-30 2023-03-30 一种调节晶圆内活性可操作区高度均一性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310332176.6A CN116313774A (zh) 2023-03-30 2023-03-30 一种调节晶圆内活性可操作区高度均一性的方法

Publications (1)

Publication Number Publication Date
CN116313774A true CN116313774A (zh) 2023-06-23

Family

ID=86814979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310332176.6A Pending CN116313774A (zh) 2023-03-30 2023-03-30 一种调节晶圆内活性可操作区高度均一性的方法

Country Status (1)

Country Link
CN (1) CN116313774A (zh)

Similar Documents

Publication Publication Date Title
CN108735813B (zh) 半导体结构及其形成方法
TW201351654A (zh) 場效電晶體結構及其製造方法
CN107346759B (zh) 半导体结构及其制造方法
KR20040096365A (ko) 반도체소자의 제조방법
US6723617B1 (en) Method of manufacturing a semiconductor device
TW452879B (en) Method for removing polishing stop layer
CN109427552B (zh) 半导体装置的形成方法
CN110517957B (zh) 一种场氧化层及其形成方法
CN111223811A (zh) 浅沟槽隔离结构及其制作方法
CN116313774A (zh) 一种调节晶圆内活性可操作区高度均一性的方法
JP2004265989A (ja) 半導体装置の製造方法
CN113192841B (zh) 半导体器件的制造方法
CN112908836B (zh) 半导体结构及其形成方法
CN111933569A (zh) 一种半导体器件及其形成方法
CN101752288B (zh) 改善边缘凹陷的浅槽隔离工艺
CN116190314B (zh) 一种半导体结构及其制备方法
CN111834222A (zh) 半导体结构及其形成方法
US20230069801A1 (en) Metal Gate Structure of High-Voltage Device and Method for Making the Same
US11810786B2 (en) Method for fabricating semiconductor device
CN115346912B (zh) 浅沟槽隔离结构的制备方法
CN117954315A (zh) 移除栅极上硬掩模的方法
CN118248624A (zh) Soi衬底引出的制造方法
CN112259505B (zh) 半导体器件鳍体的形成方法
US20120299157A1 (en) Semiconductor process and fabricated structure thereof
CN118102724A (zh) 闪存单元和外围电路的有源区形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination