CN116298824A - Ic封装基板的测试方法及系统 - Google Patents
Ic封装基板的测试方法及系统 Download PDFInfo
- Publication number
- CN116298824A CN116298824A CN202310523505.5A CN202310523505A CN116298824A CN 116298824 A CN116298824 A CN 116298824A CN 202310523505 A CN202310523505 A CN 202310523505A CN 116298824 A CN116298824 A CN 116298824A
- Authority
- CN
- China
- Prior art keywords
- substrate
- actual
- solder ball
- puppet
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明属于半导体制造、测试技术领域，具体涉及一种IC封装基板的测试方法及系统，其用于第1基板和第2基板间的焊接点的测试，所述第1基板有至少一组成组设置的焊球，每组焊球包括一个第1基板第一实际焊球、一个第1基板傀儡焊球；所述第2基板设置有种类和位置与第1基板上的成组焊球相同的成组焊球，每组焊球包括一个第2基板第一实际焊球、一个第2基板傀儡焊球、一个第2基板第二实际焊球。本发明通过重布线层与傀儡焊球及实际焊球之间的“半导通”设置，采用较少的测量点，达到了可根据需要检测包括傀儡和实际焊球所有焊点的功能。
Description
技术领域
本发明属于半导体制造、测试技术领域，具体涉及一种IC封装基板的测试方法及系统。
背景技术
BGA封装（Ball Grid Array球栅阵列）是常用的IC（集成电路）封装形式，其以阵列形的球形焊接点而得名。封装在基板上的芯片经过焊接后形成BGA器件。但由于成矩形阵列的焊接点在焊接后实际上处于芯片内部，其焊接的质量及状态处于难以测试的状态。尤其在成品进行了一些物理（如冷热环境、掉落等）测试之后，更难以发现焊接是否发生了缺陷。
中国发明专利CN109752413B公开了一种测试两基板之间多个焊球的结构及其方法，附图1-2是CN109752413B公开的焊球测试系统示意图。然而该方案中，在实际起到芯片连接作用的“实际焊球”之外设置了一些仅用于测试的“傀儡焊球”，并以傀儡焊球的电学特性来推测傀儡焊球的焊接质量，再根据傀儡焊球的焊接质量推算实际焊球的焊接质量，仍无法实现直接测试实际焊球的焊接状况。
发明内容
（一）技术问题
现有技术中未出现直接测量实际焊球焊接质量情况的方案，为真实地评估制造工艺的质量带来一些不便。
（二）技术方案
一种IC封装基板的测试方法，其用于第1基板和第2基板间的焊接点的测试，所述第1基板有至少一组成组设置的焊球，每组焊球包括一个第1基板第一实际焊球、一个第1基板傀儡焊球，一个第1基板第二实际焊球，所述第1基板第一实际焊球及第1基板第二实际焊球与芯片连接，第1基板傀儡焊球通过第1傀儡导线连接到第1基板外部的第1测量点；
并且焊球与芯片之间的基板内层设置有重布线层，所述第1基板第一实际焊球通过重布线层的线路与第1基板傀儡焊球连接；所述第1基板第二实际焊球通过重布线层的线路连接到第1基板外部的第2测量点；
所述第2基板设置有种类和位置与第1基板上的成组焊球相同的成组焊球，每组焊球包括一个第2基板第一实际焊球、一个第2基板傀儡焊球、一个第2基板第二实际焊球，第2基板傀儡焊球通过第2傀儡导线连接到第2基板外部的第4测量点；并且焊球与芯片之间的基板内层设置有重布线层，所述第2基板第二实际焊球通过重布线层的线路与第2基板傀儡焊球连接；所述第2基板第一实际焊球通过重布线层的线路连接到第2基板外部的第3测量点；
进行测试时，先检测每一组对应的第2测量点与第4测量点之间的电学特性，评估傀儡焊球之间的焊接情况；再检测第2测量点与第3测量点之间的电学特性，评估两个基板的相应的第一实际焊球之间的焊接情况；再检测第1测量点与第4测量点之间的电学特性，评估两个基板的相应的第二实际焊球之间的焊接情况。
作为本发明所述的一种IC封装基板的测试方法的优选方案，其中：所述第1基板左右两边每边设置六组成组焊球，两边的焊球对称排列。
作为本发明所述的一种IC封装基板的测试方法的优选方案，其中：所述电学特性为电阻值。
本发明还设计了实现上述测试方法的IC封装基板的测试系统。
（三）有益效果
本发明提供一种IC封装基板的测试方法及系统，其用于第1基板和第2基板间的焊接点的测试，所述第1基板有至少一组成组设置的焊球，每组焊球包括一个第1基板第一实际焊球、一个第1基板傀儡焊球；所述第2基板设置有种类和位置与第1基板上的成组焊球相同的成组焊球，每组焊球包括一个第2基板第一实际焊球、一个第2基板傀儡焊球、一个第2基板第二实际焊球。本发明通过重布线层与傀儡焊球及实际焊球之间的“半导通”设置，采用较少的测量点，达到了可根据需要检测包括傀儡和实际焊球所有焊点的功能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为现有技术CN109752413B的测试系统的焊球分布示意图；
图2为图1中测试垫与焊球分布示意图；
图3为根据本发明的第1基板焊球分布示意图；
图4为根据本发明的第2基板焊球分布示意图；
图5为第1-2基板焊接后截面剖视示意图；
图6为图5中只观察第1基板上焊球及线路示意图；
图7为图5中只观察第2基板上焊球及线路示意图；
图8为图5中最小焊接单元简化后示意图。
附图标记：
10.第一基板
20.第二基板
P1-4.第一基板的四个角
Q1-4.第二基板的四个角
A1. 第一基板的表面
A2. 第二基板的表面
12-13、22-23.焊接点
14.第一导线
21.设置区域
24.第二导线
30.傀儡焊球
40.测试垫
50.实际焊球
1.第1基板
R1-4.第1基板角点
R01.第1基板第一实际焊球
R02.第1基板傀儡焊球
R03.第1基板第二实际焊球
S1-4.第2基板角点
S01.第2基板第一实际焊球
S02.第2基板傀儡焊球
S03.第2基板第二实际焊球
1-1.第1基板重布线层
R12L.第1基板虚实连线
R02L.第1傀儡导线
R03L.第2傀儡导线
T1.第1测量点
T2.第2测量点
2.第2基板
2-1.第2基板重布线层
S01L、S23L重布线层的线路
S12L.第2基板虚实连线
S02L.第3傀儡导线
S03L.第4傀儡导线
U1.第3测量点
U2.第4测量点。
实施方式
下面将结合实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。下面结合实施例对本发明做进一步说明。
请参阅图3，其与CN 109752413 B中一图例一样，空心的圆形表示傀儡焊球；有剖面线的圆形表示实际焊球；其显示了第1基板1中焊球的一种可能的布置方式，在与图4的第2基板焊合后，图3中第1基板四个角R1、R2、R3、R4与第2基板2的四个角S1、S2、S3、S4重合，并且第1基板的轮廓范围与第2基板中的虚线范围重合，第1基板与第2基板上都有位置对应、阵列排列的焊球。图5中显示了从侧面观察，第1基板在上，第2基板在下，焊点焊合后的示意图，为显示来源不同的焊球，而采用了夸张的示意方式，实际上焊接后的两块基板的焊球是紧密融合的。
在本方案中，于第1基板与第2基板的对应的位置上设置有傀儡焊球，即专门用来测试封装完成后的产品在各种条件下的焊接性能的焊球，其在图中用空心的圆表示；区别于正常的、与芯片连接的实际焊球（用有填充的圆表示）。
因为第1基板与第2基板上的焊球的布局、焊球的种类实际上是对应的而且，因此焊接后实际焊球与实际焊球焊接，起到连通两个基板上的芯片的功能；傀儡焊球与傀儡焊球连接起到形成测试点的功能。
又因为傀儡焊球与实际焊球仅在于后面连接的内容不同，而自身的形态构造和焊接工艺都没有区别，因此可以通过用电学仪器测试傀儡焊球焊接点两端的电学特性（如电阻、电流值等）来检测1.该焊接点的焊接质量；2.多个焊接点之间是否一致。
现有技术存在的问题首先是，难以检测实际焊球的真实焊接质量，如CN109752413B中记载的，有些焊接误差来自于两个基板相对位置的不精确，如果是平行错位，那么检测傀儡焊球也将得到误差接近的电学特性，而误以为焊接良好；又如，阵列内部的某个实际焊球，因为导热不均匀、焊球材质不佳等问题而焊接不良，实际难以检测，因为实际焊球的上下连接着芯片器件和另一实际焊球，周围是其他焊球，其非常难以检测。
在现有技术中一般采用物理方法，如2.5维X射线(2.5DX-Ray)、45度角光学显微镜检查，但这些检测是成本极高或破坏性的。
本发明提出了一种IC封装基板的测试方法，其用于第1基板和第2基板间的焊接点的测试，其特征在于：所述第1基板有至少一组成组设置的焊球，每组焊球包括一个第1基板第一实际焊球R01、一个第1基板傀儡焊球R02，一个第1基板第二实际焊球R03，所述第1基板第一实际焊球R01及第1基板第二实际焊球R03与芯片连接，第1基板傀儡焊球R02通过第1傀儡导线连接到第1基板外部的第2测量点T2。
并且焊球与芯片之间的基板内层设置有重布线层（re-distribution layer，RDL），所述第1基板第一实际焊球R01通过重布线层的线路R12L与第1基板傀儡焊球R02连接；所述第1基板第二实际焊球R03通过重布线层的线路R03L连接到第1基板外部的第1测量点T1。
所述第2基板设置有种类和位置与第1基板上的成组焊球相同的成组焊球，每组焊球包括一个第2基板第一实际焊球S01、一个第2基板傀儡焊球S02、一个第2基板第二实际焊球S03，第2基板傀儡焊球S02通过第2傀儡导线连接到第2基板外部的第4测量点U2；并且焊球与芯片之间的基板内层设置有重布线层（re-distribution layer，RDL），所述第2基板第二实际焊球S03通过重布线层的线路S23L与第2基板傀儡焊球S02连接；所述第2基板第一实际焊球S01通过重布线层的线路S01L连接到第2基板外部的第3测量点U1。
进行测试时，先检测每一组对应的测量点T2与U2之间的电学特性，评估傀儡焊球之间的焊接情况；再检测第2测量点T2与第3测量点U1之间的电学特性，评估两个基板的相应的第一实际焊球之间的焊接情况；再检测第1测量点T1与第4测量点U2之间的电学特性，评估两个基板的相应的第二实际焊球之间的焊接情况。
本具体实施方式借助于基板中间的重布线层，使实际焊球在连接到芯片的同时，还可以连接到用于测试的傀儡焊球，并且与傀儡焊球的测试方式采用共用的测量点。但由于两个基板中重布线层连接方式的差异（具体见附图8），共用测量点并不会出现短接等问题，并且检测三对六个焊球的连接，仅需要四个测量点。在不测量的实际使用场合，各测量点等于留空，不影响器件的使用。
本具体实施方式中成组的焊球即构成测量单位，可以如附图3-4一样，排布尽可能多的焊球组，以在生产测试环节更多地进行测试。但也可仅设置少量的焊球组（傀儡焊球），减少对管脚的占用。
进一步地，所述第1基板左右两边每边设置六组成组焊球，两边的焊球对称排列。
进一步地，所述电学特性为电阻值。
本发明还设计了实现上述测试方法的IC封装基板的测试系统。
本发明中，所述第1基板有至少一组成组设置的焊球，每组焊球包括一个第1基板第一实际焊球、一个第1基板傀儡焊球，一个第1基板第二实际焊球，所述第1基板第一实际焊球及第1基板第二实际焊球与芯片连接，第1基板傀儡焊球通过第1傀儡导线连接到第1基板外部的第1测量点。
并且焊球与芯片之间的基板内层设置有重布线层，所述第1基板第一实际焊球R01通过重布线层的线路与第1基板傀儡焊球连接；所述第1基板第二实际焊球通过重布线层的线路连接到第1基板外部的第2测量点。
所述第2基板设置有种类和位置与第1基板上的成组焊球相同的成组焊球，每组焊球包括一个第2基板第一实际焊球、一个第2基板傀儡焊球、一个第2基板第二实际焊球，第2基板傀儡焊球通过第2傀儡导线连接到第2基板外部的第4测量点；并且焊球与芯片之间的基板内层设置有重布线层，所述第2基板第二实际焊球通过重布线层的线路与第2基板傀儡焊球连接；所述第2基板第一实际焊球通过重布线层的线路连接到第2基板外部的第3测量点。
进行测试时，先检测每一组对应的第2测量点与第4测量点之间的电学特性，评估傀儡焊球之间的焊接情况；再检测第2测量点与第3测量点之间的电学特性，评估两个基板的相应的第一实际焊球之间的焊接情况；再检测第1测量点与第4测量点之间的电学特性，评估两个基板的相应的第二实际焊球之间的焊接情况。
傀儡焊球首先可以测试宽泛的焊接情况，其次也提供了引出的测量点，并在重布线层与实际焊球连接，使针对实际焊球的测试成为了可能。并且在不进行测试的时候，实际焊球引出的测量点悬空，不需要其他的调整即可正常使用。
在本发明的描述中，此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接或彼此可通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，术语“一个实施例”、“一些实施例”、 “示例”、“具体示例”、或“一些示例”等意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (4)
1.一种IC封装基板的测试方法，其特征在于：其用于第1基板和第2基板间的焊接点的测试，所述第1基板有至少一组成组设置的焊球，每组焊球包括一个第1基板第一实际焊球、一个第1基板傀儡焊球，一个第1基板第二实际焊球，所述第1基板第一实际焊球及第1基板第二实际焊球与芯片连接，第1基板傀儡焊球通过第1傀儡导线连接到第1基板外部的第1测量点；
并且焊球与芯片之间的基板内层设置有重布线层，所述第1基板第一实际焊球通过重布线层的线路与第1基板傀儡焊球连接；所述第1基板第二实际焊球通过重布线层的线路连接到第1基板外部的第2测量点；
所述第2基板设置有种类和位置与第1基板上的成组焊球相同的成组焊球，每组焊球包括一个第2基板第一实际焊球、一个第2基板傀儡焊球、一个第2基板第二实际焊球，第2基板傀儡焊球通过第2傀儡导线连接到第2基板外部的第4测量点；并且焊球与芯片之间的基板内层设置有重布线层，所述第2基板第二实际焊球通过重布线层的线路与第2基板傀儡焊球连接；所述第2基板第一实际焊球通过重布线层的线路连接到第2基板外部的第3测量点；
进行测试时，先检测每一组对应的第2测量点与第4测量点之间的电学特性，评估傀儡焊球之间的焊接情况；再检测第2测量点与第3测量点之间的电学特性，评估两个基板的相应的第一实际焊球之间的焊接情况；再检测第1测量点与第4测量点之间的电学特性，评估两个基板的相应的第二实际焊球之间的焊接情况。
2.根据权利要求1所述的一种IC封装基板的测试方法，其特征在于：所述第1基板左右两边每边设置六组成组焊球，两边的焊球对称排列。
3.根据权利要求1所述的一种IC封装基板的测试方法，其特征在于：所述电学特性为电阻值。
4.一种IC封装基板的测试系统，其特征在于，用于实现权利要求1-3任一项所述的IC封装基板的测试方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310523505.5A CN116298824B (zh) | 2023-05-10 | 2023-05-10 | Ic封装基板的测试方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310523505.5A CN116298824B (zh) | 2023-05-10 | 2023-05-10 | Ic封装基板的测试方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116298824A true CN116298824A (zh) | 2023-06-23 |
| CN116298824B CN116298824B (zh) | 2023-09-15 |
Family
ID=86796167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310523505.5A Active CN116298824B (zh) | 2023-05-10 | 2023-05-10 | Ic封装基板的测试方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116298824B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040089464A1 (en) * | 2002-11-08 | 2004-05-13 | Shigeru Yamada | Semiconductor device having packaging structure |
| US20050202597A1 (en) * | 2004-03-12 | 2005-09-15 | Noriyuki Takahashi | Manufacturing method of a tray, a socket for inspection, and a semiconductor device |
| US20110157853A1 (en) * | 2009-12-31 | 2011-06-30 | Stmicroelectronics Asia Pacific Pte Ltd. | Fan-out wafer level package with polymeric layer for high reliability |
| CN102598259A (zh) * | 2009-11-10 | 2012-07-18 | 美士美积体产品公司 | 用于改善晶片级封装的可靠性的再分布层增强 |
| US20140111242A1 (en) * | 2012-10-24 | 2014-04-24 | Nvidia Corporation | Method and apparatus for testing interconnection reliability of a ball grid array on a testing printed circuit board |
| CN106206625A (zh) * | 2015-03-25 | 2016-12-07 | 精材科技股份有限公司 | 一种芯片尺寸等级的感测芯片封装体及其制造方法 |
| US20170193649A1 (en) * | 2015-08-05 | 2017-07-06 | Harbin Institute Of Technology | Multi-type BGA Chip Visual Recognition Method Using Line Based Clustering |
| US20180145001A1 (en) * | 2008-03-31 | 2018-05-24 | Renesas Electronics Corporation | Manufacturing method of semiconductor device |
| CN109752413A (zh) * | 2018-12-27 | 2019-05-14 | 苏州佳世达电通有限公司 | 测试两基板之间多个焊球的结构及其方法 |
| KR20190051335A (ko) * | 2017-11-06 | 2019-05-15 | 주식회사 오킨스전자 | Ｓ-타입 ｐｉｏｎ 핀, 및 이를 포함하는 테스트 소켓 |
| KR20210019785A (ko) * | 2019-08-13 | 2021-02-23 | 레이저쎌 주식회사 | 불량 전자부품 검사방법 및 이를 이용한 레이저 리웍 장치 |
| TW202247401A (zh) * | 2021-05-24 | 2022-12-01 | 美商英特爾公司 | 在積體電路封裝體中之有機基體上之無機重分佈層 |
-
2023
- 2023-05-10 CN CN202310523505.5A patent/CN116298824B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040089464A1 (en) * | 2002-11-08 | 2004-05-13 | Shigeru Yamada | Semiconductor device having packaging structure |
| US20050202597A1 (en) * | 2004-03-12 | 2005-09-15 | Noriyuki Takahashi | Manufacturing method of a tray, a socket for inspection, and a semiconductor device |
| US20180145001A1 (en) * | 2008-03-31 | 2018-05-24 | Renesas Electronics Corporation | Manufacturing method of semiconductor device |
| CN102598259A (zh) * | 2009-11-10 | 2012-07-18 | 美士美积体产品公司 | 用于改善晶片级封装的可靠性的再分布层增强 |
| US20110157853A1 (en) * | 2009-12-31 | 2011-06-30 | Stmicroelectronics Asia Pacific Pte Ltd. | Fan-out wafer level package with polymeric layer for high reliability |
| US20140111242A1 (en) * | 2012-10-24 | 2014-04-24 | Nvidia Corporation | Method and apparatus for testing interconnection reliability of a ball grid array on a testing printed circuit board |
| CN106206625A (zh) * | 2015-03-25 | 2016-12-07 | 精材科技股份有限公司 | 一种芯片尺寸等级的感测芯片封装体及其制造方法 |
| US20170193649A1 (en) * | 2015-08-05 | 2017-07-06 | Harbin Institute Of Technology | Multi-type BGA Chip Visual Recognition Method Using Line Based Clustering |
| KR20190051335A (ko) * | 2017-11-06 | 2019-05-15 | 주식회사 오킨스전자 | Ｓ-타입 ｐｉｏｎ 핀, 및 이를 포함하는 테스트 소켓 |
| CN109752413A (zh) * | 2018-12-27 | 2019-05-14 | 苏州佳世达电通有限公司 | 测试两基板之间多个焊球的结构及其方法 |
| KR20210019785A (ko) * | 2019-08-13 | 2021-02-23 | 레이저쎌 주식회사 | 불량 전자부품 검사방법 및 이를 이용한 레이저 리웍 장치 |
| TW202247401A (zh) * | 2021-05-24 | 2022-12-01 | 美商英特爾公司 | 在積體電路封裝體中之有機基體上之無機重分佈層 |
Non-Patent Citations (3)
| Title |
|---|
| HUI XIAO ET AL.: "failure analysis on interconnection fault for BGA module after board assembly", 2017 18TH ICEPT, pages 1508 - 1512 * |
| 茹茂 等: "再布线圆片级封装板级跌落可靠性研究", 半导体技术, vol. 38, no. 9, pages 702 - 708 * |
| 鲜飞: "BGA焊点的质量控制", 中国集成电路, no. 12, pages 52 - 57 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116298824B (zh) | 2023-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6564986B1 (en) | Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board | |
| USRE43607E1 (en) | Method and apparatus for evaluating a known good die using both wire bond and flip-chip interconnects | |
| USRE40105E1 (en) | Probe card having groups of probe needles in a probing test apparatus for testing semiconductor integrated circuits | |
| US9502314B2 (en) | Method for manufacturing tested apparatus and method for manufacturing system including tested apparatus | |
| US6274390B1 (en) | Method and apparatus providing redundancy for fabricating highly reliable memory modules | |
| CN103698561B (zh) | 探针卡 | |
| US20080054434A1 (en) | Semiconductor stack package for optimal packaging of components having interconnections | |
| US7939936B2 (en) | Semiconductor package having semiconductor device featuring externally-accessible endless ring-shaped resistance circuit | |
| CN100358122C (zh) | 导电凸块测试装置与测试方法 | |
| EP0892274B1 (en) | A system and method for easily inspecting a bonded state of a BGA/CSP type electronic part to a board | |
| CN113889420A (zh) | 半导体元件结构及接合二基板的方法 | |
| US20070262467A1 (en) | Semiconductor Device Having a Chip Stack on a Rewiring Plate | |
| US6788092B2 (en) | Test assembly for integrated circuit package | |
| CN116298824B (zh) | Ic封装基板的测试方法及系统 | |
| US4933635A (en) | In-line process monitors for thin film wiring | |
| CN106771405B (zh) | 一种球栅阵列式集成电路接口适配器 | |
| CN111725152B (zh) | 一种基于倒装焊的塑封菊花链电路结构及测试方法 | |
| CN1693913A (zh) | 测试诊断通过区域阵列集成电路的电通路的方法和设备 | |
| KR101123802B1 (ko) | 반도체 칩 | |
| JP2008028274A (ja) | 半導体装置の製造方法 | |
| JP4179234B2 (ja) | 半導体装置 | |
| JP3870067B2 (ja) | 半導体装置 | |
| KR0141453B1 (ko) | 노운 굳 다이의 제조장치와 제조방법 | |
| US11804413B1 (en) | Product design for test to enable electrical non-destructive test for measuring multi-chip interconnect defects | |
| TW478084B (en) | Flip-chip having test pad and the related method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |