CN116298782A - 一种故障检测方法、装置、设备及存储介质 - Google Patents

一种故障检测方法、装置、设备及存储介质 Download PDF

Info

Publication number
CN116298782A
CN116298782A CN202310091628.6A CN202310091628A CN116298782A CN 116298782 A CN116298782 A CN 116298782A CN 202310091628 A CN202310091628 A CN 202310091628A CN 116298782 A CN116298782 A CN 116298782A
Authority
CN
China
Prior art keywords
pcie
fault
link
waveform diagram
slot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310091628.6A
Other languages
English (en)
Inventor
邢艳如
张日洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202310091628.6A priority Critical patent/CN116298782A/zh
Publication of CN116298782A publication Critical patent/CN116298782A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本申请实施例涉及计算机技术领域，具体而言，涉及一种故障检测方法、装置、设备及存储介质，旨在快速确定PCIE设备无法识别时,PCIE链路上的的故障位置以及故障类型。所述方法包括：当PCIE设备无法被中央处理器识别时，通过测试线路，将PCIE插槽上的每个PCIE链路的PCIE发射信号分别引入示波器中；当所述示波器无法显示所述PCIE插槽上的某条PCIE链路的PCIE发射信号的波形图时，将所述PCIE链路的PCIE发射信号引入时域反射计中；根据所述时域反射计中显示的所述PCIE发射信号的阻抗波形图，确定所述PCIE链路的故障位置以及故障类型。

Description

一种故障检测方法、装置、设备及存储介质
技术领域
本申请实施例涉及计算机技术领域，具体而言，涉及一种故障检测方法、装置、设备及存储介质。
背景技术
PCIE(peripheral component interconnect express，高速串行计算机扩展总线标准)是一种支持高带宽，高灵活性的计算机扩展总线标准，广泛应用于各种网络设备中，PCIE卡就是其中的一种主要设备。在PCIE卡的应用过程中，有时会出现PCIE设备无法被识别的情况，现有技术中当PCIE设备无法被识别时，常规的故障检测方法包查看链路设计原理图，看设计是否合理；排查器件是否故障；检测PCIE信号质量；更换PCIE卡查看是否可识别。
现有的故障检测方法都需要进行链路的具体分析，无法快速判断出故障的具体原因，当链路出现断路时，也无法快速定位故障的位置。
发明内容
本申请实施例提供一种故障检测方法、装置、设备及存储介质，旨在快速确定PCIE设备无法识别时,PCIE链路上的的故障位置以及故障类型。
本申请实施例第一方面提供一种故障检测方法，所述方法包括：
当PCIE设备无法被中央处理器识别时，通过测试线路，将PCIE插槽上的每个PCIE链路的PCIE发射信号分别引入示波器中；
当所述示波器无法显示所述PCIE插槽上的某条PCIE链路的PCIE发射信号的波形图时，将所述PCIE链路的PCIE发射信号引入时域反射计中；
根据所述时域反射计中显示的所述PCIE发射信号的阻抗波形图，确定所述PCIE链路的故障位置以及故障类型。
可选地，所述方法还包括：
根据所述故障位置以及所述故障类型，生成对应的故障记录信息；
将所述故障记录信息记录在故障日志中。
可选地，所述通过测试链路，将PCIE插槽上的每个PCIE链路的PCIE发射信号分别引入示波器中，所述测试线路的创建过程包括：
通过连接器，将所述中央处理器与PCIE卡板相连接，所述PCIE卡板上安装有所述PCIE插槽；
将PCIE治具接入所述PCIE插槽中；
将所述PCIE治具与所述示波器相连。
可选地，所述当所述示波器无法显示所述PCIE插槽上的某条PCIE链路的PCIE发射信号的波形图时，将所述PCIE链路的PCIE发射信号引入时域反射计中，包括：
当所述示波器无法显示所述PCIE插槽上的某条PCIE链路的PCIE发射信号的波形图时，将所述PCIE链路确定为故障链路；
将所述故障链路的所述PCIE发射信号传输至所述时域反射计中。
可选地，所述根据所述时域反射计中显示的所述PCIE发射信号的阻抗波形图，确定所述PCIE链路的故障位置以及故障类型，包括：
获取所述PCIE插槽上的正常PCIE链路的正常阻抗波形图；
将所述PCIE发射信号的阻抗波形图与所述正常阻抗波形图进行对比，确定所述PCIE发射信号的阻抗波形图中的异常区域；
根据所述异常区域，确定所述PCIE链路的故障位置以及故障类型。
可选地，在获取所述PCIE插槽上的正常PCIE链路的正常阻抗波形图之前，所述方法还包括：
将所述PCIE插槽上的正常PCIE链路的PCIE发射信号传输至所述时域反射计中，得到所述正常阻抗波形图；
将所述正常阻抗波形图存储至波形图存储空间中。
可选地，所述根据所述异常区域，确定所述PCIE链路的故障位置以及故障类型，包括：
获取所述异常区域中的具体波形，得到异常区域波形图；
根据预先设置的故障判断规则，对所述异常区域波形图进行故障判断，确定所述PCIE链路的故障位置以及故障类型。
本申请实施例第二方面提供一种故障检测装置，所述装置包括：
第一信号测试模块，用于当PCIE设备无法被中央处理器识别时，通过测试线路，将PCIE插槽上的每个PCIE链路的PCIE发射信号分别引入示波器中。
第二信号测试模块，用于当所述示波器无法显示所述PCIE插槽上的某条PCIE链路的PCIE发射信号的波形图时，将所述PCIE链路的PCIE发射信号引入时域反射计中。
故障检测模块，用于根据所述时域反射计中显示的所述PCIE发射信号的阻抗波形图，确定所述PCIE链路的故障位置以及故障类型。
可选地，所述装置还包括：
故障记录信息生成模块，用于根据所述故障位置以及所述故障类型，生成对应的故障记录信息；
故障信息记录模块，用于将所述故障记录信息记录在故障日志中。
可选地，所述通过测试链路，将PCIE插槽上的每个PCIE链路的PCIE发射信号分别引入示波器中，所述测试线路的创建过程包括：
通过连接器，将所述中央处理器与PCIE卡板相连接，所述PCIE卡板上安装有所述PCIE插槽；
将PCIE治具接入所述PCIE插槽中；
将所述PCIE治具与所述示波器相连。
可选地，所述第二信号测试模块包括：
故障链路确定子模块，用于当所述示波器无法显示所述PCIE插槽上的某条PCIE链路的PCIE发射信号的波形图时，将所述PCIE链路确定为故障链路；
信号传输子模块，用于将所述故障链路的所述PCIE发射信号传输至所述时域反射计中。
可选地，所述故障检测模块包括：
正常阻抗波形图获取子模块，用于获取所述PCIE插槽上的正常PCIE链路的正常阻抗波形图；
异常区域确定子模块，用于将所述PCIE发射信号的阻抗波形图与所述正常阻抗波形图进行对比，确定所述PCIE发射信号的阻抗波形图中的异常区域；
故障检测子模块，用于根据所述异常区域，确定所述PCIE链路的故障位置以及故障类型。
可选地，所述故障检测模块还包括：
正常阻抗波形图确定子模块，用于将所述PCIE插槽上的正常PCIE链路的PCIE发射信号传输至所述时域反射计中，得到所述正常阻抗波形图；
波形图存储子模块，用于将所述正常阻抗波形图存储至波形图存储空间中。
可选地，所述故障检测子模块包括：
异常区域波形图获取子模块，用于获取所述异常区域中的具体波形，得到异常区域波形图；
故障判断子模块，用于根据预先设置的故障判断规则，对所述异常区域波形图进行故障判断，确定所述PCIE链路的故障位置以及故障类型。
本申请实施例第三方面提供一种可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时，实现如本申请第一方面所述的方法中的步骤。
本申请实施例第四方面提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时，实现本申请第一方面所述的方法的步骤。
采用本申请提供的故障检测方法，当PCIE设备无法被中央处理器识别时，通过测试线路，将PCIE插槽上的每个PCIE链路的PCIE发射信号分别引入示波器中；当所述示波器无法显示所述PCIE插槽上的某条PCIE链路的PCIE发射信号的波形图时，将所述PCIE链路的PCIE发射信号引入时域反射计中；根据所述时域反射计中显示的所述PCIE发射信号的阻抗波形图，确定所述PCIE链路的故障位置以及故障类型。本申请中，当PCIE设备无发被中央处理器识别时，开始进行PCIE链路的故障检测，通过测试线路，将PCIE插槽上的每个PCIE链路的PCIE发射信号引入示波器中，进而测试PCIE链路上的PCIE发射信号的完整性，当示波器中无法显示该PCIE链路的波形图时，说明该PCIE链路发生了故障，在确定PCIE链路发生故障之后，将PCIE链路的信号引入时域反射计中，通过时域反射计来测试整个PCIE链路的阻抗，得到PCIE链路的阻抗波形图，进而根据阻抗波形图，确定PCIE链路的故障位置以及故障类型，当PCIE设备无法被中央处理器识别时，可以快速的确定故障PCIE链路，并对故障PCIE链路中的故障位置和故障类型进行判定，帮助维修人员进行故障修复，提升了PCIE故障链路的修复效率。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例提出的故障检测方法的流程图；
图2是本申请一实施例提出的测试线路示意图；
图3是本申请一实施例提出的PCIE链路阻抗测量示意图；
图4是本申请一实施例提出的正常阻抗波形图；
图5是本申请一实施例提出的异常阻抗波形图；
图6是本申请一实施例提出的故障检测装置的示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
参考图1，图1是本申请一实施例提出的故障检测方法的流程图。如图1所示，该方法包括以下步骤：
S11:当PCIE设备无法被中央处理器识别时，通过测试线路，将PCIE插槽上的每个PCIE链路的PCIE发射信号分别引入示波器中。
本实施例中，PCIE设备就是支持PCIE标准的设备，PCIE设备与中央处理器连接，中央处理器(central processing unit，简称CPU)，作为计算机系统的运算和控制核心，是信息处理、程序运行的最终执行单元。PCIE插槽与中央处理器连接，PCIE插槽上可以插入PCIE卡，PCIE卡即PCIE设备。PCIE链路是PCIE设备连接至中央处理器的整个线路。PCIE发射信号即PCIE TX(PCIE transport，发射信号)与PCIE RX(PCIE receive，接收端信号)是一个差分信号对。测试线路是对PCIE设备连接到中央处理器的整条线路进行测试的线路，将PCIE插槽的发射信号导入测试线路中，就可以对PCIE设备连接到中央处理器的整条线路进行测试。示波器是一种用途十分广泛的电子测量仪器。它能把肉眼看不见的电信号变换成看得见的图像，便于人们研究各种电现象的变化过程。
本实施例中，当中央处理器上的设备识别单元无法识别PCIE插槽中的PCIE设备时，中央处理器上的故障监测单元检测到中央处理器无法识别PCIE设备，此时故障检测单元通过预先搭建好的测试线路，将PCIE插槽上的每个PCIE链路的PCIE发射信号分别引入示波器中，PCIE插槽上有多个差分信号对，一个差分信号对对应了一条PCIE链路，将每个差分信号对发出的PCIE发射信号引入示波器中，即可观察到PCIE发射信号的波形图。
示例的，PCIE插槽可以是X16 Slot(16位的周边原件扩展插槽)，共有16个差分对，插槽也可以是X4，X8，X32的插槽。PCIE卡可以是显卡，声卡等PCIE设备。
在本申请的另一个实施例中，所述测试线路的创建过程包括：
S21：通过连接器，将所述中央处理器与PCIE卡板相连接，所述PCIE卡板上安装有所述PCIE插槽。
本实施例中，连接器用于将不同的两个元器件连接在一起，PCIE卡板是安装有PCIE插槽的电路板，PCIE卡板通过连接器与中央处理器相连接。
本实施例中，在搭建PCIE测试线路时，首先通过连接器将中央处理器与PCIE卡板相连接，PCIE卡板通过cable(线缆)与连接器的一端连接，连接器的另一端通过cable与中央处理器连接。连接器可以保证中央处理器与PCIE卡板之间的信号可以稳定传输。
示例地，PCIE卡板可以使用Riser卡(转接卡)，riser是用于扩展PCIE设备的集成电路板，riser卡上设置有PCIE插槽，可以通过riser卡将外部设备接入中央处理器中。连接器可以使用MCIO(Mini Cool Edge IO，电缆组件连接器)。
S22：将PCIE治具接入所述PCIE插槽中。
本实施例中，PCIE治具是PCIE compliance(一致性)测试的治具，是一个支持PCIE标准的标准芯片，专用于对PCIE链路进行测试，将PCIE治具接入PCIE插槽中，可以将该治具视为PCIE卡，对整个PCIE链路进行测试。
本实施例中，将PCIE治具的每个管脚与PCIE插槽的每个管脚相对应，将PCIE治具接入PCIE插槽中。此时PCIE治具在正常情况下就可以被中央处理器识别，中央处理器会通过PCIE插槽发出PCIE发射信号，在正情况下PCIE发射信号会发送至PCIE治具中，当线路出现故障时，PCIE治具就无法接收到来自中央处理器的信号。
示例地，PCIE治具可以选用CLB(Configurable Logic Block，输入、输出模块和可编程互联总线)治具，CLB治具是进行PCIE信号一致性测试的标准治具。
S23：将所述PCIE治具与所述示波器相连。
本实施例中，通过线缆将PCIE治具与示波器相连，当PCIE治具接收到PCIE插槽的上的PCIE链路发送的PCIE发射信号时，将该信号传输至示波器中，示波器可以显示出该条PCIE链路发出的信号，在示波器上显示对应的信号图像。
本实施例中，将PCIE治具与示波器相连之后，就链接好了整个PCIE的测试环境，当整个链路无故障时，就会在示波器中显示出波形图，当链路任何一处出现故障时，示波器上就无法显示出信号图像。
参考图2，图2是本申请一实施例提出的测试线路示意图，如图2所示，测试线路中包括示波器、线缆、PCIE治具。中央处理器通过连接器与PCIE卡板连接，三者之间通过线缆实现信号传输，PCIE卡板通过线缆与PCIE治具连接，PCIE治具通过线缆与示波器进行信号传输。
S12:当所述示波器无法显示所述PCIE插槽上的某条PCIE链路的PCIE发射信号的波形图时，将所述PCIE链路的PCIE发射信号引入时域反射计中。
本实施例中，PCIE发射信号是由PCIE插槽上的差分信号对的发射端发出的信号，中央处理器发出的信号经过PCIE插槽上的差分信号对发射到了PCIE治具中，再通过PCIE治具发送至示波器中，示波器在接收到PCIE发射信号时，显示该信号对应的波形图。时域反射计(Time Domain Reflectometry，TDR)是一款用于测量被测元件阻抗剖面的测量工具，可用于定位连接器，印刷电路板或任何其他电气路径中的不连续性。
本实施例中，当示波器无法显示PCIE插槽上的某条PCIE链路的PCIE发射信号的波形图时，说明该条PCIE链路的某一位置出现了故障，该故障极有可能是某个连接处发生了开路，例如PCIE与PCIE插槽接触的位置出现了开路，连接器与线缆处出现了开路等问题。当示波器无法显示PCIE插槽上的某条PCIE链路的PCIE发射信号的波形图时，中央处理器的故障检测模块检测到示波器无法正常显示波形图，确定该条链路为故障链路，则将该条链路的PCIE发射信号引入时域反射计中，通过时域反射计可以显示整条链路的阻抗波形图，进而进行下一步的分析。PCIE治具与时域反射计之间还可以通过SMP(Symmetrical Multi-Processing，对称多处理)连接器进行连接，使得信号可以进行稳定的传输。
参考图3，图3是本申请一实施例提出的PCIE链路阻抗测量示意图。如图3所示，中央处理器连接线缆，通过线缆与连接器连接，连接器通过线缆与PCIE卡板连接，PCIE卡板通过线缆与PCIE治具连接，PCIE治具通过线缆与时域反射计连接，连接好之后，即构成了PCIE链路阻抗测量线路。
S13:根据所述时域反射计中显示的所述PCIE发射信号的阻抗波形图，确定所述PCIE链路的故障位置以及故障类型。
本实施例中，阻抗波形图是时域反射计根据PCIE链路中的各处的阻抗大小形成的波形图，可以直观的反映出PCIE链路中各处的阻抗大小以及阻抗的变化趋势。故障位置是指PCIE链路中发生故障的具体位置，故障类型是该位置处故障的具体类型。
本实施例中，在将PCIE链路的PCIE发射信号接入时域反射计中后，时域反射计中会显示PCIE发射信号的阻抗波形图，根据故障链路的阻抗波形图与正常链路的阻抗波形图之间的差别，可以确定故障链路的阻抗波形图中的异常区域的波形图，对异常区域的波形图进行分析，可以确定故障的类型与故障的位置。
本实施例中，预先存储了波形图的分析规则，根据预先存储的波形图分析规则对异常区域的波形图进行分析，就可以确定故障的类型与故障的位置。例如波形图上的A点对应的是PCIE链路中的线缆与连接器的连接位置，而该区域的波形图中的阻抗突变为无穷大，则说明PCIE链路中的线缆与连接器连接位置发生了开路。
本实施例中，当中央处理器无法识别PCIE设备时，首先通过预先构架内的PCIE测试链路对整个PCIE链路进行故障检测，PCIE链路的信号引入示波器中，当某条PCIE链路的PCIE发射信号对应的波形图无法在示波器中进行显示时，说明该条PCIE链路出现了故障，此时将该条PCIE链路的PCIE发射信号接入时域反射计中，得到该条PCIE链路的阻抗波形图，将故障链路的阻抗波形图与正常链路的阻抗波形图进行对比分析，确定该条PCIE链路的故障位置与故障类型，可以在PCIE设备无法被识别时快速的确定PCIE链路中故障发生的具体位置与故障的类型，自动帮助维修人员定位PCIE链路的故障，提高了PCIE设备无法被识别时，故障检测的速度。
在本申请的另一个实施例中，所述方法还包括：
S31：根据所述故障位置与所述故障类型，生成对应的故障记录信息。
S32：将所述故障记录信息记录在故障日志中。
本实施例中，故障记录信息包括了故障检测模块分析出的PCIE链路的故障位置与故障类型，故障发生的时间等。故障日志是一个系统日志，用于记录系统中所有的故障发生的具体时间和具体故障信息，打开故障日志即可看见系统中发生过的故障所对应的故障信息。
本实施例中，当得到PCIE链路发生的故障所对应的故障位置与故障类型后，故障检测模块生成对应的故障记录信息。将该故障信息记录在故障日志中。
示例地，故障信息为“2023年1月1日23点32分，PCIE链路1的插槽与PCIE设备的连接处出现故障，故障类型：开路”。
本实施例中，在故障检测系统确定PCIE链路的故障位置与故障类型后，生成对应的故障信息，将故障信息记录在故障日志中，维修人员可以通过调取故障日志，快速查看故障的具体信息，对PCIE链路进行维修，提升了PCIE设备无法被识别时的故障修复效率。
在本申请的另一个实施例中，所述当所述示波器无法显示所述PCIE插槽上的某条PCIE链路的PCIE发射信号的波形图时，将所述PCIE链路的PCIE发射信号引入时域反射计中，包括：
S41：当所述示波器无法显示所述PCIE插槽上的某条PCIE链路的PCIE发射信号的波形图时，将所述PCIE链路确定为故障链路。
S42：将所述故障链路的所述PCIE发射信号传输至所述时域反射计中。
本实施例中，当示波器无法显示PCIE插槽上的某条PCIE链路的PCIE发射信息的波形图时，中央处理器上的故障检测模块确定该条PCIE链路对应的PCIE插槽上的差分信号对，进而确定该条PCIE链路的链路编号，确定了链路编号之后，将对应编号的链路标记为故障链路。对于故障链路，将故障链路的PCIE发射信号通过测试线路引入时域反射计中。
本实施例中，在示波器无法显示某条PCIE链路的波形图时，将该条PCIE链路标记为故障链路，对于故障链路，将故障链路的PCIE信号引入时域反射计中，进行PCIE链路的阻抗测试，进而判断PCIE链路的具体故障位置与故障类型。
在本申请的另一个实施例中，所述根据所述时域反射计中显示的所述PCIE发射信号的阻抗波形图，确定所述PCIE链路的故障位置，包括：
S51：获取所述PCIE插槽上的正常PCIE链路的正常阻抗波形图。
本实施例中，正常PCIE链路就是可以在示波器上正常显示波形图的链路，正常阻抗波形图就是正常PCIE链路的PCIE发射信号的波形图。
本实施例中，在将PCIE插槽上的每个PCIE链路的PCIE发射信号都引入示波器之后，将可以正常显示波形图的PCIE链路视为正常PCIE链路，将正常PCIE链路的PCIE发射信号引入时域反射计中，可以得到正常阻抗波形图。
示例地，参考图4，图4是本申请一实施例提出的正常阻抗波形图，如图4所示，其中的横向线代表了PCIE链路阻抗的大小。其中区域1中对应的PCIE链路中的位置为线缆与PCIE治具接触的位置，区域2中对应的PCIE链路中的位置是PCIE治具与PCIE插槽接触的位置，区域3中对应的PCIE链路中的位置是连接器与PCIE线缆接触的位置。此时该PCIE链路中各处的阻抗都是正常状态，阻抗波形图也是正常阻抗波形图。
S52：将所述PCIE发射信号的阻抗波形图与所述正常阻抗波形图进行对比，确定所述PCIE发射信号的阻抗波形图中的异常区域。
本实施例中，阻抗波形图中的异常区域就是发生故障的PCIE链路的阻抗波形图与正常PCIE链路的阻抗波形图中不同的地方。
本实施例中，将故障PCIE链路的PCIE发射信号的阻抗波形图与正常阻抗波形图进行对比，确定PCIE发射信号的阻抗波形图中的异常区域。
参考图5，图5是本申请一实施例提出的异常阻抗波形图，如图5所示，当PCIE链路发生故障时，PCIE链路的阻抗波形图与正常阻抗波形图不同，其阻抗会在某一点处无限增大。
S53：根据所述异常区域，确定所述PCIE链路的故障位置以及故障类型。
本实施例中，异常区域中的波形图与正常波形图差别较大，对异常区域的波形图进行分析，可以确定PCIE链路的故障位置以及故障类型，阻抗波形图中的每个位置都对应了PCIE链路中的位置，波形不同的走势对应了不同的故障类型。根据异常区域所在的具体位置，可以确定PCIE链路的故障位置，根据异常区域的波形图，可以确定故障类型。
在本申请的另一个实施例中，在获取所述PCIE插槽上的正常PCIE链路的正常阻抗波形图之前，所述方法还包括：
S61：将所述PCIE插槽上的正常PCIE链路的PCIE发射信号传输至所述时域反射计中，得到所述正常阻抗波形图。
本实施例中，在PCIE插槽上的所有正常PCIE链路的阻抗波形图在理论上是一致的，正常情况下不会出现过多的误差，将正常PCIE链路的阻抗波形图作为参考，可以确定出故障PCIE链路的阻抗波形图的异常区域，进而判断故障PCIE链路的故障位置和故障类型。
本实施例中，中央处理器上的在对PCIE插槽上的某个PCIE链路进行故障检测之前，首先将该PCIE插槽上的正常PCIE链路的PCIE发射信号传输至时域反射计中，得到正常阻抗波形图。
S62：将所述正常阻抗波形图存储至波形图存储空间中。
本实施例中，波形图存储空间是从计算机的存储中划分出的一个独立的存储空间，专用于存储PCIE链路的阻抗波形图。
本实施例中，在对一个PCIE插槽上的某个差分信号对所对应的PCIE链路进行故障检测之前，首先获取该PCIE插槽上的正常PCIE链路的PCIE发射信号的正常阻抗波形图，得到正常阻抗波形图后，将正常阻抗波形图存储至波形图存储空间中，在进行波形图分析时可以随时将正常阻抗波形图从波形图存储空间中调取出来。
本实施例中，波形图存储空间还可以预先存储多种不同的PCIE链路的阻抗波形图，在存储阻抗波形图时，为该阻抗波形图标记对应的PCIE链路的类型，当对故障链路进行波形图分析时，获取故障链路的PCIE链路类型，再根据该PCIE链路类型从波形图存储空间中调取对应的正常阻抗波形图，与时域反射计得到的故障PCIE链路的阻抗波形图进行对比，这样可以在PCIE插槽上的所有差分信号对所对应的PCIE链路都发生故障的情况下，保证可以进行正常的PCIE链路故障分析。
本实施例中，在进行PCIE链路的故障分析时，首先获取了正常阻抗波形图，将正常阻抗波形图存储在波形图存储空间中，可以随时进行调用，保证了波形图分析的正常进行，节省了PCIE链路故障检测的时间。
在本申请的另一个实施例中，所述根据所述异常区域，确定所述PCIE链路的故障位置以及故障类型，包括：
S71：获取所述异常区域中的具体波形，得到异常区域波形图。
本实施例中，异常区域波形图是发生故障的PCIE链路的阻抗波形图中，与正常的阻抗波形图不同的区域中的具体波形图像。
本实施例中，在确定故障PCIE链路的阻抗波形图与正常阻抗波形图之间有差别的区域后，将有差别的区域确定为异常区域，提取出异常区域的波形图像，得到异常区域波形图。
示例地，如图5所示，图5中的阻抗波形图中存在一个异常区域，与正常阻抗波形图相比，该区域的阻抗波形突然垂直上升，则对该区域的阻抗波形进行提取，确定该阻抗波形突然垂直上升的波形图为异常区域波形图。
S72：根据预先设置的故障判断规则，对所述异常区域波形图进行故障判断，确定所述PCIE链路的故障位置以及故障类型。
本实施例中，故障判断规则规定了不同的波形图对应的故障类型，是根据波形图的分析原理和技术人员的日常经验得出的波形图分析规则。
本实施例中，在获得了异常区域波形图后，根据预先设置的故障判断规则，对异常区域波形图进行故障判断，根据异常区域在整个波形图中的所在位置，可以确定PCIE链路中发生故障的位置，根据异常区域波形图的具体波形，可以确定故障类型。
示例地，如图4和图5所示，图4中的波形图是某条PCIE链路的正常阻抗波形图，图5中的波形图是同一个PCIE插槽上的另外一条PCIE链路上的异常阻抗波形图，图5中的阻抗曲线发生异常变化的区域对应了图4中的区域3，则图5中区域3范围内的波形图为异常区域波形图，根据预先设置的故障判断规则，当阻抗波形图中的阻抗曲线突然垂直上升时，说明该区域对应的PCIE链路上的位置处发生了开路。该异常区域对应的PCIE链路的故障位置为连接器与线缆接触的位置，该波形对应的故障类型为线路开路，则最终确定了该PCIE链路发生的故障信息为：PCIE链路上的连接器与线缆接触的位置发生了开路。
本实施例中，在对故障PCIE链路进行故障检测时，对故障PCIE链路的阻抗波形图进行了异常波形的提取，得到了异常区域波形图，根据异常区域波形图中的阻抗曲线的特点，结合预设的故障判断规则，确定了故障PCIE链路发生故障的故障位置与故障的故障类型，可以自动且快速的定位PCIE链路上发生的故障，大大提升了PCIE设备无法被识别时，对PCIE故障链路的故障和检测速度，并且检测的准确率相较于人工检测来说大大提升。
基于同一发明构思，本申请一实施例提供一种故障检测装置。参考图6，图6是本申请一实施例提出的故障检测装置600的示意图。如图6所示，该装置包括：
第一信号测试模块601，用于当PCIE设备无法被中央处理器识别时，通过测试线路，将PCIE插槽上的每个PCIE链路的PCIE发射信号分别引入示波器中。
第二信号测试模块602，用于当所述示波器无法显示所述PCIE插槽上的某条PCIE链路的PCIE发射信号的波形图时，将所述PCIE链路的PCIE发射信号引入时域反射计中。
故障检测模块603，用于根据所述时域反射计中显示的所述PCIE发射信号的阻抗波形图，确定所述PCIE链路的故障位置以及故障类型。
可选地，所述装置还包括：
故障记录信息生成模块，用于根据所述故障位置以及所述故障类型，生成对应的故障记录信息；
故障信息记录模块，用于将所述故障记录信息记录在故障日志中。
可选地，所述通过测试链路，将PCIE插槽上的每个PCIE链路的PCIE发射信号分别引入示波器中，所述测试线路的创建过程包括：
通过连接器，将所述中央处理器与PCIE卡板相连接，所述PCIE卡板上安装有所述PCIE插槽；
将PCIE治具接入所述PCIE插槽中；
将所述PCIE治具与所述示波器相连。
可选地，所述第二信号测试模块包括：
故障链路确定子模块，用于当所述示波器无法显示所述PCIE插槽上的某条PCIE链路的PCIE发射信号的波形图时，将所述PCIE链路确定为故障链路；
信号传输子模块，用于将所述故障链路的所述PCIE发射信号传输至所述时域反射计中。
可选地，所述故障检测模块包括：
正常阻抗波形图获取子模块，用于获取所述PCIE插槽上的正常PCIE链路的正常阻抗波形图；
异常区域确定子模块，用于将所述PCIE发射信号的阻抗波形图与所述正常阻抗波形图进行对比，确定所述PCIE发射信号的阻抗波形图中的异常区域；
故障检测子模块，用于根据所述异常区域，确定所述PCIE链路的故障位置以及故障类型。
可选地，所述故障检测模块还包括：
正常阻抗波形图确定子模块，用于将所述PCIE插槽上的正常PCIE链路的PCIE发射信号传输至所述时域反射计中，得到所述正常阻抗波形图；
波形图存储子模块，用于将所述正常阻抗波形图存储至波形图存储空间中。
可选地，所述故障检测子模块包括：
异常区域波形图获取子模块，用于获取所述异常区域中的具体波形，得到异常区域波形图；
故障判断子模块，用于根据预先设置的故障判断规则，对所述异常区域波形图进行故障判断，确定所述PCIE链路的故障位置以及故障类型。
基于同一发明构思，本申请另一实施例提供一种可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如本申请上述任一实施例所述的故障检测方法中的步骤。
基于同一发明构思，本申请另一实施例提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行时实现本申请上述任一实施例所述的故障检测方法中的步骤。
对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白，本申请实施例可提供为方法、装置、或计算机程序产品。因此，本申请实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请实施例是参照根据本申请实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本申请实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本申请所提供的故障检测方法、装置、设备及存储介质，进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种故障检测方法，其特征在于，所述方法包括：
当PCIE设备无法被中央处理器识别时，通过测试线路，将PCIE插槽上的每个PCIE链路的PCIE发射信号分别引入示波器中；
当所述示波器无法显示所述PCIE插槽上的某条PCIE链路的PCIE发射信号的波形图时，将所述PCIE链路的PCIE发射信号引入时域反射计中；
根据所述时域反射计中显示的所述PCIE发射信号的阻抗波形图，确定所述PCIE链路的故障位置以及故障类型。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
根据所述故障位置以及所述故障类型，生成对应的故障记录信息；
将所述故障记录信息记录在故障日志中。
3.根据权利要求1所述的方法，其特征在于，所述通过测试链路，将PCIE插槽上的每个PCIE链路的PCIE发射信号分别引入示波器中，所述测试线路的创建过程包括：
通过连接器，将所述中央处理器与PCIE卡板相连接，所述PCIE卡板上安装有所述PCIE插槽；
将PCIE治具接入所述PCIE插槽中；
将所述PCIE治具与所述示波器相连。
4.根据权利要求1所述的方法，其特征在于，所述当所述示波器无法显示所述PCIE插槽上的某条PCIE链路的PCIE发射信号的波形图时，将所述PCIE链路的PCIE发射信号引入时域反射计中，包括：
当所述示波器无法显示所述PCIE插槽上的某条PCIE链路的PCIE发射信号的波形图时，将所述PCIE链路确定为故障链路；
将所述故障链路的所述PCIE发射信号传输至所述时域反射计中。
5.根据权利要求1所述的方法，其特征在于，所述根据所述时域反射计中显示的所述PCIE发射信号的阻抗波形图，确定所述PCIE链路的故障位置以及故障类型，包括：
获取所述PCIE插槽上的正常PCIE链路的正常阻抗波形图；
将所述PCIE发射信号的阻抗波形图与所述正常阻抗波形图进行对比，确定所述PCIE发射信号的阻抗波形图中的异常区域；
根据所述异常区域，确定所述PCIE链路的故障位置以及故障类型。
6.根据权利要求5所述的方法，其特征在于，在获取所述PCIE插槽上的正常PCIE链路的正常阻抗波形图之前，所述方法还包括：
将所述PCIE插槽上的正常PCIE链路的PCIE发射信号传输至所述时域反射计中，得到所述正常阻抗波形图；
将所述正常阻抗波形图存储至波形图存储空间中。
7.根据权利要求5所述的方法，其特征在于，所述根据所述异常区域，确定所述PCIE链路的故障位置以及故障类型，包括：
获取所述异常区域中的具体波形，得到异常区域波形图；
根据预先设置的故障判断规则，对所述异常区域波形图进行故障判断，确定所述PCIE链路的故障位置以及故障类型。
8.一种故障检测装置，其特征在于，所述装置包括：
第一信号测试模块，用于当PCIE设备无法被中央处理器识别时，通过测试线路，将PCIE插槽上的每个PCIE链路的PCIE发射信号分别引入示波器中。
第二信号测试模块，用于当所述示波器无法显示所述PCIE插槽上的某条PCIE链路的PCIE发射信号的波形图时，将所述PCIE链路的PCIE发射信号引入时域反射计中。
故障检测模块，用于根据所述时域反射计中显示的所述PCIE发射信号的阻抗波形图，确定所述PCIE链路的故障位置以及故障类型。
9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时，实现如权利要求1至7任一所述的方法中的步骤。
10.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时，实现如权利要求1至7任一所述的方法的步骤。
CN202310091628.6A 2023-02-09 2023-02-09 一种故障检测方法、装置、设备及存储介质 Pending CN116298782A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310091628.6A CN116298782A (zh) 2023-02-09 2023-02-09 一种故障检测方法、装置、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310091628.6A CN116298782A (zh) 2023-02-09 2023-02-09 一种故障检测方法、装置、设备及存储介质

Publications (1)

Publication Number Publication Date
CN116298782A true CN116298782A (zh) 2023-06-23

Family

ID=86836864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310091628.6A Pending CN116298782A (zh) 2023-02-09 2023-02-09 一种故障检测方法、装置、设备及存储介质

Country Status (1)

Country Link
CN (1) CN116298782A (zh)

Similar Documents

Publication Publication Date Title
US6954076B2 (en) Aircraft multi-function wire and insulation tester
US10809298B2 (en) Batch testing system and method thereof
CN113868066A (zh) 用于分析被测设备的测试和测量系统
CN107271854B (zh) 一种双冗余等电位电缆网混线测试装置及测试方法
CN116298782A (zh) 一种故障检测方法、装置、设备及存储介质
CN116319475A (zh) 一种信号分析方法、装置、设备及存储介质
US11493549B2 (en) System and method for performing loopback test on PCIe interface
CN110907857B (zh) 一种基于fpga的连接器自动检测方法
TWI441019B (zh) 電路板檢測方法及其檢測系統
CN113268390A (zh) 一种mSATA接口的测试治具、系统以及方法
Ungar Economic evaluation of testability and diagnosability for commercial off the shelf equipment
US20150331031A1 (en) Methods, systems, and computer readable media for detecting and locating one or more wiring defect in dedicated aircraft systems
CN210270870U (zh) 一种用于服务器开机debug的装置
CN110082703A (zh) 一种配电网计量装置二次回路接线检测方法及装置
CN113447791B (zh) 资源共享结构测试负载板的检测方法、装置及电子设备
CN115801540A (zh) 一种PCIe设备降级检测方法、装置、终端及存储介质
US20220163586A1 (en) Self-diagnosing measurement system and self-diagnosis method
CN113406535B (zh) 一种检测板间电子线的测试板和测试方法
CN216053895U (zh) 数字化板件测试系统
CN117996680A (zh) 待测pcb板的保护电路及其测试方法
CN112485730A (zh) 一种电路连接器的连接状态监测装置
CN118055013A (zh) 一种带宽故障检测方法、装置、设备及机器可读存储介质
CN109101380B (zh) 一种i2c信号质量的检测方法及设备
CN115525493A (zh) 一种外设设备测试的方法、装置、电子设备以及存储介质
KR960035039A (ko) 핀 커넥터 접속상태 검사 장치 및 그 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination