CN116264057A - 扫描驱动器和显示装置 - Google Patents

Abstract

本发明涉及扫描驱动器和显示装置。该扫描驱动器包括级，该级包括：输入块，基于输入信号将第一节点的电压改变为栅极导通电压；第二节点控制块，基于第一时钟信号和第一节点的电压而控制第二节点的电压；扫描输出块，基于第一节点的电压而输出第二时钟信号作为扫描信号，并且基于第二节点的电压而输出第一栅极截止电压作为扫描信号；进位输出块，基于第一节点的电压而输出第二时钟信号作为进位信号，并且基于第二节点的电压而输出与第一栅极截止电压不同的第二栅极截止电压作为进位信号；以及第一节点控制块，基于下一级进位信号而将进位信号传输到第一节点。

Description

扫描驱动器和显示装置

技术领域

本公开的实施例涉及扫描驱动器和包括该扫描驱动器的显示装置。

背景技术

显示装置可以包括具有多个像素的显示面板、用于将数据信号提供至多个像素的数据驱动器、用于将扫描信号提供至多个像素的扫描驱动器以及用于控制数据驱动器和扫描控制器的控制器。

近来，正在开发一种在其中每个像素包括氧化物晶体管或N型金属氧化物半导体(NMOS)晶体管的显示装置。因此，需要适合于包括氧化物晶体管或NMOS晶体管的像素的扫描驱动器。

发明内容

一些实施例提供了一种具有提高的操作可靠性的扫描驱动器。

一些实施例提供了一种包括具有提高的操作可靠性的扫描驱动器的显示装置。

根据一个或多个实施例，提供了一种扫描驱动器，包括级，该级包括：输入块，被配置为基于输入信号将第一节点的电压改变为栅极导通电压；第二节点控制块，被配置为响应于第一时钟信号和第一节点的电压而控制第二节点的电压；扫描输出块，被配置为响应于第一节点的电压而输出第二时钟信号作为扫描信号，并且响应于第二节点的电压而输出第一栅极截止电压作为扫描信号；进位输出块，被配置为响应于第一节点的电压而输出第二时钟信号作为进位信号，并且响应于第二节点的电压而输出与第一栅极截止电压不同的第二栅极截止电压作为进位信号；以及第一节点控制块，被配置为响应于下一级进位信号而将进位信号传输到第一节点。

第二栅极截止电压的绝对值可以大于第一栅极截止电压的绝对值。

该级可以包括N型金属氧化物半导体(NMOS)晶体管，其中栅极导通电压是高栅极电压，其中第一栅极截止电压和第二栅极截止电压分别是第一低栅极电压和第二低栅极电压，并且其中第二低栅极电压低于第一低栅极电压。

输入块可以包括：第一晶体管，包括用于接收输入信号的栅极、用于接收栅极导通电压的第一端子和耦接到第一节点的第二端子。

输入块可以包括：第一晶体管，包括用于接收第一时钟信号的栅极、用于接收输入信号的第一端子和耦接到第一节点的第二端子。

第二节点控制块可以包括：第二晶体管，包括耦接到第一节点的栅极、用于接收第一时钟信号的第一端子和耦接到第二节点的第二端子；以及第三晶体管，包括用于接收第一时钟信号的栅极、耦接到第二节点的第一端子和用于接收栅极导通电压的第二端子。

扫描输出块可以包括：第四晶体管，包括耦接到第一节点的栅极、用于接收第二时钟信号的第一端子和耦接到被配置为输出扫描信号的扫描输出节点的第二端子；以及第五晶体管，包括耦接到第二节点的栅极、耦接到扫描输出节点的第一端子和用于接收第一栅极截止电压的第二端子。

第四晶体管的栅极-源极电压可以是负电压，同时第一栅极截止电压被输出为扫描信号。

第四晶体管的栅极-源极电压可以对应于从第二栅极截止电压减去第一栅极截止电压得到的电压，同时第一栅极截止电压被输出为扫描信号。

扫描输出块可以进一步包括：第一电容器，包括耦接到第二节点的第一电极和用于接收第一栅极截止电压的第二电极。

进位输出块可以包括：第六晶体管，包括耦接到第一节点的栅极、用于接收第二时钟信号的第一端子和耦接到被配置为输出进位信号的进位输出节点的第二端子；以及第七晶体管，包括耦接到第二节点的栅极、耦接到进位输出节点的第一端子和用于接收第二栅极截止电压的第二端子。

进位输出块可以进一步包括：第二电容器，包括耦接到第一节点的第一电极和耦接到进位输出节点的第二电极。

第一节点控制块可以包括：第八晶体管，包括用于接收下一级进位信号的栅极、用于接收进位信号的第一端子和耦接到第一节点的第二端子。

第一节点控制块可以进一步包括：第九晶体管，包括用于接收第二时钟信号的栅极、第二端子和耦接到第一节点的第一端子；以及第十晶体管，包括耦接到第二节点的栅极、耦接到第九晶体管的第二端子的第一端子和耦接到进位输出节点的第二端子，在该进位输出节点处输出进位信号。

当第二节点的电压是栅极导通电压时，第九晶体管和第十晶体管可以响应于第二时钟信号而周期性地将第一节点和进位输出节点耦接。

该级可以进一步包括：第十一晶体管，位于第一节点处，并且包括用于接收栅极导通电压的栅极。

根据一个或多个实施例，提供了一种扫描驱动器，包括级，该级包括：第一晶体管，包括用于接收输入信号的栅极、用于接收栅极导通电压的第一端子和耦接到第一节点的第二端子；第二晶体管，包括耦接到第一节点的栅极、用于接收第一时钟信号的第一端子和耦接到第二节点的第二端子；第三晶体管，包括用于接收第一时钟信号的栅极、耦接到第二节点的第一端子和用于接收栅极导通电压的第二端子；第四晶体管，包括耦接到第一节点的栅极、用于接收第二时钟信号的第一端子和耦接到扫描输出节点的第二端子；第五晶体管，包括耦接到第二节点的栅极、耦接到扫描输出节点的第一端子和用于接收第一栅极截止电压的第二端子；第一电容器，包括耦接到第二节点的第一电极和用于接收第一栅极截止电压的第二电极；第六晶体管，包括耦接到第一节点的栅极、用于接收第二时钟信号的第一端子和耦接到进位输出节点的第二端子；第七晶体管，包括耦接到第二节点的栅极、耦接到进位输出节点的第一端子和用于接收与第一栅极截止电压不同的第二栅极截止电压的第二端子；第二电容器，包括耦接到第一节点的第一电极和耦接到进位输出节点的第二电极；以及第八晶体管，包括用于接收下一级进位信号的栅极、用于接收在进位输出节点处的进位信号的第一端子和耦接到第一节点的第二端子。

第一晶体管至第八晶体管可以包括N型金属氧化物半导体(NMOS)晶体管，其中栅极导通电压是高栅极电压，其中第一栅极截止电压和第二栅极截止电压分别是第一低栅极电压和第二低栅极电压，并且其中第二低栅极电压低于第一低栅极电压。

该级可以进一步包括：第九晶体管，包括用于接收第二时钟信号的栅极、第二端子和耦接到第一节点的第一端子；以及第十晶体管，包括耦接到第二节点的栅极、耦接到第九晶体管的第二端子的第一端子和耦接到进位输出节点的第二端子。

根据一个或多个实施例，提供了一种显示装置，包括：显示面板，包括像素；数据驱动器，被配置为将数据信号提供至像素；扫描驱动器，包括被配置为将扫描信号提供至像素的级；以及控制器，被配置为控制数据驱动器和扫描驱动器，其中该级包括：输入块，被配置为基于输入信号将第一节点的电压改变为栅极导通电压；第二节点控制块，被配置为响应于第一时钟信号和第一节点的电压而控制第二节点的电压；扫描输出块，被配置为响应于第一节点的电压而输出第二时钟信号作为扫描信号中的对应扫描信号，并且响应于第二节点的电压而输出第一栅极截止电压作为对应扫描信号；进位输出块，被配置为响应于第一节点的电压而输出第二时钟信号作为进位信号，并且响应于第二节点的电压而输出与第一栅极截止电压不同的第二栅极截止电压作为进位信号；以及第一节点控制块，被配置为响应于下一级进位信号而将进位信号传输到第一节点。

如以上描述的，在根据一个或多个实施例的扫描驱动器和显示装置中，针对进位信号的第二低栅极电压可以不同于针对扫描信号的第一低栅极电压，并且第二低栅极电压可以被施加至每个级的第一节点。因此，可以在每个级中减少用于输出扫描信号的晶体管的泄漏电流，在该扫描信号中可以不出现纹波，并且可以提高扫描驱动器的操作可靠性。

附图说明

根据下面结合附图的详细描述，将更清楚地理解例示性、非限制性的实施例。

图1是图示根据一个或多个实施例的扫描驱动器中包括的级的电路图。

图2是用于描述图1的级的操作的示例的时序图。

图3是用于描述图1的级在第一时段中的操作的示例的电路图。

图4是用于描述图1的级在第二时段中的操作的示例的电路图。

图5是用于描述图1的级在第三时段中的操作的示例的电路图。

图6是用于描述图1的级在第四时段中的操作的示例的电路图。

图7是用于描述图1的级在第五时段中的操作的示例的电路图。

图8是用于描述图1的级在第六时段中的操作的示例的电路图。

图9是图示在每个级具有不同的阈值电压变化量的情况下的扫描信号的示例的图。

图10是图示根据一个或多个实施例的扫描驱动器中包括的级的电路图。

图11是图示根据一个或多个实施例的扫描驱动器中包括的级的电路图。

图12是图示根据一个或多个实施例的扫描驱动器中包括的级的电路图。

图13是图示根据一个或多个实施例的包括扫描驱动器的显示装置的框图。

图14是图示根据一个或多个实施例的扫描驱动器的示例的框图。

图15是根据一个或多个实施例的用于描述扫描驱动器的操作的示例的时序图。

图16是图示根据一个或多个实施例的包括显示装置的电子装置的框图。

具体实施方式

通过参考实施例的详细描述和附图，本公开的一些实施例的方面以及实现其的方法可以更容易地被理解。在下文中，将参考附图更详细地描述实施例。然而，所描述的实施例可以具有各种修改并且可以以各种不同的形式被体现，并且不应被解释为仅限于本文中图示的实施例。相反，这些实施例被提供为示例，使得本公开将是透彻且完整的，并且将向本领域技术人员充分地传达本公开的方面，并且应理解，本公开覆盖本公开的构思和技术范围内的所有修改、等同物以及替换。因此，可以不描述对本领域普通技术人员完全理解本公开的方面不必要的工艺、元件和技术。

除非另有注明，否则在整个附图和书面描述中，相同的附图标记、字符或其组合指代相同的元件，并且因此将不重复相同的附图标记、字符或其组合的描述。此外，为了使描述清楚，不涉及实施例的描述或与实施例的描述无关的部分可以不被示出。

在详细描述中，为了解释的目的，阐述了许多特定细节，以提供对各种实施例的透彻理解。然而，显而易见的是，可以在没有这些特定细节的情况下或者以一个或多个等同布置来实践各种实施例。在其他实例中，以框图形式示出了公知的结构和装置，以避免不必要地模糊各种实施例。

将理解，当元件、层、区或部件被称为“形成在”另一个元件、层、区或部件“上”、“在”另一个元件、层、区或部件“上”、“连接到”或“耦接到”另一个元件、层、区或部件时，该元件、层、区或部件可以直接形成在该另一个元件、层、区或部件上、在该另一元件、层、区或部件上、连接到或耦接到该另一元件、层、区或部件，或者间接形成在该另一元件、层、区或部件上、在该另一元件、层、区或部件上、连接到或耦接到该另一元件、层、区或部件，使得可以存在一个或多个居间元件、层、区或部件。此外，这可以统称为直接或间接地耦接或连接以及一体或非一体地耦接或连接。例如，当层、区或部件被称为“电连接”或“电耦接”到另一层、区或部件时，该层、区或部件可以直接地电连接或耦接到该另一层、区和/或部件，或者可以存在居间层、区或部件。然而，“直接连接/直接耦接”或“直接在......上”意味着一个部件直接连接或耦接另一个部件，或直接在另一个部件上，而没有居间部件。同时，诸如“在......之间”和“直接在......之间”或者“与......邻近”和“与......直接邻近”的描述部件之间的关系的其他表达可以类似地被解释。此外，还将理解，当元件或层被称为在两个元件或层“之间”时，该元件或层可以是该两个元件或层之间的唯一的元件或层，或者也可以存在一个或多个居间元件或层。

将理解，尽管术语“第一”、“第二”、“第三”等在本文中可以被用于描述各种元件、部件、区、层和/或部分，但是这些元件、部件、区、层和/或部分不应受这些术语的限制。这些术语用于将一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分区分开。因此，以下描述的第一元件、部件、区、层或部分可以被称为第二元件、部件、区、层或部分，而不脱离本公开的精神和范围。将元件描述为“第一”元件可以不要求或者暗示第二元件或其他元件的存在。在本文中，术语“第一”、“第二”等也可以被用于区分元件的不同类别或集合。为了简洁，术语“第一”、“第二”等可以分别表示“第一类别(或第一集合)”、“第二类别(或第二集合)”等。

本文中使用的术语仅为了描述具体实施例的目的，并且不旨在限制本公开。如本文中使用的，单数形式“一”旨在也包括复数形式，除非上下文另外明确指示。将进一步理解，当在本说明书中使用时，术语“包括”、“具有”和“包含”指明所陈述的特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组的存在或附加。

如本文中使用的，术语“基本上”、“约”、“近似”和类似的术语被用作近似术语而不是程度术语，并且旨在考虑本领域普通技术人员将公认的测量的值或计算的值的固有偏差。如本文中使用的，考虑讨论中的测量和与具体量的测量相关联的误差(即测量系统的限制)，“约”或“近似”包括所陈述的值并且意味着在由本领域普通技术人员确定的具体值的可接受偏差范围内。例如，“约”可以意味着在一个或多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。进一步地，当描述本公开的实施例时，“可以”的使用指的是“本公开的一个或多个实施例”。

根据本文中描述的本公开的一个或多个实施例的电子或电气装置和/或任何其他相关装置或部件可以利用任何合适的硬件、固件(例如，专用集成电路)、软件或者软件、固件和硬件的组合来实现。例如，这些装置的各种部件可以形成在一个集成电路(IC)芯片上或形成在单独的IC芯片上。进一步地，这些装置的各种部件可以在柔性印刷电路膜、带载封装(TCP)、印刷电路板(PCB)上实现，或形成在一个基板上。电路硬件可以包括例如专用集成电路(ASIC)、被配置为执行存储在非暂时性存储介质中的指令的通用或专用中央处理单元(CPU)、数字信号处理器(DSP)、图形处理单元(GPU)以及诸如现场可编程门阵列(FPGA)的可编程逻辑装置。

此外，这些装置的各种部件可以是在一个或多个计算装置中的、在一个或多个处理器上运行的进程或线程，该进程或线程执行计算机程序指令并与其他系统部件交互以执行本文中描述的各种功能。计算机程序指令被存储在存储器中，该存储器可以在计算装置中使用诸如例如随机存取存储器(RAM)的标准存储器装置来实现。计算机程序指令还可以被存储在诸如例如CD-ROM或闪存驱动器等的其他非暂时性计算机可读介质中。此外，本领域技术人员应认识到，各种计算装置的功能可以被组合或集成到单个计算装置中，或者具体计算装置的功能可以跨一个或多个其他计算装置分布，而不脱离本公开的实施例的精神和范围。

除非另外定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的普通技术人员所通常理解的含义相同的含义。将进一步理解，诸如那些在常用词典中定义的术语应被解释为具有与它们在相关领域和/或本说明书的背景中的含义一致的含义，并且不应以理想化的或过于正式的意义来解释，除非本文中特意地如此定义。

图1是图示根据一个或多个实施例的扫描驱动器中包括的级的电路图。

参考图1，根据一个或多个实施例的扫描驱动器可以包括多个级。级100可以包括接收输入信号SIN的输入块110、控制第一节点N1的第一节点控制块190、控制第二节点N2的第二节点控制块130、输出扫描信号SS[N]的扫描输出块150以及输出进位信号CR[N]的进位输出块170。

输入块110可以基于输入信号SIN将第一节点N1的电压改变为栅极导通电压VON。在一些实施例中，在级100是多个级中的第一级的情况下，输入信号SIN可以为扫描开始信号FLM，并且在级100是多个级中的后续级的情况下，输入信号SIN可以为前一级进位信号CR[N-1]。在一些实施例中，栅极导通电压VON可以是高栅极电压。在其他实施例中，栅极导通电压VON可以是低栅极电压。

此外，输入块110可以响应于输入信号SIN将栅极导通电压VON传输到第一节点N1。在栅极导通电压VON(其可以是直流(DC)电压)被传输到第一节点N1的情况下，与输入信号SIN(例如，前一级进位信号CR[N-1])被传输到第一节点N1的情况相比，第一节点N1的电压可以被更稳定地改变为期望的电压(例如，被改变为栅极导通电压VON)。在一些实施例中，如图1中图示的，输入块110可以包括第一晶体管T1，第一晶体管T1包括用于接收输入信号SIN的栅极、用于接收栅极导通电压VON的第一端子以及耦接到第一节点N1的第二端子。

第二节点控制块130可以响应于第一时钟信号CLK1和第一节点N1的电压而控制第二节点N2的电压。第二节点控制块130可以响应于第一节点N1的电压而将第一时钟信号CLK1传输到第二节点N2，并且可以响应于第一时钟信号CLK1而将栅极导通电压VON传输到第二节点N2。在一些实施例中，如图1中图示的，第二节点控制块130可以包括第二晶体管T2和第三晶体管T3，第二晶体管T2包括耦接到第一节点N1的栅极、用于接收第一时钟信号CLK1的第一端子以及耦接到第二节点N2的第二端子，第三晶体管T3包括用于接收第一时钟信号CLK1的栅极、耦接到第二节点N2的第一端子以及用于接收栅极导通电压VON的第二端子。

扫描输出块150可以响应于第一节点N1的电压而输出第二时钟信号CLK2作为扫描信号SS[N]，并且可以响应于第二节点N2的电压而输出第一栅极截止电压VOFF1作为扫描信号SS[N]。为了执行这个操作，扫描输出块150可以包括第四晶体管T4和第五晶体管T5，第四晶体管T4响应于第一节点N1的电压而将第二时钟信号CLK2传输到在其处输出扫描信号SS[N]的扫描输出节点NSSO，第五晶体管T5响应于第二节点N2的电压而将第一栅极截止电压VOFF1传输到扫描输出节点NSSO。在一些实施例中，如图1中图示的，第四晶体管T4可以包括耦接到第一节点N1的栅极、用于接收第二时钟信号CLK2的第一端子以及耦接到扫描输出节点NSSO的第二端子，并且第五晶体管T5可以包括耦接到第二节点N2的栅极、耦接到扫描输出节点NSSO的第一端子以及用于接收第一栅极截止电压VOFF1的第二端子。

在一些实施例中，扫描输出块150可以进一步包括用于维持第二节点N2的电压的第一电容器C1。例如，如图1中图示的，第一电容器C1可以包括耦接到第二节点N2的第一电极以及用于接收第一栅极截止电压VOFF1的第二电极。尽管图1图示了扫描输出块150包括用于维持第二节点N2的电压的第一电容器C1的示例，但是在其他实施例中，第一电容器C1可以包括在进位输出块170中。在这种情况下，第一电容器C1的第二电极可以接收第二栅极截止电压VOFF2而不是第一栅极截止电压VOFF1。在一些实施例中，第一栅极截止电压VOFF1和第二栅极截止电压VOFF2可以分别是彼此不同的第一低栅极电压和第二低栅极电压。在其他实施例中，第一栅极截止电压VOFF1和第二栅极截止电压VOFF2可以分别是彼此不同的第一高栅极电压和第二高栅极电压。

进位输出块170可以响应于第一节点N1的电压而输出第二时钟信号CLK2作为进位信号CR[N]，并且可以响应于第二节点N2的电压而输出与第一栅极截止电压VOFF1不同的第二栅极截止电压VOFF2作为进位信号CR[N]。在一些实施例中，第二栅极截止电压VOFF2的绝对值可以大于第一栅极截止电压VOFF1的绝对值。例如，在第一栅极截止电压VOFF1和第二栅极截止电压VOFF2是正电压的情况下，第二栅极截止电压VOFF2可以高于第一栅极截止电压VOFF1。在另一示例中，在第一栅极截止电压VOFF1和第二栅极截止电压VOFF2是负电压的情况下，第二栅极截止电压VOFF2可以低于第一栅极截止电压VOFF1。

为了执行这个操作，进位输出块170可以包括第六晶体管T6和第七晶体管T7，第六晶体管T6响应于第一节点N1的电压而将第二时钟信号CLK2传输到在其处输出进位信号CR[N]的进位输出节点NCRO，第七晶体管T7响应于第二节点N2的电压而将第二栅极截止电压VOFF2传输到进位输出节点NCRO。在一些实施例中，如图1中图示的，第六晶体管T6可以包括耦接到第一节点N1的栅极、用于接收第二时钟信号CLK2的第一端子以及耦接到进位输出节点NCRO的第二端子，并且第七晶体管T7可以包括耦接到第二节点N2的栅极、耦接到进位输出节点NCRO的第一端子以及用于接收第二栅极截止电压VOFF2的第二端子。

在一些实施例中，进位输出块170可以进一步包括用于使第一节点N1的电压升压的第二电容器C2。第一节点N1的电压可以通过第二电容器C2被升压，并且因此，第四晶体管T4和第六晶体管T6可以容易地将具有导通电平(例如，高电平)的第二时钟信号CLK2分别传输到扫描输出节点NSSO和进位输出节点NCRO。在一些实施例中，第二电容器C2可以被称为升压电容器或自举电容器。例如，如图1中图示的，第二电容器C2可以包括耦接到第一节点N1的第一电极以及耦接到进位输出节点NCRO的第二电极。尽管图1中图示了进位输出块170包括用于使第一节点N1的电压升压的第二电容器C2的示例，但是在其他实施例中，第二电容器C2可以被包括在扫描输出块150中。在这种情况下，第二电容器C2的第二电极可以耦接到扫描输出节点NSSO而不是进位输出节点NCRO。

第一节点控制块190可以响应于下一级进位信号CR[N+1]而将进位信号CR[N]传输到第一节点N1。在此，下一级进位信号CR[N+1]可以是由多个级当中的级100的后续级产生的进位信号。此外，图1中示出的级100的后续级可以接收级100的进位信号CR[N]作为输入信号SIN。例如，针对第N级100的下一级进位信号CR[N+1]可以是从第N+1级输出的进位信号CR[N+1]，其中N是大于0的整数。为了执行这个操作，在一些实施例中，第一节点控制块190可以包括第八晶体管T8，第八晶体管T8响应于具有导通电平(例如，高电平)的下一级进位信号CR[N+1]而将具有第二栅极截止电压VOFF2的进位信号CR[N]传输到第一节点N1。例如，如图1中图示的，第八晶体管T8可以包括用于接收下一级进位信号CR[N+1]的栅极、用于接收进位信号CR[N]的第一端子以及耦接到第一节点N1的第二端子。

在一些实施例中，当第二节点N2的电压具有导通电平时，或者当第二节点N2的电压是栅极导通电压VON时，第一节点控制块190可以响应于第二时钟信号CLK2而周期性地将第一节点N1和进位输出节点NCRO耦接。因此，当第二节点N2的电压是栅极导通电压VON时，第七晶体管T7可以将第二栅极截止电压VOFF2传输到进位输出节点NCRO，并且第一节点控制块190可以响应于第二时钟信号CLK2而周期性地将第二栅极截止电压VOFF2传输到第一节点N1。为了执行这个操作，在一些实施例中，第一节点控制块190可以进一步包括第九晶体管T9和第十晶体管T10，第九晶体管T9和第十晶体管T10分别响应于第二时钟信号CLK2和第二节点N2的电压而将第一节点N1与进位输出节点NCRO耦接。例如，如图1中图示的，第九晶体管T9可以包括用于接收第二时钟信号CLK2的栅极、第二端子以及耦接到第一节点N1的第一端子，并且第十晶体管T10可以包括耦接到第二节点N2的栅极、耦接到第九晶体管T9的第二端子的第一端子以及耦接到进位输出节点NCRO的第二端子。

在一些实施例中，如图1中图示的，在级100中包括的所有的晶体管T1至T10可以是N型金属氧化物半导体(NMOS)晶体管或氧化物晶体管。其中级100包括NMOS晶体管或氧化物晶体管的扫描驱动器可以适用于包括以NMOS晶体管或氧化物晶体管实现的像素的显示面板。在包括在级100中的所有的晶体管T1至T10是NMOS晶体管或氧化物晶体管的情况下，栅极导通电压VON可以是高栅极电压，并且第一栅极截止电压VOFF1和第二栅极截止电压VOFF2可以是第一低栅极电压和第二低栅极电压。在其他实施例中，在级100中包括的所有的晶体管T1到T10可以是p型金属氧化物半导体(PMOS)晶体管，栅极导通电压VON可以是低栅极电压，并且第一栅极截止电压VOFF1和第二栅极截止电压VOFF2可以是第一高栅极电压和第二高栅极电压。在下文中，将描述在其中栅极导通电压VON是高栅极电压并且第一栅极截止电压VOFF1和第二栅极截止电压VOFF2分别是第一低栅极电压和第二低栅极电压的示例。

进一步地，当第二节点N2的电压为栅极导通电压VON时，第五晶体管T5和第七晶体管T7可以分别输出第一栅极截止电压VOFF1和第二栅极截止电压VOFF2作为扫描信号SS[N]和进位信号CR[N]，并且第一节点N1可以通过第一节点控制块190而具有第二栅极截止电压VOFF2。进一步地，在一些实施例中，第二栅极截止电压VOFF2或第二低栅极电压可以低于第一栅极截止电压VOFF1或第一低栅极电压。在这种情况下，在第一栅极截止电压VOFF1被输出为扫描信号SS[N]的情况下，第四晶体管T4的栅极-源极电压或者从第一节点N1的电压减去扫描输出节点NSSO的电压得到的电压可以是负电压。例如，在第一栅极截止电压VOFF1被输出为扫描信号SS[N]的情况下，第四晶体管T4的栅极-源极电压可以对应于从第二栅极截止电压VOFF2减去第一栅极截止电压VOFF1得到的电压或者从第二低栅极电压减去第一低栅极电压得到的电压。

在第四晶体管T4具有零的栅极-源极电压或正的栅极-源极电压的情况下，当第一栅极截止电压VOFF1被输出为扫描信号SS[N]时，泄漏电流可能流过第四晶体管T4，并且扫描信号SS[N]可能由于该泄漏电流而具有纹波。例如，在第四晶体管T4的阈值电压在负方向上偏移的情况下，经由第四晶体管T4的泄漏电流可能增加，并且扫描信号SS[N]的纹波可能增加。然而，如以上描述的，在扫描驱动器的级100中，根据一个或多个实施例，当第一栅极截止电压VOFF1被输出为扫描信号SS[N]时，第四晶体管T4可以具有从第二栅极截止电压VOFF2(或第二低栅极电压)减去第一栅极截止电压VOFF1(或第一低栅极电压)得到的电压或者负电压作为栅极-源极电压。因此，即使第四晶体管T4的阈值电压偏移，也可以防止或减少经由第四晶体管T4的泄漏电流，并且可以防止或减少扫描信号SS[N]的纹波。

在下文中，以下将参考图1至图9描述级100的操作的示例。

图2是用于描述图1的级的操作的示例的时序图，图3是用于描述图1的级在第一时段中的操作的示例的电路图，图4是用于描述图1的级在第二时段中的操作的示例的电路图，图5是用于描述图1的级在第三时段中的操作的示例的电路图，图6是用于描述图1的级在第四时段中的操作的示例的电路图，图7是用于描述图1的级在第五时段中的操作的示例的电路图，图8是用于描述图1的级在第六时段中的操作的示例的电路图，并且图9是图示在每个级具有不同的阈值电压变化量的情况下的扫描信号的示例的图。

参考图1和图2，级100可以接收输入信号SIN、第一时钟信号CLK1和第二时钟信号CLK2。输入信号SIN可以是扫描开始信号FLM或前一级进位信号CR[N-1]。第一时钟信号CLK1和第二时钟信号CLK2可以具有不同的相位(例如，彼此相反的相位)。在一些实施例中，第一时钟信号CLK1和第二时钟信号CLK2中的每个可以具有栅极导通电压VON作为导通电平(例如，高电平)，并且可以具有第一栅极截止电压VOFF1作为截止电平(例如，低电平)。进一步地，如图2中图示的，对于第一时钟信号CLK1和第二时钟信号CLK2中的每个，导通时段(例如，高时段)可以短于截止时段(例如，低时段)。在其他实施例中，导通时段可以长于或等于截止时段。图1至图9图示了其中栅极导通电压VON是高栅极电压并且第一栅极截止电压VOFF1和第二栅极截止电压VOFF2分别是第一低栅极电压和第二低栅极电压的示例。

在第一时段TP1中，如图2和图3中图示的，具有高电平H(例如，栅极导通电压VON的电平)的输入信号SIN可以被施加，并且第一时钟信号CLK1可以被改变为高电平H。第一晶体管T1可以响应于具有高电平H的输入信号SIN而导通，并且可以将具有高电平H的栅极导通电压VON传输到第一节点N1。第二晶体管T2可以响应于具有高电平H的第一节点N1的电压V_N1而导通，并且可以将具有高电平H的第一时钟信号CLK1传输到第二节点N2。进一步地，第三晶体管T3可以响应于具有高电平H的第一时钟信号CLK1而导通，并且可以将具有高电平H的栅极导通电压VON传输到第二节点N2。因此，第二节点N2的电压V_N2可以具有高电平H。

进一步地，在第一时段TP1中，第四晶体管T4可以响应于第一节点N1的具有高电平H的电压V_N1而导通，并且可以将具有第一低电平L1(例如，第一栅极截止电压VOFF1的电平)的第二时钟信号CLK2传输到扫描输出节点NSSO。第五晶体管T5可以响应于第二节点N2的具有高电平H的电压V_N2而导通，并且可以将具有第一低电平L1的第一栅极截止电压VOFF1传输到扫描输出节点NSSO。因此，扫描输出节点NSSO的电压或扫描信号SS[N]可以具有第一低电平L1。

进一步地，在第一时段TP1中，第六晶体管T6可以响应于第一节点N1的具有高电平H的电压V_N1而导通，并且可以将具有第一低电平L1的第二时钟信号CLK2传输到进位输出节点NCRO。第七晶体管T7可以响应于第二节点N2的具有高电平H的电压V_N2而导通，并且可以将具有第二低电平L2的第二栅极截止电压VOFF2传输到进位输出节点NCRO。因此，进位输出节点NCRO的电压或进位信号CR[N]可以具有在第一低电平L1和第二低电平L2之间的低电平。在一些实施例中，第二栅极截止电压VOFF2的第二低电平L2可以低于第一栅极截止电压VOFF1的第一低电平L1，并且进位信号CR[N]的该低电平可以低于第一低电平L1且高于第二低电平L2。例如，第一低电平L1可以是但不限于约-6V，第二低电平L2可以是但不限于约-9V，并且进位信号CR[N]的低电平可以是但不限于约-7.5V。

在第二时段TP2中，如图2和图4中图示的，第一节点N1的电压V_N1可以被保持为高电平H，并且第一时钟信号CLK1可以被改变为第一低电平L1。第二晶体管T2可以响应于第一节点N1的具有高电平H的电压V_N1而导通，并且可以将具有第一低电平L1的第一时钟信号CLK1传输到第二节点N2。因此，第二节点N2的电压V_N2可以被改变为第一低电平L1。进一步地，第六晶体管T6可以将具有第一低电平L1的第二时钟信号CLK2传输到进位输出节点NCRO，第七晶体管T7可以响应于第二节点N2的具有第一低电平L1的电压V_N2而截止，并且因此，进位输出节点NCRO的电压或进位信号CR[N]可以具有第一低电平L1。

在第三时段TP3中，如图2和图5中图示的，第二节点N2的电压V_N2可以被保持为第一低电平L1，并且第二时钟信号CLK2可以被改变为高电平H。如果第二时钟信号CLK2被改变为高电平H，则第六晶体管T6可以将具有高电平H的第二时钟信号CLK2传输到进位输出节点NCRO或者第二电容器C2的第二电极，并且第二电容器C2的第二电极的电压可以从第一低电平L1被改变为高电平H。第九晶体管T9的一个端子可以具有高电平H，第九晶体管T9可以具有约0V的栅极-源极电压，并且因此，第九晶体管T9可以被截止。进一步地，第十晶体管T10可以响应于第二节点N2的具有第一低电平L1的电压V_N2而截止，并且因此，第一节点N1或者第二电容器C2的第一电极可以被浮置。如果第二电容器C2的第二电极的电压从第一低电平L1被变为高电平H，并且第二电容器C2的第一电极被浮置，则第二电容器C2的第二电极的电压可以从高电平H被增加或升压至升压后的高电平2H。因此，第一节点N1的电压V_N1可以通过作为升压电容器的第二电容器C2而具有升压后的高电平2H。第四晶体管T4可以响应于第一节点N1的具有升压后的高电平2H的电压V_N1，而在扫描输出节点NSSO处输出具有高电平H的第二时钟信号CLK2作为扫描信号SS[N]，并且第六晶体管T6可以响应于第一节点N1的具有升压后的高电平2H的电压V_N1，而在进位输出节点NCRO处输出具有高电平H的第二时钟信号CLK2作为进位信号CR[N]。

在第四时段TP4中，如图2和图6中图示的，第二节点N2的电压V_N2可以被保持为第一低电平L1，并且第二时钟信号CLK2可以被改变为第一低电平L1。第四晶体管T4和第六晶体管T6的导通状态可以在第四时段TP4内保持，第四晶体管T4可以在扫描输出节点NSSO处输出具有第一低电平L1的第二时钟信号CLK2作为扫描信号SS[N]，并且第六晶体管T6可以在进位输出节点NCRO处输出具有第一低电平L1的第二时钟信号CLK2作为进位信号CR[N]。如果进位输出节点NCRO的电压或者第二电容器C2的第二电极的电压变为第一低电平L1，则第二电容器C2的第一电极的电压或者第一节点N1的电压V_N1可以降低到高电平H，使得可以保持第二电容器C2的第一电极与第二电极之间的电压。

在第五时段TP5中，如图2和图7中图示的，第一时钟信号CLK1可以被改变为高电平H，并且具有高电平H的下一级进位信号CR[N+1]可以被施加。第三晶体管T3可以响应于具有高电平H的第一时钟信号CLK1而导通，并且可以将具有高电平H的栅极导通电压VON传输到第二节点N2。因此，第二节点N2的电压V_N2可以具有高电平H。第五晶体管T5可以响应于第二节点N2的具有高电平H的电压V_N2，而在扫描输出节点NSSO处输出具有第一低电平L1的第一栅极截止电压VOFF1作为扫描信号SS[N]，并且第七晶体管T7可以响应于第二节点N2的具有高电平H的电压V_N2，而在进位输出节点NCRO处输出具有第二低电平L2的第二栅极截止电压VOFF2作为进位信号CR[N]。因此，扫描信号SS[N]可以具有第一栅极截止电压VOFF1的第一低电平L1，并且进位信号CR[N]可以具有第二栅极截止电压VOFF2的第二低电平L2。在一些实施例中，第二栅极截止电压VOFF2的第二低电平L2可以低于第一栅极截止电压VOFF1的第一低电平L1。

进一步地，第八晶体管T8可以响应于具有高电平H的下一级进位信号CR[N+1]而导通，并且可以将具有第二低电平L2的进位信号CR[N]传输到第一节点N1。因此，第一节点N1的电压V_N1可以被改变为第二低电平L2。此外，由于具有第一低电平L1的第一栅极截止电压VOFF1通过第五晶体管T5被施加到耦接到第四晶体管T4的第二端子(例如，源极)的扫描输出节点NSSO，因此第四晶体管T4的第二端子的电压可以被保持为第一低电平L1。因此，第一节点N1的具有第二低电平L2的电压V_N1可以被施加到第四晶体管T4的栅极，具有第一低电平L1的第一栅极截止电压VOFF1可以被施加到第四晶体管T4的第二端子(例如，源极)，并且因此，第四晶体管T4的栅极-源极电压VGS可以是从具有第二低电平L2的第二栅极截止电压VOFF2减去具有第一低电平L1的第一栅极截止电压VOFF1得到的电压L2-L1。进一步地，由于第二低电平L2低于第一低电平L1，所以第四晶体管T4的栅极-源极电压VGS可以是负电压L2-L1。因此，可以防止或减少第四晶体管T4的泄漏电流Ileak，并且可以防止或减少具有第一低电平L1的扫描信号SS[N]中的纹波。

第一节点N1的电压V_N1可以被保持为第二栅极截止电压VOFF2的第二低电平L2，直到具有高电平H的扫描信号SS[N]在下一个帧时段中被输出。在一些实施例中，为了将第一节点N1的电压V_N1保持为第二低电平L2，第九晶体管T9和第十晶体管T10可以响应于具有高电平H的第二时钟信号CLK2，而周期性地将具有第二低电平L2的第二栅极截止电压VOFF2施加至第一节点N1。例如，如图2和图8中图示的，在其中第二时钟信号CLK2具有高电平H的第六时段TP6中，第九晶体管T9可以响应于具有高电平H的第二时钟信号CLK2而导通，并且第十晶体管T10可以响应于具有高电平H的第二节点N2的电压V_N2而导通。被导通的第九晶体管T9和第十晶体管T10可以将进位输出节点NCRO耦接到第一节点N1，并且可以将具有第二低电平L2的进位信号CR[N]传输到第一节点N1。因此，第一节点N1的电压V_N1可以被保持为第二低电平L2，第四晶体管T4的栅极-源极电压VGS可以被保持为负电压L2-L1，可以防止或减少第四晶体管T4的泄漏电流Ileak，并且可以防止或减少具有第一低电平L1的扫描信号SS[N]中的纹波。

图9图示在其中从具有第二低电平L2的第二栅极截止电压VOFF2减去具有第一低电平L1的第一栅极截止电压VOFF1得到的电压L2-L1约为-2V的示例。进一步地，在图9中，图示了在其中级100的每个晶体管T1至T10(例如，第四晶体管T4)的阈值电压偏移约为-3V的阈值电压偏移量ΔVTH的第一种情况下的扫描信号210以及在其中级100的每个晶体管T1至T10的阈值电压偏移约为-2V的阈值电压偏移量ΔVTH的第二种情况下的扫描信号230。在每个晶体管T1至T10的阈值电压偏移约为-3V的阈值电压偏移量ΔVTH的第一种情况下，扫描信号210的高电平H可以是低于期望的电压电平(例如，约24.2V)的电压电平(例如，约23.7V)。例如，在第一种情况下，具有第一低电平L1的扫描信号210可以具有与约0.02V的电压ΔV相对应的纹波。然而，如图9中图示的，因为从第二栅极截止电压VOFF2减去第一栅极截止电压VOFF1得到的电压L2-L1约为-2V，所以即使每个晶体管T1至T10的阈值电压偏移高达如在第二种情况下的约-2V的阈值电压偏移量ΔVTH，扫描信号230的高电平H也可以为期望的电压电平(例如，约24.2V)。进一步地，具有第一低电平L1的扫描信号230可以增加约0.00V的电压ΔV，或者可以没有纹波。因此，在第二栅极截止电压VOFF2与第一栅极截止电压VOFF1大致相同的情况下，如果每个晶体管T1至T10的阈值电压在负方向上偏移，则扫描信号SS[N]中可能出现纹波。然而，根据一个或多个实施例，在级100中，在从第二栅极截止电压VOFF2减去第一栅极截止电压VOFF1得到的电压L2-L1约为-2V的情况下，即使级100的每个晶体管T1至T10的阈值电压偏移高达约-2V的阈值电压偏移量ΔVTH，在扫描信号SS[N]中也可能不出现纹波。因此，在根据一个或多个实施例的级100中，可以提高每个晶体管T1至T10的阈值电压裕度，并且在扫描信号SS[N]中可能不出现纹波。

图10是图示根据一个或多个实施例的扫描驱动器中包括的级的电路图。

参考图10，级300可以包括第一电容器C1、第二电容器C2、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10和第十一晶体管T11。除了级300可以进一步包括位于第一节点N1处的第十一晶体管T11之外，图10的级300可以与图1的级100具有类似的配置和类似的操作。

第十一晶体管T11可以位于第一节点N1处，并且可以包括用于接收栅极导通电压VON的栅极。第十一晶体管T11可以防止或减少通过第二电容器C2被升压的第一节点N1的电压被传输到其他晶体管，例如第一晶体管T1和第八晶体管T8，并且因此可以缓解或缓和针对第一晶体管T1和第八晶体管T8的应力。因此，第十一晶体管T11可以被称为应力缓解晶体管或应力缓和晶体管。在一些实施例中，如图10中图示的，第十一晶体管T11可以包括用于接收栅极导通电压VON的栅极、耦接到第一晶体管T1的第二端子和第八晶体管T8的第二端子的第一端子以及耦接到第九晶体管T9的第一端子和第二电容器C2的第一电极的第二端子。

图11是图示根据一个或多个实施例的扫描驱动器中包括的级的电路图。

参考图11，级400可以包括第一电容器C1、第二电容器C2、第一晶体管T1'、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9和第十晶体管T10。除了第一晶体管T1'可以响应于第一时钟信号CLK1而将输入信号SIN传输到第一节点N1之外，图11的级400可以与图1的级100具有类似的配置和类似的操作。

与图1中图示的、响应于输入信号SIN而将栅极导通电压VON传输到第一节点N1的第一晶体管T1不同，第一晶体管T1'可以响应于具有导通电平(例如，高电平)的第一时钟信号CLK1，而将具有导通电平(例如，高电平)的输入信号SIN传输到第一节点N1。在一些实施例中，如图11中图示的，第一晶体管T1'可以包括用于接收第一时钟信号CLK1的栅极、用于接收输入信号SIN的第一端子以及耦接到第一节点N1的第二端子。

图12是图示根据一个或多个实施例的扫描驱动器中包括的级的电路图。

参考图12，级500可以包括第一电容器C1、第二电容器C2、第一晶体管T1'、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10和第十一晶体管T11。除了级500可以进一步包括位于第一节点N1处的第十一晶体管T11之外，图12的级500可以与图11的级400具有类似的配置和类似的操作。

第十一晶体管T11可以位于第一节点N1处，并且可以包括用于接收栅极导通电压VON的栅极。第十一晶体管T11可以防止或减少通过第二电容器C2被升压的第一节点N1的电压被传输到其他晶体管，例如第一晶体管T1'和第八晶体管T8，并且因此可以缓解或缓和针对第一晶体管T1'和第八晶体管T8的应力。

因此，第十一晶体管T11可以被称为应力缓解晶体管或应力缓和晶体管。在一些实施例中，如图12中图示的，第十一晶体管T11可以包括用于接收栅极导通电压VON的栅极、耦接到第一晶体管T1'的第二端子和第八晶体管T8的第二端子的第一端子以及耦接到第九晶体管T9的第一端子和第二电容器C2的第一电极的第二端子。

图13是图示根据一个或多个实施例的包括扫描驱动器的显示装置的框图，图14是图示根据一个或多个实施例的扫描驱动器的示例的框图，并且图15是根据一个或多个实施例的用于描述扫描驱动器的操作的示例的时序图。

参考图13，根据一个或多个实施例的显示装置600可以包括包含多个像素PX的显示面板610、将数据信号DS提供至多个像素PX的数据驱动器630、将扫描信号SS提供至多个像素PX的扫描驱动器650以及控制数据驱动器630和扫描驱动器650的控制器670。

显示面板610可以包括数据线、扫描线以及耦接到数据线和扫描线的多个像素PX。在一些实施例中，每个像素PX可以包括至少一个电容器、至少两个晶体管以及发光元件。例如，每个像素PX可以包括响应于扫描信号SS传输数据信号DS的开关晶体管、存储由开关晶体管传输的数据信号DS的存储电容器、基于存储在存储电容器中的数据信号DS而产生驱动电流的驱动晶体管以及基于由驱动晶体管产生的驱动电流而发光的发光元件。在一些实施例中，发光元件可以是任何适当的发光元件，诸如有机发光二极管(OLED)、纳米发光二极管(NED)、量子点(QD)发光元件、微发光元件、无机发光元件等。在一些实施例中，每个像素PX的所有晶体管可以是NMOS晶体管或氧化物晶体管。

数据驱动器630可以基于从控制器670接收的输出图像数据ODAT和数据控制信号DCTRL产生数据信号DS，并且可以通过数据线将数据信号DS提供至多个像素PX。在一些实施例中，数据控制信号DCTRL可以包括但不限于输出数据使能信号、水平开始信号以及负载信号。在一些实施例中，数据驱动器630和控制器670可以用单个集成电路实现，并且单个集成电路可以被称为时序控制器嵌入式数据驱动器(TED)。在其他实施例中，数据驱动器630和控制器670可以用单独的集成电路实现。

扫描驱动器650可以基于从控制器670接收的扫描控制信号SCTRL产生扫描信号SS，并且可以通过扫描线将扫描信号SS提供至多个像素PX。在一些实施例中，扫描控制信号SCTRL可以包括但不限于扫描开始信号和扫描时钟信号。在一些实施例中，扫描驱动器650可以被集成或形成在显示面板610的外围部分中。在其他实施例中，扫描驱动器650可以用一个或多个集成电路实现。

在一些实施例中，如图14中图示的，扫描驱动器650可以包括多个级STAGE1、STAGE2、STAGE3、STAGE4、……，并且可以接收扫描开始信号FLM、第一时钟信号CLK1和第二时钟信号CLK2，并且可以输出多个扫描信号SS[1]、SS[2]、SS[3]、SS[4]、……以及多个进位信号CR[1]、CR[2]、CR[3]、CR[4]、……。第一级STAGE1可以接收扫描开始信号FLM作为输入信号，并且后续级STAGE2、STAGE3、STAGE4、……可以接收它们各自的前一级的进位信号CR[1]、CR[2]、CR[3]、CR[4]、……作为输入信号。

多个级STAGE1、STAGE2、STAGE3、STAGE4、……中的每个级可以具有与图1中图示的级100、图10中图示的级300、图11中图示的级400或图12中图示的级500的配置大致相同的配置。进一步地，多个级STAGE1、STAGE2、STAGE3、STAGE4、……中的奇数的级STAGE1、STAGE3、……可以基于第一时钟信号CLK1接收输入信号，并且可以基于第二时钟信号CLK2输出扫描信号SS[1]、SS[3]、……和进位信号CR[1]、CR[3]、……。多个级STAGE1、STAGE2、STAGE3、STAGE4、……中的偶数的级STAGE2、STAGE4、……可以基于第二时钟信号CLK2接收输入信号，并且可以基于第一时钟信号CLK1输出扫描信号SS[2]、SS[4]、……和进位信号CR[2]、CR[4]、……。

例如，如图15中图示的，多个级STAGE1、STAGE2、STAGE3、STAGE4、……可以在一个帧时段内顺序地输出扫描信号SS[1]、SS[2]、SS[3]、SS[4]、……和进位信号CR[1]、CR[2]、CR[3]、CR[4]、……第一级STAGE1可以基于扫描开始信号FLM输出第一进位信号CR[1]和第一扫描信号SS[1]，第二级STAGE2可以基于第一进位信号CR[1]输出第二进位信号CR[2]和第二扫描信号SS[2]，第三级STAGE3可以基于第二进位信号CR[2]输出第三进位信号CR[3]和第三扫描信号SS[3]，并且第四级STAGE4可以基于第三进位信号CR[3]输出第四进位信号CR[4]和第四扫描信号SS[4]。进一步地，进位信号CR[1]、CR[2]、CR[3]、CR[4]、……可以具有与扫描信号SS[1]、SS[2]、SS[3]、SS[4]、……的第一栅极截止电压VOFF1不同的第二栅极截止电压VOFF2作为截止电平，并且进位信号CR[1]、CR[2]、CR[3]、CR[4]、……的第二栅极截止电压VOFF2可以被施加于多个级STAGE1、STAGE2、STAGE3、STAGE4、……的第一节点。因此，此，可以防止或减少多个级STAGE1、STAGE2、STAGE3、STAGE4、……的用于输出出具有导通电平的扫描信号SS[1]、SS[2]、SS[3]、SS[4]、……的晶体管的泄漏电流，并且可以防止或减少具有截止电平的扫描信号SS[1]、SS[2]、SS[3]、SS[4]、……中的纹波。

再次参考图13，控制器670(例如，时序控制器(TCON))可以从外部主机(例如，应用处理器(AP)、图形处理单元(GPU)或图形卡)接收输入图像数据IDAT和控制信号CTRL。在一些实施例中，控制信号CTRL可以包括但不限于垂直同步信号、水平同步信号、输入数据使能信号、主时钟信号等。控制器670可以基于输入图像数据IDAT和控制信号CTRL产生输出图像数据ODAT、数据控制信号DCTRL和扫描控制信号SCTRL。控制器670可以通过向数据驱动器630提供输出图像数据ODAT和数据控制信号DCTRL而控制数据驱动器630的操作，并且可以通过向扫描驱动器650提供扫描控制信号SCTRL而控制扫描驱动器650的操作。

如以上描述的，在根据一个或多个实施例的显示装置600中，进位信号的第二栅极截止电压VOFF2可以与扫描信号SS的第一栅极截止电压VOFF1不同，并且第二栅极截止电压VOFF2可以被施加到扫描驱动器650的级的第一节点。因此，可以减少用于输出扫描信号SS的晶体管的泄漏电流，在扫描信号SS中可能不出现纹波，并且可以提高扫描驱动器650的操作可靠性。

图16是图示根据一个或多个实施例的包括显示装置的电子装置的框图。

参考图16，电子装置1100可以包括处理器1110、存储器装置1120、储存装置1130、输入/输出(I/O)装置1140、电源1150和显示装置1160。电子装置1100可以进一步包括用于与显卡、声卡、存储卡、通用串行总线(USB)装置、其他电子装置等进行通信的多个端口。

处理器1110可以执行各种计算功能或任务。处理器1110可以是应用处理器(AP)、微处理器、中央处理单元(CPU)等。处理器1110可以经由地址总线、控制总线、数据总线等耦接到其他部件。进一步地，在一些实施例中，处理器1110可以进一步耦接到扩展总线，例如外围部件互连(PCI)总线。

存储器装置1120可以存储用于电子装置1100的操作的数据。例如，存储器装置1120可以包括至少一个非易失性存储器装置和/或至少一个易失性存储器装置，该至少一个非易失性存储器装置诸如是可擦可编程只读存储器(EPROM)装置、电可擦可编程只读存储器(EEPROM)装置、闪存装置、相变随机存取存储器(PRAM)装置、电阻随机存取存储器(RRAM)装置、纳米浮栅存储器(NFGM)装置、聚合物随机存取存储器(PoRAM)装置、磁性随机存取存储器(MRAM)装置、铁电随机存取存储器(FRAM)装置等，该至少一个易失性存储器装置诸如是动态随机存取存储器(DRAM)装置、静态随机存取存储器(SRAM)装置、移动动态随机存取存储器(移动DRAM)装置等。

储存装置1130可以是固态驱动器(SSD)装置、硬盘驱动器(HDD)装置、CD-ROM装置等。I/O装置1140可以是诸如键盘、小键盘、鼠标、触摸屏等的输入装置和诸如打印机、扬声器等的输出装置。电源1150可以为电子装置1100的操作提供电力。显示装置1160可以通过总线或其他通信链路耦接到其他部件。

在显示装置1160中，进位信号的第二低栅极电压可以与扫描信号的第一低栅极电压不同，并且第二低栅极电压可以被施加到每个级的第一节点。因此，可以减少在每个级中用于输出扫描信号的晶体管的泄漏电流，在扫描信号中可以减少或者可能不出现纹波，并且可以提高扫描驱动器的操作可靠性。

所公开的实施例可以被应用于任何显示装置1160以及包括显示装置1160的任何电子装置1100。例如，所公开的实施例可以被应用于移动电话、智能电话、可穿戴电子装置、平板电脑、电视(TV)、数字TV、3D TV、个人计算机(PC)、家用电器、笔记本电脑、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、音乐播放器、便携式游戏控制台、导航装置等。

前述是实施例的例示，并且不应被解释为对实施例的限制。尽管若干实施例已被描述，但是本领域技术人员将容易理解，在实施例中许多修改是可能的，而实质上不脱离本公开的新颖性教导和优点。因此，所有这样的修改都旨在被包括在如权利要求中限定的本公开的范围内。因此，应理解，前述是各种实施例的例示，并且不应被解释为限于所公开的特定实施例，并且对所公开的实施例的修改和其他实施例都旨在包括在所附权利要求的范围内，并且对所公开的实施例的修改和其他实施例的功能等同物应包括在所附权利要求的范围内。

Claims (20)

1.一种扫描驱动器，包括级，所述级包括：

输入块，被配置为基于输入信号将第一节点的电压改变为栅极导通电压；

第二节点控制块，被配置为响应于第一时钟信号和所述第一节点的所述电压而控制第二节点的电压；

扫描输出块，被配置为响应于所述第一节点的所述电压而输出第二时钟信号作为扫描信号，并且响应于所述第二节点的所述电压而输出第一栅极截止电压作为所述扫描信号；

进位输出块，被配置为响应于所述第一节点的所述电压而输出所述第二时钟信号作为进位信号，并且响应于所述第二节点的所述电压而输出与所述第一栅极截止电压不同的第二栅极截止电压作为所述进位信号；以及

第一节点控制块，被配置为响应于下一级进位信号而将所述进位信号传输到所述第一节点。

2.根据权利要求1所述的扫描驱动器，其中，

所述第二栅极截止电压的绝对值大于所述第一栅极截止电压的绝对值。

3.根据权利要求1所述的扫描驱动器，其中所述级包括N型金属氧化物半导体晶体管，

其中所述栅极导通电压是高栅极电压，

其中所述第一栅极截止电压和所述第二栅极截止电压分别是第一低栅极电压和第二低栅极电压，并且

其中所述第二低栅极电压低于所述第一低栅极电压。

4.根据权利要求1所述的扫描驱动器，其中，所述输入块包括：

第一晶体管，包括用于接收所述输入信号的栅极、用于接收所述栅极导通电压的第一端子和耦接到所述第一节点的第二端子。

5.根据权利要求1所述的扫描驱动器，其中，所述输入块包括：

第一晶体管，包括用于接收所述第一时钟信号的栅极、用于接收所述输入信号的第一端子和耦接到所述第一节点的第二端子。

6.根据权利要求1所述的扫描驱动器，其中，所述第二节点控制块包括：

第二晶体管，包括耦接到所述第一节点的栅极、用于接收所述第一时钟信号的第一端子和耦接到所述第二节点的第二端子；以及

第三晶体管，包括用于接收所述第一时钟信号的栅极、耦接到所述第二节点的第一端子和用于接收所述栅极导通电压的第二端子。

7.根据权利要求1所述的扫描驱动器，其中，所述扫描输出块包括：

第四晶体管，包括耦接到所述第一节点的栅极、用于接收所述第二时钟信号的第一端子和耦接到被配置为输出所述扫描信号的扫描输出节点的第二端子；以及

第五晶体管，包括耦接到所述第二节点的栅极、耦接到所述扫描输出节点的第一端子和用于接收所述第一栅极截止电压的第二端子。

8.根据权利要求7所述的扫描驱动器，其中，

所述第四晶体管的栅极-源极电压是负电压，同时所述第一栅极截止电压被输出为所述扫描信号。

9.根据权利要求7所述的扫描驱动器，其中，

所述第四晶体管的栅极-源极电压对应于从所述第二栅极截止电压减去所述第一栅极截止电压得到的电压，同时所述第一栅极截止电压被输出为所述扫描信号。

10.根据权利要求7所述的扫描驱动器，其中，所述扫描输出块进一步包括：

第一电容器，包括耦接到所述第二节点的第一电极和用于接收所述第一栅极截止电压的第二电极。

11.根据权利要求1所述的扫描驱动器，其中，所述进位输出块包括：

第六晶体管，包括耦接到所述第一节点的栅极、用于接收所述第二时钟信号的第一端子和耦接到被配置为输出所述进位信号的进位输出节点的第二端子；以及

第七晶体管，包括耦接到所述第二节点的栅极、耦接到所述进位输出节点的第一端子和用于接收所述第二栅极截止电压的第二端子。

12.根据权利要求11所述的扫描驱动器，其中，所述进位输出块进一步包括：

第二电容器，包括耦接到所述第一节点的第一电极和耦接到所述进位输出节点的第二电极。

13.根据权利要求1所述的扫描驱动器，其中，所述第一节点控制块包括：

第八晶体管，包括用于接收所述下一级进位信号的栅极、用于接收所述进位信号的第一端子和耦接到所述第一节点的第二端子。

14.根据权利要求13所述的扫描驱动器，其中，所述第一节点控制块进一步包括：

第九晶体管，包括用于接收所述第二时钟信号的栅极、第二端子和耦接到所述第一节点的第一端子；以及

第十晶体管，包括耦接到所述第二节点的栅极、耦接到所述第九晶体管的所述第二端子的第一端子和耦接到进位输出节点的第二端子，在所述进位输出节点处输出所述进位信号。

15.根据权利要求14所述的扫描驱动器，其中，

当所述第二节点的所述电压是所述栅极导通电压时，所述第九晶体管和所述第十晶体管响应于所述第二时钟信号而周期性地将所述第一节点和所述进位输出节点耦接。

16.根据权利要求1至15中任一项所述的扫描驱动器，其中，所述级进一步包括：

第十一晶体管，位于所述第一节点处，并且包括用于接收所述栅极导通电压的栅极。

17.一种扫描驱动器，包括级，所述级包括：

第一晶体管，包括用于接收输入信号的栅极、用于接收栅极导通电压的第一端子和耦接到第一节点的第二端子；

第二晶体管，包括耦接到所述第一节点的栅极、用于接收第一时钟信号的第一端子和耦接到第二节点的第二端子；

第三晶体管，包括用于接收所述第一时钟信号的栅极、耦接到所述第二节点的第一端子和用于接收所述栅极导通电压的第二端子；

第四晶体管，包括耦接到所述第一节点的栅极、用于接收第二时钟信号的第一端子和耦接到扫描输出节点的第二端子；

第五晶体管，包括耦接到所述第二节点的栅极、耦接到所述扫描输出节点的第一端子和用于接收第一栅极截止电压的第二端子；

第一电容器，包括耦接到所述第二节点的第一电极和用于接收所述第一栅极截止电压的第二电极；

第六晶体管，包括耦接到所述第一节点的栅极、用于接收所述第二时钟信号的第一端子和耦接到进位输出节点的第二端子；

第七晶体管，包括耦接到所述第二节点的栅极、耦接到所述进位输出节点的第一端子和用于接收与所述第一栅极截止电压不同的第二栅极截止电压的第二端子；

第二电容器，包括耦接到所述第一节点的第一电极和耦接到所述进位输出节点的第二电极；以及

第八晶体管，包括用于接收下一级进位信号的栅极、用于接收在所述进位输出节点处的进位信号的第一端子和耦接到所述第一节点的第二端子。

18.根据权利要求17所述的扫描驱动器，其中所述第一晶体管至所述第八晶体管包括N型金属氧化物半导体晶体管，

其中所述栅极导通电压是高栅极电压，

其中所述第一栅极截止电压和所述第二栅极截止电压分别是第一低栅极电压和第二低栅极电压，并且

其中所述第二低栅极电压低于所述第一低栅极电压。

19.根据权利要求17或18所述的扫描驱动器，其中，所述级进一步包括：

第九晶体管，包括用于接收所述第二时钟信号的栅极、第二端子和耦接到所述第一节点的第一端子；以及

第十晶体管，包括耦接到所述第二节点的栅极、耦接到所述第九晶体管的所述第二端子的第一端子和耦接到所述进位输出节点的第二端子。

20.一种显示装置，包括：

显示面板，包括像素；

数据驱动器，被配置为将数据信号提供至所述像素；

扫描驱动器，包括被配置为将扫描信号提供至所述像素的级；以及

控制器，被配置为控制所述数据驱动器和所述扫描驱动器，

其中所述级包括：

输入块，被配置为基于输入信号将第一节点的电压改变为栅极导通电压；

第二节点控制块，被配置为响应于第一时钟信号和所述第一节点的所述电压而控制第二节点的电压；

扫描输出块，被配置为响应于所述第一节点的所述电压而输出第二时钟信号作为所述扫描信号中的对应扫描信号，并且响应于所述第二节点的所述电压而输出第一栅极截止电压作为所述对应扫描信号；

进位输出块，被配置为响应于所述第一节点的所述电压而输出所述第二时钟信号作为进位信号，并且响应于所述第二节点的所述电压而输出与所述第一栅极截止电压不同的第二栅极截止电压作为所述进位信号；以及

第一节点控制块，被配置为响应于下一级进位信号而将所述进位信号传输到所述第一节点。

Images