CN116247030A - 器件封装件及其方法 - Google Patents

器件封装件及其方法 Download PDF

Info

Publication number
CN116247030A
CN116247030A CN202310034589.6A CN202310034589A CN116247030A CN 116247030 A CN116247030 A CN 116247030A CN 202310034589 A CN202310034589 A CN 202310034589A CN 116247030 A CN116247030 A CN 116247030A
Authority
CN
China
Prior art keywords
integrated circuit
metallization pattern
interposer
circuit die
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310034589.6A
Other languages
English (en)
Inventor
胡宪斌
侯上勇
黄诗雯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN116247030A publication Critical patent/CN116247030A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种器件封装件，包括插件。插件包括：半导体衬底；第一贯穿通孔，延伸穿过半导体衬底；互连结构，包括：第一金属化图案，位于无机绝缘材料中；以及钝化膜，位于第一金属化图案上方；以及第一再分布结构，位于钝化膜上方。第一再分布结构包括位于有机绝缘材料中的第二金属化图案。器件封装件还包括集成电路管芯，位于插件上方，并且连接至插件；以及第一密封剂，围绕集成电路管芯。本申请的实施例提供了器件封装件及其方法。

Description

器件封装件及其方法
技术领域
本申请的实施例涉及器件封装件及其方法。
背景技术
由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度不断提高，半导体工业经历了快速增长。在大多数情况下，集成密度的提高是最小特征尺寸的迭代减小的结果，这允许将更多的组件集成至给定区域中。随着对缩小的电子设备的需求的不断增长，出现了对更小和更具创造性的半导体管芯封装技术的需求。这种封装系统的一个示例是封装上封装(PoP)技术。在PoP器件中，顶部半导体封装件堆叠在底部半导体封装件的顶部，以提供高层级的集成度和组件密度。PoP技术通常能够在印刷电路板(PCB)上生产具有增强的功能和小的占地面积的半导体器件。
发明内容
在一些实施例中，一种器件封装件，包括：插件，该插件包括：半导体衬底；第一贯穿通孔，延伸穿过半导体衬底，其中第一贯穿通孔从半导体衬底的正面凸出；互连结构，位于半导体衬底的正面的上方。互连结构包括：第一金属化图案，位于无机绝缘材料中；以及钝化膜，位于第一金属化图案上方。插件还包括第一再分布结构，位于钝化膜上方，第一再分布结构包括位于有机绝缘材料中的第二金属化图案，第一再分布结构与互连结构和半导体衬底相连。该器件封装件还包括集成电路管芯，该集成电路管芯位于该插件上方，并且连接至该插件；以及第一密封剂，围绕集成电路管芯。
在一些实施例中，一种器件封装件，包括：插件，不包括任何有源器件，插件包括：半导体衬底；互连结构，包括位于第一绝缘材料中的第一金属化图案；以及第一再分布结构，包括位于第二绝缘材料中的第二金属化图案，其中第二绝缘材料比第一绝缘材料具有更低的损耗角正切。器件封装件还包括集成电路管芯，电连接至插件，其中互连结构和第一再分布结构每个都位于集成电路管芯和半导体衬底之间；第一密封剂，围绕集成电路管芯，第一密封剂在平面图中完全围绕集成电路管芯，第一密封剂的外侧壁与插件的外侧壁相连；以及第二再分布结构，位于插件的与集成电路管芯相对的侧上。
在一些实施例中，一种形成器件封装件的方法，包括：在衬底上形成互连结构，其中互连结构包括通过镶嵌工艺形成的第一金属化图案；在互连结构上形成再分布结构，其中再分布结构包括第二金属化图案，与第一金属化图案相比，第二金属化图案通过不同类型的工艺形成；在再分布结构上方接合集成电路管芯；将集成电路管芯密封在密封剂中；以及实施单个化工艺。实施单个化工艺包括单个化穿过互连结构、再分布结构、和密封剂。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1至图6示出了根据一些实施例的制造插件的截面图；
图7至图11示出了根据一些实施例的制造插件的截面图；
图12示出了根据一些实施例的插件的截面图；
图13至图18示出了根据一些实施例的制造具有插件的半导体封装件的截面图；
图19至图25示出了根据一些实施例的制造具有插件的半导体封装件的截面图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。另外，本发明可以在各个实例中重复参考数字和/或字母。该重复是出于简化和清楚的目的，其本身并不指示所讨论的各种实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以容易地描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
根据一些实施例，半导体器件可以接合在一起，用以提供具有接合至插件的多个管芯的衬底上晶圆上芯片(CoWoSTM)封装件。插件可以包括镀覆在图案化的光刻胶掩模中的金属化层，光刻胶掩模随后用有机绝缘层替代。可选地，插件还可以包括通过镶嵌工艺在无机绝缘材料中形成的另外的金属化层。有机绝缘层中金属化层的包括，可以允许在高工作频率(例如，大于20GHz)下改进信号完整性和/或功率完整性。另外，包括在有机绝缘材料和无机绝缘材料两者中形成的金属化层的实施例可以在处理和封装设计方面提供改进的灵活性。虽然本文中的实施例是在特定上下文中描述的，即CoWoS封装方案，但是也可以允许实施例用于其他封装方案。
图1至图6是根据一些实施例的用于形成插件200(参见图6)的工艺的中间步骤的截面图。插件可以包括位于有机绝缘层中的金属化图案，在高工作频率下提供改进的信号完整性/功率完整性。
参考图1，插件200示出为处于处理的中间阶段。插件200可以形成为较大晶圆的一部分。插件200可以根据可应用的制造工艺进行处理，以在插件200中形成集成电路。例如，插件200可以包括半导体衬底202，例如掺杂的或者未掺杂的硅，或者绝缘体上半导体(SOI)衬底的有源层。半导体衬底202可以包括其他半导体材料，例如：锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、和/或GaInAsP；或其组合。也可以使用其他衬底，例如多层衬底或者梯度衬底。
诸如晶体管、二极管、电容器、电阻器、电感器等的有源器件和/或无源器件可以形成在半导体衬底202之中和/或之上。例如，插件200可以包括集成的深沟槽电容器(iCAP)204A，其包括设置在半导体衬底202的顶面上的部分，以及延伸至半导体衬底202中的部分。其他类型的电容器，例如深沟槽电容器(DTC)等，也是可能的。在一些实施例中，插件200不包括任何有源器件，而是仅无源器件形成在半导体衬底202之中和/或之上。在其他实施例中，插件200可以不包括有源器件和无源器件两者。
器件可以通过互连结构206互连，互连结构206包括例如金属化图案206A，其位于半导体衬底202上的一个或者多个介电层206B(也称为绝缘材料层206B)中。介电层206B可以通过无机材料形成，无机材料通过CVD工艺来沉积、并且使用镶嵌工艺(例如，单镶嵌工艺、双镶嵌工艺等)来图案化。作为镶嵌工艺的示例，可以沉积介电层206B，并且开口可以图案化在介电层206B中(例如，通过光刻和/或蚀刻)。随后，介电层206B中的开口可以通过导电材料来填充，并且多余的导电材料可以通过平坦化工艺(例如，化学机械抛光(CMP)等)去除，以形成金属化图案206A。互连结构206电连接衬底202上的器件，以形成一个或者多个集成电路。在一些实施例中，另外的无源器件204B(例如，电容器、电阻器、电感器等)可以形成在互连结构206中。例如，互连结构206可以包括金属-绝缘体-金属(MIM)电容器等。虽然图1将互连结构206示出为具有两层金属化图案206A，但是实施例设想互连结构206具有任意数量的金属化图案层，例如从一层至五层的金属化图案206A。
插件200还包括贯穿通孔201，其可以电连接至互连结构206中的金属化图案206A。贯穿通孔201可以包括导电材料(例如铜等)，并且可以从金属化图案206A延伸至衬底202中。一个或者多个绝缘阻挡层203可以在衬底202中形成在贯穿通孔201的至少一部分周围。绝缘阻挡层203可以包括例如氧化硅、氮化硅、氧氮化硅等，并且可以用于物理地和电地将贯穿通孔201彼此隔离、以及将贯穿通孔201与衬底202隔离。在随后的处理步骤中，衬底202可以进行薄化，以暴露贯穿通孔201(参见图15)。在薄化之后，贯穿通孔201提供从衬底202的背面至衬底202的正面的电连接。在各种实施例中，衬底202的背面可以指衬底202的与器件和互连结构206相对的一面，而衬底202的正面可以指衬底202的设置器件和互连结构206的一面。
在一个实施例中，插件200还包括接触焊盘208，其允许连接进行至互连结构206和衬底202上的器件。接触焊盘208可以包括铜、铝(例如，28K铝)、或者其他导电材料。接触焊盘208电连接至互连结构206的金属化图案206A。一个或者多个钝化膜可以设置在互连结构206和接触焊盘208上。例如，互连结构206可以包括钝化膜210和钝化膜212。钝化膜210和钝化膜212可以各自包括无机材料，例如氧化硅、氧氮化硅、氮化硅等。在一些实施例中，钝化膜210和钝化膜212的材料可以彼此相同或者不同。另外，钝化膜210和钝化膜212的材料可以与介电层206B的材料相同或者不同。在一些实施例中，接触焊盘208在钝化膜210的上方延伸并且覆盖钝化膜210的边缘，而钝化膜212在接触焊盘208的上方延伸并且覆盖接触焊盘208的边缘。
插件200可以形成为较大晶圆的一部分(例如，连接至其他插件200)。在一些实施例中，插件200可以在封装之后彼此单个化。例如，插件200可以在仍然连接为晶圆的一部分的同时进行封装。在一些实施例中，芯片探针(CP)测试可以应用至每个插件200(例如通过接触焊盘208)。CP测试检查插件200的电气功能，通过CP测试的管芯称为已知良好管芯(KGD)。未通过CP测试的插件200丢弃掉或者进行修理。以这种方式，KGD提供给封装，这减少了对有缺陷的芯片进行封装而造成的浪费和费用。
在图2中，导电连接器214形成在接触焊盘208上。导电连接器214可以包括金属，例如铜、钛、钨、铝等。作为用以形成导电连接器214的示例，晶种层(未单独示出)可以沉积在钝化层212的暴露表面、钝化层212的侧壁、和接触焊盘208的顶面上。在一些实施例中，晶种层是金属层，其可以是单层，或者是包括多个由不同材料形成的子层的复合层。在一些实施例中，晶种层包括钛层，和位于钛层上方的铜层。晶种层可以使用例如CVD、PVD等来形成。光刻胶(未示出)形成并且图案化在晶种层上。光刻胶可以通过旋涂等来形成，并且可以暴露至光，以进行图案化。光刻胶的图案对应于导电连接器214。图案化形成了穿过光刻胶的一个或者多个开口，用以暴露晶种层。导电材料通过镀敷，例如电镀或者化学镀等，形成在光刻胶的开口中和晶种层的暴露部分上。然后，通过可接受的灰化或者剥离工艺，例如使用氧等离子体等，将光刻胶去除。晶种层的多余部分(例如，未由导电材料覆盖的部分)可以通过蚀刻工艺去除，而晶种层的剩余部分和导电材料对应于导电连接器214。
在图3中，绝缘材料216沉积在导电连接器214上方。在一些实施例中，绝缘材料216通过诸如聚合物的有机材料形成，其可以是诸如PBO、聚酰亚胺、BCB等的光敏材料，其可以使用光刻掩模来图案化。在一些实施例中，绝缘材料216具有相对低的介电常数，和相对低的损耗角正切。例如，绝缘材料216的介电常数可以小于约3.5，并且绝缘材料216的损耗角正切可以小于0.03。与介电层206B的材料相比，绝缘材料216可以具有更低的损耗角正切。绝缘材料216可以通过旋涂、层压、CVD等、或其组合来形成。绝缘材料216可以覆盖导电连接器214，使得绝缘材料216的顶面位于导电连接器214的顶面之上。
在图4中，绝缘材料216然后进行图案化，以形成暴露部分导电连接器214的开口。图案化可以通过可接受的工艺来形成，例如，当绝缘材料216是光敏材料时，通过将绝缘材料216暴露至光来形成；或者通过使用诸如各向异性蚀刻进行蚀刻来形成。如果绝缘材料216是光敏材料，那么绝缘材料216可以在曝光之后进行显影。
然后形成金属化图案218。金属化图案218包括位于绝缘材料216的主表面上、并且沿着绝缘材料216的主表面延伸的部分。金属化图案218还包括延伸穿过绝缘材料216、以物理地和电地连接导电连接器214的部分。与用于在互连结构206中形成金属化图案206A的镶嵌工艺相比，金属化图案218可以使用不同类型的工艺来形成。作为用以形成金属化图案218的示例，晶种层形成在绝缘材料216上方和延伸穿过绝缘材料216的开口中。在一些实施例中，晶种层是金属层，其可以是单层，或者是包括多个由不同材料形成的子层的复合层。在一些实施例中，晶种层包括钛层，和位于钛层上方的铜层。晶种层可以使用例如PVD等来形成。光刻胶然后形成并且图案化在晶种层上。光刻胶可以通过旋涂等来形成，并且可以暴露至光，以进行图案化。光刻胶的图案对应于金属化图案218。图案化形成了穿过光刻胶的开口，用以暴露晶种层。导电材料然后形成在光刻胶的开口中和晶种层的暴露部分上。导电材料可以通过镀敷，例如电镀或者化学镀等，来形成。导电材料可以包括金属，例如铜、钛、钨、铝等。导电材料和下面的晶种层的部分的组合形成金属化图案218。去除光刻胶和其上未形成有导电材料的晶种层的部分。光刻胶可以通过可接受的灰化或者剥离工艺，例如使用氧等离子体等，来去除。一旦去除了光刻胶，就去除晶种层的暴露部分，例如通过使用可接受的蚀刻工艺，例如通过湿蚀刻或者干蚀刻。
绝缘材料220沉积在金属化图案218和绝缘材料216上。绝缘材料220可以以类似于绝缘材料216的方式来形成，并且可以通过与绝缘材料216类似的材料来形成。例如，绝缘材料220可以包括有机材料，其在插件200中提供改进的信号完整性和功率完整性。
在图5中，另外的金属化层形成在金属化图案218上方，用以形成再分布结构240。再分布结构240包括：有机绝缘材料层216、220、224、228、232、和236；导电连接器214；以及金属化图案218、222、226、230、和234。金属化图案也可以称为再分布层或者再分布线。每个金属化图案层222、226、230、和234可以通过与以上所描述的金属化图案218基本类似的工艺和基本类似的材料来形成，并且每个有机绝缘材料层224、228、232、和236可以通过与以上所描述的绝缘材料216基本类似的工艺和基本类似的材料来形成。金属化图案218、222、226、230、和234共同形成功能电路，提供例如至下面的金属化图案206A、器件204、和贯穿通孔201的信号和/或功率布线。例如，每个绝缘材料224、228、232、和236可以具有相对低的损耗角正切(例如，低于介电层206B)，这允许再分布结构240即使在相对高的工作频率下也能在插件200中提供良好的信号和功率完整性。
在图6中，UBM 242形成为用于外部连接至再分布结构240。UBM 242具有位于绝缘材料236的主表面上、并且沿着绝缘材料236的主表面延伸的凸块部分，还具有延伸穿过绝缘材料235以物理地和电地连接金属化图案234的通孔部分。结果，UBM 242电连接至金属化图案206A和贯穿通孔201。UBM 242可以通过与金属化图案218相同的材料形成。在一些实施例中，UBM 242具有与金属化图案218、222、226、230、和234不同的尺寸。因此，形成了具有相对高的信号完整性和功率完整性的插件200。
图7至图11示出了根据一些实施例的形成插件200'的中间步骤的截面图。插件200'可以类似于插件200，其中相同的附图标记指示由相同工艺形成的相同元件。不过，插件200'可以不包括任何将再分布结构240的金属化图案连接至互连结构206的金属化图案的接触焊盘208(参见图11)。
具体地，参考图7，没有接触焊盘208形成在互连结构206的金属化图案206A上方。反而是，钝化膜210和钝化膜212图案化为包括开口250，开口250暴露出互连结构206的最顶部金属化图案206A。钝化膜210和钝化膜212例如可以使用光刻和蚀刻的组合进行图案化。
接下来，参考图8，绝缘材料216沉积在钝化膜212的顶面上方和开口250中。结果，绝缘材料216可以穿过钝化膜210和钝化膜212延伸至互连结构206的最顶部金属化图案206A。在一些实施例中，绝缘材料216通过诸如聚合物的有机材料来形成，其可以是诸如PBO、聚酰亚胺、BCB等的光敏材料，其可以使用光刻掩模来图案化。在一些实施例中，绝缘材料216具有相对低的介电常数和相对低的损耗角正切。例如，绝缘材料216的介电常数可以小于约3.5，并且绝缘材料216的损耗角正切可以小于约0.03。与介电层206B的材料相比，绝缘材料216可以具有更低的损耗角正切。绝缘材料216可以通过旋涂、层压、CVD等、或其组合来形成。
在图9中，绝缘材料216然后进行图案化，以形成开口252，暴露互连结构206的最顶部金属化图案206A的部分。图案化可以通过可接受的工艺来形成，例如，当绝缘材料216是光敏材料时，通过将绝缘材料216暴露至光来形成；或者通过使用诸如各向异性蚀刻进行蚀刻来形成。如果绝缘材料216是光敏材料，那么绝缘材料216可以在曝光之后进行显影。
在图10中，然后形成金属化图案218。金属化图案218包括位于绝缘材料216的主表面上、并且沿着绝缘材料216的主表面延伸的部分。金属化图案218还包括延伸穿过绝缘材料216、以物理地和电地连接互连结构206的最顶部金属化图案206A的部分。作为用以形成金属化图案218的示例，晶种层形成在绝缘材料216上方和延伸穿过绝缘材料216的开口中。在一些实施例中，晶种层是金属层，其可以是单层，或者是包括多个由不同材料形成的子层的复合层。在一些实施例中，晶种层包括钛层，和位于钛层上方的铜层。晶种层可以使用例如PVD等来形成。光刻胶然后形成并且图案化在晶种层上。光刻胶可以通过旋涂等来形成，并且可以暴露至光，以进行图案化。光刻胶的图案对应于金属化图案218。图案化形成了穿过光刻胶的开口，用以暴露晶种层。导电材料然后形成在光刻胶的开口中和晶种层的暴露部分上。导电材料可以通过镀敷，例如电镀或者化学镀等，来形成。导电材料可以包括金属，例如铜、钛、钨、铝等。导电材料和下面的晶种层的部分的组合形成金属化图案218。去除光刻胶和其上未形成有导电材料的晶种层的部分。光刻胶可以通过可接受的灰化或者剥离工艺，例如使用氧等离子体等，来去除。一旦去除了光刻胶，就去除晶种层的暴露部分，例如通过使用可接受的蚀刻工艺，例如通过湿蚀刻或者干蚀刻。
在图11中，另外的金属化层形成在金属化图案218上方，用以在插件200'中形成再分布结构240。再分布结构240包括：有机绝缘材料层216、220、224、228、232、和236；以及金属化图案218、222、226、230、和234。金属化图案也可以称为再分布层或者再分布线。每个金属化图案层222、226、230、和234可以通过与以上所描述的金属化图案218基本类似的工艺和基本类似的材料来形成，并且每个有机绝缘材料层224、228、232、和236可以通过与以上所描述的绝缘材料216基本类似的工艺和基本类似的材料来形成。金属化图案218、222、226、230、和234共同形成功能电路，提供例如至下面的金属化图案206A、器件204、和贯穿通孔201的信号和/或功率布线。例如，每个绝缘材料224、228、232、和236可以具有相对低的损耗角正切(例如，低于介电层206B)，这允许再分布结构240即使在相对高的工作频率下也能在插件200'中提供良好的信号和功率完整性。在插件200'中，再分布结构240的金属化图案218、222、226、230、和234直接与互连结构206的金属化图案206A连接，而没有任何接触焊盘或者导电连接器的介入。
再分布结构240示出为在插件200'中具有五层金属化图案的示例。更多或者更少层的绝缘材料层和金属化图案层可以形成在再分布结构240中。如果要形成更少的绝缘材料层和金属化图案层，那么可以省略这里所讨论的步骤和工艺。如果要形成更多的绝缘材料层和金属化图案层，那么可以重复这里所讨论的步骤和工艺。
图12示出了根据一些实施例的插件200”的截面图。插件200”可以类似于插件200，其中相同的附图标记指示由相同工艺形成的相同元件。如图所示，插件200”不包括互连结构206。例如，插件200”可以不包括任何通过镶嵌工艺形成的金属化图案，并且还可以不包括任何通过无机材料形成的绝缘层。反而是，在插件200”中，再分布结构240可以直接形成在衬底202上，使得再分布结构240的最低金属化图案218可以直接连接至衬底202中的贯穿通孔201。再分布结构240包括：有机绝缘材料层216、220、224、228、232、和236；以及金属化图案218、222、226、230、和234。有机绝缘材料的包括，可以在相对高的工作频率下提供良好的信号完整性和功率完整性。如图12所示，互连结构206的包括(例如，包括钝化膜210和钝化膜212、介电层206B、和金属化图案206A)是可选的。
再分布结构240示出为在插件200”中具有五层金属化图案的示例。更多或者更少层的绝缘材料层和金属化图案层可以形成在再分布结构240中。如果要形成更少的绝缘材料层和金属化图案层，那么可以省略这里所讨论的步骤和工艺。如果要形成更多的绝缘材料层和金属化图案层，那么可以重复这里所讨论的步骤和工艺。
图13至图18示出了根据一些实施例的应用进一步的处理步骤来封装插件200的截面图。虽然示出的是插件200，但是应该理解，图13至图18的工艺步骤也可应用于封装图11的插件200'和/或图12的插件200”。
在图13中，集成电路管芯100(例如，第一集成电路管芯100A和多个第二集成电路管芯100B)连接至插件200。集成电路管芯100可以类似于图1中的插件200，其中集成电路管芯100包括有源器件，这些有源器件通过互连结构互连在一起，以形成功能电路。在所示的实施例中，多个集成电路管芯100彼此相邻放置，包括第一集成电路管芯100A和第二集成电路管芯100B，其中第一集成电路管芯100A位于第二集成电路管芯100B之间。在一些实施例中，第一集成电路管芯100A是逻辑器件，例如CPU、GPU等，而第二集成电路管芯100B是存储器件，例如DRAM管芯、HMC模块、HBM模块等。在一些实施例中，第一集成电路管芯100A是与第二集成电路管芯100B相同类型的器件(例如，SoC)。集成电路管芯100可以连接至插件200的正面，使得互连结构206和再分布结构240每个都位于半导体衬底200和管芯100之间。
在所示出的实施例中，集成电路管芯100通过诸如插件200的UBM 242上的导电连接器102的焊料接合，连接至插件200。集成电路管芯100可以使用例如拾取和放置工具放置在互连结构240上。导电连接器102可以通过可回流的导电材料形成，可回流的导电材料例如是焊料、铜、铝、金、镍、银、钯、锡等、或其组合形成。在一些实施例中，导电连接器102通过最初通过诸如蒸发、电镀、印刷、焊料转移、球放置等方法形成焊料层而形成。一旦焊料层形成在结构上，就可以实施回流，以将导电连接器102成形为期望的凸块形状。将集成电路管芯100连接至插件200，可以包括将集成电路管芯100放置在插件200上，以及使导电连接器102回流。导电连接器102形成插件200的UBM 242和集成电路管芯100的导电连接器102之间的接头，将插件200电连接至集成电路管芯100。
在图14中，底部填充物302可以形成在导电连接器102周围，并且位于插件200和集成电路管芯100之间。底部填充物302可以减少应力，并且保护由导电连接器102的回流产生的接头。底部填充物302可以通过诸如模制化合物、环氧树脂等的底部填充材料形成。底部填充物302可以在集成电路管芯100连接至插件200之后，通过毛细流动工艺形成；或者可以在集成电路管芯100连接至插件200之前，通过合适的沉积方法形成。底部填充物302可以以液体或者半液体形式来施加，然后随后进行固化。
在其他实施例(未单独示出)中，集成电路管芯100通过直接接合连接至插件200。例如，熔接、直接电介质对电介质接合、直接金属对金属接合、其组合等，可以用于直接接合集成电路管芯100和插件200的对应介电层和/或管芯连接器，不使用粘合剂或者焊料。当使用直接接合时，可以省略底部填充物302。另外，可以使用接合技术的混合，例如，一些集成电路管芯100可以通过焊料接合连接至插件200，而其他集成电路管芯100可以通过直接接合连接至插件200。
另外，在图14中，密封剂304形成在集成电路管芯100之上和周围。在形成之后，密封剂304密封集成电路管芯100和底部填充物302(如果存在的话)或者导电连接器102。密封剂304可以是模制化合物、环氧树脂等。密封剂304可以通过压缩模塑、传递模塑等来施加，并且形成在插件200上方，从而将集成电路管芯100掩埋或者覆盖。密封剂304可以以液体或者半液体形式施加，然后随后进行固化。密封剂304可以进行薄化，以暴露集成电路管芯100。薄化工艺可以是研磨工艺、化学机械抛光(CMP)、回蚀、其组合等。在薄化工艺之后，集成电路管芯100和密封剂304的顶面是共面的(在工艺变化范围内)，因此它们彼此齐平。薄化实施为直至已经将所需量的集成电路管芯100和/或密封剂304移除。
在图15中，衬底202的背面进行薄化，以暴露贯穿通孔201。贯穿通孔201的暴露可以通过薄化工艺来完成，薄化工艺例如是研磨工艺、化学机械抛光(CMP)、回蚀、其组合等。在一些实施例(未单独示出)中，用于暴露贯穿通孔201的薄化工艺包括CMP，并且贯穿通孔201由于在CMP期间发生的凹陷而在插件200的背面凸出。在这样的实施例中，绝缘层(未单独示出)可以可选地形成在衬底202的背面上，围绕贯穿通孔201的凸出部分。绝缘层可以通过诸如氮化硅、氧化硅、氧氮化硅等的含硅绝缘体来形成，并且可以通过诸如旋涂、CVD、等离子增强CVD(PECVD)、高密度等离子体CVD(HDP-CVD)等的合适的沉积方法来形成。在衬底202进行薄化之后，贯穿通孔201和绝缘层(如果存在的话)或者衬底202的暴露表面是共面的(在工艺变化范围内)，因此它们彼此齐平，并且暴露在插件200的背面。
在图16中，背面再分布结构306和UBM 308形成在贯穿通孔201和衬底202的暴露表面上。再分布结构306可以通过与以上所描述的再分布结构240类似的材料和工艺来形成。例如，再分布结构306可以包括位于有机绝缘材料中的一个或者多个金属化层。另外，UBM308可以通过与以上所描述的UBM 242类似的材料和工艺来形成。
导电连接器310形成在UBM 308上。导电连接器310可以是球栅阵列(BGA)连接器、焊球、金属柱、可控塌陷芯片连接(C4)凸块、微凸块、化学镀镍-化学镀钯-浸金技术(ENEPIG)形成的凸块等。导电连接器310可以包括导电材料，例如焊料、铜、铝、金、镍、银、钯、锡等、或其组合。在一些实施例中，导电连接器310通过最初通过蒸发、电镀、印刷、焊料转移、球放置等形成焊料层而形成。一旦焊料层形成在结构上，就可以实施回流，以将材料成形为期望的凸块形状。在另一个实施例中，导电连接器310包括通过溅射、印刷、电镀、化学镀、CVD等形成的金属柱(例如铜柱)。金属柱可以是无焊料的，并且具有基本上垂直的侧壁。在一些实施例中，金属覆盖层形成在金属柱的顶部上。金属覆盖层可以包括镍、锡、锡-铅、金、银、钯、铟、镍-钯-金、镍-金等、或其组合，并且可以通过镀敷工艺形成。
接下来在图17中，单个化工艺通过沿着划线区进行切割来实施。单个化工艺可以包括锯切、切割等。例如，单个化工艺可以包括锯切密封剂304、再分布结构240、互连结构206、和衬底202。单个化工艺将每个封装件300与相邻的封装件300单个化。单个化工艺从插件晶圆的单个化部分形成插件200。作为单个化工艺的结果，插件200(包括互连结构206、钝化层210/212、和再分布结构240)和密封剂304的外侧壁横向相连(在工艺变化范围内)。另外，在平面图中，密封剂304可以完全地围绕集成电路管芯100。
在图18中，封装件300将连接至封装衬底400，从而完成集成电路封装件的形成。示出了单个封装组件300、单个封装衬底400、和单个集成电路封装件。应该理解，多个封装组件可以同时进行处理，以形成多个集成电路封装件。
封装件300使用导电连接器310连接至封装衬底400。在一些实施例中，封装衬底400包括衬底芯，该衬底芯可以由诸如硅、锗、金刚石等的半导体材料制成。可替代地，也可以使用诸如硅锗、碳化硅、砷化镓、砷化铟、磷化铟、碳化硅锗、磷化砷化镓、磷化镓铟、其组合等的化合物材料。另外，衬底芯可以是SOI衬底。通常，SOI衬底包括诸如外延硅、锗、硅锗、SOI、SGOI、或其组合的半导体材料的层。在另一个实施例中，衬底芯是绝缘芯，例如玻璃纤维增强树脂芯。一种示例性芯材是玻璃纤维树脂，例如FR4。芯材的可替代物包括双马来酰亚胺-三嗪(BT)树脂，或者可替代地，其他印刷电路板(PCB)材料或者薄膜。诸如味之素积层膜(ABF)的积层膜或者其他层压材料可以用于衬底芯。
衬底芯可以包括有源器件和无源器件(未单独示出)。诸如晶体管、电容器、电阻器、其组合等的器件可以用于生成系统设计的结构和功能要求。器件可以使用任何合适的方法来形成。
衬底芯还可以包括金属化层和通孔，以及位于金属化层和通孔上方的接合焊盘402。金属化层可以形成在有源器件和无源器件上方，并且设计成连接各种器件，以形成功能电路。金属化层可以通过介电材料(例如，低k介电材料)和导电材料(例如，铜)的交替层形成，其中通孔互连导电材料层，并且可以通过任何合适的工艺(例如，沉积、镶嵌等)来形成。在一些实施例中，衬底芯基本上不包括有源器件和无源器件。
导电连接器310进行回流，以将UBM 308连接至接合焊盘402。导电连接器310将插件200连接至封装衬底400，插件200包括再分布结构240的金属化图案和互连结构206的金属化图案，封装衬底400包括衬底芯的金属化层。因此，封装衬底400电连接至集成电路管芯100。在一些实施例中，无源器件(例如，表面贴装器件(SMD)，未单独示出)可以在安装至封装衬底400上之前连接至插件200(例如接合至UBM 308)。在这样的实施例中，无源器件可以与导电连接器310接合至封装件300的相同表面。在一些实施例中，无源器件(例如，SMD，未单独示出)可以连接至封装衬底400，例如，连接至接合焊盘402。
在一些实施例中，底部填充物(未单独示出)形成在封装件300和封装衬底400之间，围绕导电连接器310。底部填充物可以在封装件300连接之后，通过毛细流动工艺来形成；或者可以在封装组件300连接之前，通过任何合适的沉积方法来形成。底部填充物可以是从封装衬底400延伸至再分布结构306的连续材料。
图13至图18示出了当插件200是晶圆的一部分并且是在插件200上实施单个化工艺之前、对插件200进行封装的制造步骤。图19至图25示出了根据一些实施例的施加进一步的处理步骤用以对插件200进行封装的各种中间步骤的截面图。在图19至图25中，插件200在其进行单个化并且与晶圆中的其他插件分离之后进行封装。虽然示出的是插件200，但是应该理解，图19至图25的工艺步骤也可以应用于封装图11的插件200'和/或图12的插件200”。
在图19中，提供承载衬底500，并且剥离层502形成在承载衬底500上。承载衬底500可以是玻璃承载衬底、陶瓷承载衬底等。承载衬底500可以是晶圆，从而多个封装件可以同时形成在承载衬底500上。
剥离层502可以通过聚合物基的材料形成，其可以与承载衬底500一起从将要在后续步骤中形成的上覆结构去除。在一些实施例中，剥离层502是环氧基热剥离材料，其在加热时会失去其粘合特性，例如光热转换(LTHC)剥离涂层。在其他实施例中，剥离层502可以是紫外(UV)胶，其在暴露至紫外光时会失去其粘合特性。剥离层502可以以液体进行分配，并且进行固化，可以是层压至承载衬底500上的层压膜，或者可以是类似物。剥离层502的顶面可以是水平的，并且可以具有高度的平坦度。
贯穿通孔504形成在承载衬底500上。作为用以形成贯穿通孔504的示例，晶种层(未示出)形成在承载衬底500上方和剥离层502上。在一些实施例中，晶种层是金属层，其可以是单层，或者是包括多个由不同材料形成的子层的复合层。在特定实施例中，晶种层包括钛层，和位于钛层上方的铜层。晶种层可以使用例如PVD等来形成。光刻胶形成并且图案化在晶种层上。光刻胶可以通过旋涂等来形成，并且可以暴露至光，以进行图案化。光刻胶的图案对应于导电通孔。图案化形成了穿过光刻胶的开口，用以暴露晶种层。导电材料形成在光刻胶的开口中和晶种层的暴露部分上。导电材料可以通过镀敷，例如电镀或者化学镀等，来形成。导电材料可以包括金属，例如铜、钛、钨、铝等。去除光刻胶和其上未形成有导电材料的晶种层的部分。光刻胶可以通过可接受的灰化或者剥离工艺，例如使用氧等离子体等，来去除。一旦去除了光刻胶，就去除晶种层的暴露部分，例如通过使用可接受的蚀刻工艺，例如通过湿蚀刻或者干蚀刻。晶种层的剩余部分和导电材料形成贯穿通孔504。
在图20中，单个化的插件200(标记为200A和200B)通过粘合剂(未单独示出)粘附至剥离层502。每个插件200可以进行单个化，并且平坦化工艺(例如，CMP工艺、回蚀工艺、和/或类似工艺)可以施加至插件200的背面，以在将插件200连接至承载衬底500之前暴露贯穿通孔201。期望的类型和数量的插件200粘附至承载衬底500的每个区域。在所示的实施例中，多个插件200彼此相邻地粘附，包括插件200A和插件200B。插件200A可以包括具有有机绝缘层的再分布结构240(例如，如以上在图1至图12中所描述的)，而插件200B不包括任何具有有机绝缘层的再分布结构。反而是，插件200B可以仅包括互连结构206，并且插件200B中的所有金属化图案可以通过镶嵌工艺形成。在一些实施例中，插件200A可以称为局部硅互连(LSI)管芯，而插件200B可以称为局部再分布层互连(LRI)管芯。插件200A和插件200B可以具有不同的尺寸(例如，不同的高度和/或表面积)，或者可以具有相同的尺寸(例如，相同的高度和/或表面积)。
在图21中，密封剂506形成在各种组件之上和周围。在形成之后，密封剂506密封贯穿通孔504和插件200。密封剂506可以是模制化合物、环氧树脂等。密封剂506可以通过压缩模塑、传递模塑等来施加，并且可以形成在承载衬底500上方，从而将贯穿通孔504和/或插件200掩埋或者覆盖。密封剂506进一步形成在插件200之间的间隙区域中。密封剂506可以以液体或者半液体形式来施加，然后随后进行固化。
密封剂506可以最初沉积为掩埋插件200和贯穿通孔504。平坦化工艺实施在密封剂506上，以暴露贯穿通孔504、插件200A的UBM 242、和插件200B的导电连接器214。在工艺变化范围内的平坦化工艺之后，贯穿通孔504、UBM 242、导电连接器214、和密封剂506的顶面基本上是共面的。平坦化工艺可以是例如CMP、研磨工艺等。
在图22中，再分布结构508形成在插件200、贯穿通孔504、和密封剂506上方，并且UBM 510可以形成在再分布结构508上方。再分布结构508可以通过与以上所描述的再分布结构240类似的材料和工艺来形成。例如，再分布结构508可以包括位于有机绝缘材料中的一个或者多个金属化层。另外，UBM 510可以通过与以上所描述的UBM 242类似的材料和工艺来形成。在一些实施例中，UBM 510可以各自具有统一的尺寸。在其他实施例中(如图所示)，UBM 510可以是不同的尺寸，以在UBM 510上方适应不同类型的管芯和/或管芯堆叠件的放置。
在图23中，集成电路管芯100(例如，第一集成电路管芯100A和多个第二集成电路管芯100B)连接至再分布结构508。集成电路管芯100可以类似于图1中的插件200，其中集成电路管芯100包括有源器件，这些有源器件通过互连结构互连在一起，以形成功能电路。在所示实施例中，多个集成电路管芯100彼此相邻放置，包括第一集成电路管芯100A和第二集成电路管芯100B，其中第一集成电路管芯100A位于第二集成电路管芯100B之间。在一些实施例中，第一集成电路管芯100A是逻辑器件，例如CPU、GPU等，而第二集成电路管芯100B是存储器件，例如DRAM管芯、HMC模块、HBM模块等。在一些实施例中，第一集成电路管芯100A是与第二集成电路管芯100B相同类型的器件(例如，SoC)。在所示出的实施例中，集成电路管芯100以与以上所描述的类似的方式，通过诸如UBM 510上的导电连接器102的焊料接合，连接至再分布结构508。因此，再分布结构508可以将集成电路管芯100电连接至插件200和贯穿通孔504。在其他实施例中，集成电路管芯100可以使用不同的接合方法连接至再分布结构508。底部填充物302可以形成在导电连接器102周围，并且密封剂304形成在集成电路管芯100之上和周围，如以上所描述的。
在图24中，实施承载衬底剥离，以使承载衬底500从插件200和密封剂506脱离(或者“剥离”)。根据一些实施例，剥离包括在剥离层502上投射诸如激光或者紫外光的光，使得剥离层502在光的热量下分解，从而可以去除承载衬底500。然后该结构进行翻转并且放置在胶带(未显示)上。在去除承载衬底500之后，背面再分布结构306和UBM 308形成在插件200和贯穿通孔504的暴露表面上。再分布结构306可以通过与以上所描述的再分布结构240类似的材料和工艺来形成。例如，再分布结构306可以包括位于有机绝缘材料中的一个或者多个金属化层。另外，UBM 308可以通过与以上所描述的UBM 242类似的材料和工艺来形成。贯穿通孔504提供再分布结构306和再分布结构508之间的互连。
在图25中，单个化工艺施加为使得单独的封装件550与形成在承载衬底500上的其他封装件分离。单个化工艺可以包括锯切、切割等。例如，单个化工艺可以包括锯切密封剂304、再分布结构508、密封剂506、和再分布结构306。单个化工艺将每个封装件550从相邻的封装件550单个化。作为单个化工艺的结果，密封剂304、再分布结构508和再分布结构306、以及密封剂506的外部侧壁横向相连(在工艺变化范围内)。然后，封装件550将以与以上所描述的类似的方式连接至封装衬底400，从而完成集成电路封装件的形成。
根据一些实施例，半导体器件可以接合在一起，用以提供具有接合至插件的多个管芯的封装件。插件可以包括镀敷在图案化的光刻胶掩模中的金属化层，光刻胶掩模随后用有机绝缘层替代。可选地，插件还可以包括通过镶嵌工艺在无机绝缘材料中形成的另外的金属化层。有机绝缘层中金属化层的包括，可以允许在高工作频率(例如，大于20GHz)下改进信号完整性和/或功率完整性。另外，包括在有机绝缘材料和无机绝缘材料两者中形成的金属化层的实施例可以在处理和封装设计方面提供改进的灵活性。
在一些实施例中，一种器件封装件，包括：插件，该插件包括：半导体衬底；第一贯穿通孔，延伸穿过半导体衬底，其中第一贯穿通孔从半导体衬底的正面凸出；互连结构，位于半导体衬底的正面的上方。互连结构包括：第一金属化图案，位于无机绝缘材料中；以及钝化膜，位于第一金属化图案上方。插件还包括第一再分布结构，位于钝化膜上方，第一再分布结构包括位于有机绝缘材料中的第二金属化图案，第一再分布结构与互连结构和半导体衬底相连。该器件封装件还包括集成电路管芯，该集成电路管芯位于该插件上方，并且连接至该插件；以及第一密封剂，围绕集成电路管芯。可选地，在一些实施例中，互连结构还包括接触焊盘，位于钝化膜中，其中第二金属化图案电连接至接触焊盘，并且其中，与第一金属化图案相比，接触焊盘通过不同的材料制成。可选地，在一些实施例中，接触焊盘通过铝制成。可选地，在一些实施例中，第二金属化图案穿过钝化膜延伸至第一金属化图案。可选地，在一些实施例中，其中有机绝缘材料延伸穿过钝化膜。可选地，在一些实施例中，其中插件和第一密封剂是共末端。可选地，在一些实施例中，封装件还包括：第二密封剂，围绕插件；以及第二再分布结构，位于插件和第二密封剂上方，其中第二再分布结构将集成电路管芯电连接至插件。可选地，在一些实施例中，封装件还包括：第二贯穿通孔，延伸穿过第二密封剂。可选地，在一些实施例中，封装件还包括第三再分布结构，位于插件的与集成电路管芯相对的侧上。可选地，在一些实施例中，插件不包括任何有源器件。
在一些实施例中，一种器件封装件，包括：插件，不包括任何有源器件，插件包括：半导体衬底；互连结构，包括位于第一绝缘材料中的第一金属化图案；以及第一再分布结构，包括位于第二绝缘材料中的第二金属化图案，其中第二绝缘材料比第一绝缘材料具有更低的损耗角正切。器件封装件还包括集成电路管芯，电连接至插件，其中互连结构和第一再分布结构每个都位于集成电路管芯和半导体衬底之间；第一密封剂，围绕集成电路管芯，第一密封剂在平面图中完全围绕集成电路管芯，第一密封剂的外侧壁与插件的外侧壁相连；以及第二再分布结构，位于插件的与集成电路管芯相对的侧上。可选地，在一些实施例中，第一绝缘材料为无机材料，并且其中，第二绝缘材料为有机材料。可选地，在一些实施例中，第一金属化图案通过铝接触焊盘电连接至第二金属化图案。可选地，在一些实施例中，第一金属化图案与第二金属化图案物理接触。
在一些实施例中，一种方法，包括：在衬底上形成互连结构，其中互连结构包括通过镶嵌工艺形成的第一金属化图案；在互连结构上形成再分布结构，其中再分布结构包括第二金属化图案，与第一金属化图案相比，第二金属化图案通过不同类型的工艺形成；在再分布结构上方接合集成电路管芯；将集成电路管芯密封在密封剂中；以及实施单个化工艺。实施单个化工艺包括单个化穿过互连结构、再分布结构、和密封剂。可选地，在一些实施例中，镶嵌工艺包括：在无机介电层中图案化开口；在开口中镀敷第一金属化图案。可选地，在一些实施例中，形成第二金属化图案包括：在互连结构上方沉积晶种层；在晶种层上方的光刻胶中图案化开口；在开口中镀敷第二金属化图案；去除光刻胶；以及在第二金属化图案周围沉积有机绝缘材料。可选地，在一些实施例中，该方法还包括：在接合集成电路管芯之后，在互连结构、再分布结构、和衬底上实施单个化工艺。可选地，在一些实施例中，该方法还包括：在接合集成电路管芯之前，在互连结构、再分布结构、和衬底上实施单个化工艺。可选地，在一些实施例中，该方法还包括：在第一金属化图案上方形成铝接触焊盘，其中铝接触焊盘将第一金属化图案电连接至第二金属化图案。
前面概述了若干实施例的特征，使得本领域的技术人员可以更好地理解本公开的各个方面。本领域的技术人员应该理解，他们可以容易地使用本公开作为用于设计或修改用于执行与本公开相同或类似的目的和/或实现相同或类似优点的其他工艺和结构的基础。本领域的技术人员还应该意识到，这种等效结构不背离本公开的精神和范围，并且可以进行各种改变、替换和变更而不背离本公开的精神和范围。

Claims (10)

1.一种器件封装件，包括：
插件，包括：
半导体衬底；
第一贯穿通孔，延伸穿过所述半导体衬底，其中，所述第一贯穿通孔从所述半导体衬底的正面凸出；
互连结构，位于所述半导体衬底的所述正面上方，所述互连结构包括：
第一金属化图案，位于无机绝缘材料中；以及
钝化膜，位于所述第一金属化图案上方；以及
第一再分布结构，位于所述钝化膜上方，所述第一再分布结构包括位于有机绝缘材料中的第二金属化图案，所述第一再分布结构与所述互连结构和所述半导体衬底相连；
集成电路管芯，位于所述插件上方，并且连接至所述插件；以及
第一密封剂，围绕所述集成电路管芯。
2.根据权利要求1所述的器件封装件，其中，所述互连结构还包括：接触焊盘，位于所述钝化膜中，其中，所述第二金属化图案电连接至所述接触焊盘，并且其中，与所述第一金属化图案相比，所述接触焊盘通过不同的材料制成。
3.根据权利要求2所述的器件封装件，其中，所述接触焊盘通过铝制成。
4.根据权利要求1所述的器件封装件，其中，所述第二金属化图案穿过所述钝化膜延伸至所述第一金属化图案。
5.根据权利要求4所述的器件封装件，其中，所述有机绝缘材料延伸穿过所述钝化膜。
6.根据权利要求1所述的器件封装件，其中，所述插件和所述第一密封剂是共末端。
7.根据权利要求1所述的器件封装件，还包括：
第二密封剂，围绕所述插件；以及
第二再分布结构，位于所述插件和所述第二密封剂上方，其中，所述第二再分布结构将所述集成电路管芯电连接至所述插件。
8.根据权利要求7所述的器件封装件，还包括：第二贯穿通孔，延伸穿过所述第二密封剂。
9.一种器件封装件，包括：
插件，不包括任何有源器件，所述插件包括：
半导体衬底；
互连结构，包括位于第一绝缘材料中的第一金属化图案；以及
第一再分布结构，包括位于第二绝缘材料中的第二金属化图案，其中，所述第二绝缘材料比所述第一绝缘材料具有更低的损耗角正切；
集成电路管芯，电连接至所述插件，其中，所述互连结构和所述第一再分布结构每个都位于所述集成电路管芯和所述半导体衬底之间；
第一密封剂，围绕所述集成电路管芯，所述第一密封剂在平面图中完全围绕所述集成电路管芯，所述第一密封剂的外侧壁与所述插件的外侧壁相连；以及
第二再分布结构，位于所述插件的与所述集成电路管芯相对的侧上。
10.一种形成器件封装件的方法，包括：
在衬底上形成互连结构，其中，所述互连结构包括通过镶嵌工艺形成的第一金属化图案；
在所述互连结构上形成再分布结构，其中，所述再分布结构包括第二金属化图案，与所述第一金属化图案相比，所述第二金属化图案通过不同类型的工艺形成；
在所述再分布结构上方接合集成电路管芯；
将所述集成电路管芯密封在密封剂中；以及
实施单个化工艺，其中，实施所述单个化工艺包括单个化穿过所述互连结构、所述再分布结构、和所述密封剂。
CN202310034589.6A 2022-02-17 2023-01-10 器件封装件及其方法 Pending CN116247030A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263268175P 2022-02-17 2022-02-17
US63/268,175 2022-02-17
US17/837,686 2022-06-10
US17/837,686 US20230260896A1 (en) 2022-02-17 2022-06-10 Integrated circuit package and method

Publications (1)

Publication Number Publication Date
CN116247030A true CN116247030A (zh) 2023-06-09

Family

ID=86625378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310034589.6A Pending CN116247030A (zh) 2022-02-17 2023-01-10 器件封装件及其方法

Country Status (4)

Country Link
US (1) US20230260896A1 (zh)
KR (1) KR20230124459A (zh)
CN (1) CN116247030A (zh)
DE (1) DE102023100773A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12021064B2 (en) * 2021-05-03 2024-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture

Also Published As

Publication number Publication date
KR20230124459A (ko) 2023-08-25
US20230260896A1 (en) 2023-08-17
TW202335202A (zh) 2023-09-01
DE102023100773A1 (de) 2023-08-17

Similar Documents

Publication Publication Date Title
US11682655B2 (en) Semiconductor packages and methods of forming the same
US11189603B2 (en) Semiconductor packages and methods of forming same
US20210358825A1 (en) Underfill Structure for Semiconductor Packages and Methods of Forming the Same
US11984372B2 (en) Integrated circuit package and method
US12002767B2 (en) Integrated circuit package and method
KR102540531B1 (ko) 반도체 패키지 및 그 제조 방법
CN113113381A (zh) 封装结构及其形成方法
CN113140516A (zh) 封装件及其形成方法
US11929261B2 (en) Semiconductor package and method of manufacturing the same
US20230386866A1 (en) Semiconductor Package and Method of Forming Thereof
CN113161302A (zh) 半导体封装结构、半导体封装件及其制造方法
CN113658944A (zh) 半导体封装件及其形成方法
CN113314496A (zh) 半导体结构及其形成方法和封装件
CN114937643A (zh) 半导体封装中的模塑管芯及其形成方法
US20230386919A1 (en) Semiconductor package and method comprising formation of redistribution structure and interconnecting die
CN113223970A (zh) 半导体结构及其制造方法
CN116247030A (zh) 器件封装件及其方法
US11854994B2 (en) Redistribution structure for integrated circuit package and method of forming same
US20220384355A1 (en) Semiconductor Devices and Methods of Manufacture
TWI843329B (zh) 裝置封裝及其製造方法
US11444034B2 (en) Redistribution structure for integrated circuit package and method of forming same
US11830859B2 (en) Package structures and method for forming the same
US20230387039A1 (en) Semicondcutor packages and methods of forming thereof
US20230335536A1 (en) Semiconductor Packages and Methods of Forming the Same
TW202410216A (zh) 半導體封裝體及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination