CN116247003A - 一种金属互连线制备方法 - Google Patents

一种金属互连线制备方法 Download PDF

Info

Publication number
CN116247003A
CN116247003A CN202310196606.6A CN202310196606A CN116247003A CN 116247003 A CN116247003 A CN 116247003A CN 202310196606 A CN202310196606 A CN 202310196606A CN 116247003 A CN116247003 A CN 116247003A
Authority
CN
China
Prior art keywords
layer
etching
metal
substrate
passivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310196606.6A
Other languages
English (en)
Inventor
狄增峰
田子傲
洪伟达
刘冠宇
张杰军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202310196606.6A priority Critical patent/CN116247003A/zh
Publication of CN116247003A publication Critical patent/CN116247003A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种金属互连线制备方法。该方法包括：(1)提供一基底，在基底的上表面形成材料层；(2)在材料层的上表面形成金属层，在金属层的上表面形成刻蚀阻挡层；(3)采用干法刻蚀工艺刻蚀所述刻蚀阻挡层之外的金属层，形成薄金属层；(4)用钝化工艺将所述薄金属层钝化形成钝化层；(5)用湿法刻蚀工艺刻蚀所述钝化层；(6)去除所述刻蚀阻挡层，留下互连线层。该方法可以减小干法刻蚀过程对目标衬底材料的损伤，保持材料的本征特性，有利于提升所制作器件的电学特性，扩展了金属互连线在二维材料、有机半导体、钙钛矿等脆弱材料的应用范围。

Description

一种金属互连线制备方法
技术领域
本发明属于半导体技术领域，特别涉及一种金属互连线制备方法。
背景技术
金属互连线的制备方法是半导体工艺中重要的组成部分，因为集成电路中的器件必须通过后端工艺中的互连线连接起来才能组成电路。目前硅器件上，常用的金属互连线有铝、铜、钨等。对于铜、钨等难以刻蚀的金属普遍采用的是双大马士革工艺，而对于成熟的铝金属互连线的制备方法采用的是湿法刻蚀工艺或干法刻蚀工艺。
湿法刻蚀工艺是半导体中常用的刻蚀工艺，湿法刻蚀效率高，刻蚀选择比高，对衬底材料比较温和，不会损伤衬底材料。但湿法刻蚀是各向同性刻蚀，侧向腐蚀会导致图形变形或过刻蚀等问题。
干法刻蚀工艺可将基片上的金属或材料刻蚀形成所需的形状。干法刻蚀是各向异性刻蚀，且金属的干法刻蚀的挥发物被排气系统带走而不会有残留沾污。目前干法刻蚀工艺已成熟应用于半导体工艺，例如“Approaches for patterning of aluminum”(Frank,WE.
MICROELECTRONIC ENGINEERING.1997.33(1-4),pp.85-100)中提到的多种金属铝干法刻蚀工艺。以及中国专利CN108109996B采用干法刻蚀工艺选择性刻蚀钝化层形成插塞孔。
然而对于脆弱的二维材料、有机半导体、钙钛矿等，干法刻蚀工艺会在一定程度上破坏衬底材料的结构，进而影响衬底材料的性能，尤其对原子级厚度的二维材料影响更大，高能刻蚀气体会直接破坏二维材料，导致器件失效。
发明内容
本发明所要解决的技术问题是提供一种金属互连线制备方法，以克服现有技术中采用干法刻蚀工艺制备金属互连线会破坏衬底材料的缺陷。
本发明提供一种金属互连线制备方法，包括：
(1)提供一基底，在基底的上表面形成材料层；
(2)在材料层的上表面形成金属层，在金属层的上表面需要金属互联线的区域形成刻蚀阻挡层；
(3)采用干法刻蚀工艺刻蚀所述刻蚀阻挡层之外的金属层，形成薄金属层；
(4)用钝化工艺将所述薄金属层钝化形成钝化层；
(5)用湿法刻蚀工艺选择性刻蚀所述钝化层；
(6)去除所述刻蚀阻挡层，留下互连线层。
优选地，所述步骤(1)中基底为刚性基底或柔性基底。
优选地，所述刚性基底包括锗层、硅层、锗硅层、碳化硅层、铜层、镍层、陶瓷层及玻璃层中的一种或几种。
优选地，所述柔性基底包括聚乙烯醇、聚酯、聚酰亚胺、聚萘二甲酯乙二醇酯、纸片、纺织材料中的一种或几种。
优选地，所述步骤(1)中材料层包括二维材料、有机半导体、钙钛矿中的一种或几种。
优选地，所述二维材料包括石墨烯、二硫化钼、二硒化钨、六方氮化硼中的一种或几种。
优选地，所述有机半导体包括花菁、酞菁、聚苯胺、聚吡咯中的一种或几种。
优选地，所述钙钛矿包括钛酸钙、锰酸镧、碘化铅甲胺中的一种或几种。
优选地，所述步骤(1)中材料层的形成方法包括物理气相沉积法、化学气相沉积法、外延生长法、氧化还原法、辅助转移法中的一种或几种。
优选地，所述步骤(2)中金属层包括铝、铁、铬、钛、钼、钨、镁、锑、碲中的一种或几种。
优选地，所述步骤(2)中金属层的形成方法包括物理气相沉积法、化学气相沉积法、原子层沉积法中的一种或几种。
优选地，所述物理气相沉积法包括热蒸发法、电子束蒸发法、磁控溅射法中的一种或几种。
优选地，所述化学气相沉积法包括等离子增强化学气相沉积法。
优选地，所述原子层沉积法包括等离子增强原子层沉积法。
优选地，所述步骤(2)中刻蚀阻挡层的形成方式包括紫外光刻胶、电子束光刻胶、硬掩膜工艺中的一种或几种。
优选地，所述紫外光刻胶包括紫外正性光刻胶S1800系列、紫外负性光刻胶SU-8系列、紫外光刻反转胶AZ5214中的一种或几种。
优选地，所述电子束光刻胶包括电子束正性光刻胶PMMA和/或电子束负性光刻胶HSQ。
优选地，所述硬掩膜工艺包括金属镍掩膜、金属铬掩膜、氮化钛掩膜、氮化硅掩膜、二氧化硅掩膜中的一种或几种。
上述涉及的刻蚀阻挡层材料可根据刻蚀速率、刻蚀膜厚进行选择和调整，配合不同厚度金属互连线的需求。
优选地，所述步骤(3)中干法刻蚀工艺包括离子束刻蚀、反应离子刻蚀、感应耦合等离子刻蚀中的一种或几种。
优选地，所述离子束刻蚀的气体源为氦气He、氩气Ar中的一种或两种。
优选地，所述反应离子刻蚀和感应耦合等离子刻蚀需根据刻蚀不同金属选择不同气体源。
优选地，所述步骤(3)中薄金属层厚度为10-20nm。
优选地，所述步骤(4)中钝化工艺包括自然氧化工艺、阳极氧化工艺、化学钝化工艺中的一种或几种。
优选地，所述自然氧化工艺可根据需求改变温度、气压、氧气浓度等工艺条件。
优选地，所述阳极氧化工艺可根据需求改变电解液、外加电流、阴极板等工艺条件。
优选地，所述化学钝化工艺可根据不同金属选择对应的气相或液相的酸碱钝化液。
优选地，所述步骤(4)中钝化层包括氧化铝、氧化锑、氧化碲中的一种或几种。
优选地，所述步骤(4)中钝化层厚度为10-20nm。
优选地，所述步骤(5)中湿法刻蚀工艺采用四甲基氢氧化铵TMAH作为蚀刻液，硅酸H2SiO3为缓蚀剂。TMAH属强碱溶液，与氧化铝能反应生成偏铝酸盐，偏铝酸盐易溶于水因此容易去除，且TMAH与所述基底1、所述材料层2、所述刻蚀阻挡层4不发生反应。通过在溶液中添加适量硅酸形成的硅酸胶体，可与铝金属表面发生反应形成铝硅酸盐，铝硅酸盐沉积在铝金属的表面从而阻止进一步的腐蚀。
上述含有硅酸的TMAH溶液pH值小于等于12.5时，溶液会选择性腐蚀钝化层(比如氧化铝)，腐蚀速率最高为13.8nm/min，对钝化层和金属层(例如铝金属)的选择比最高为1.6。如果含有硅酸的TMAH溶液pH值大于12.5时，溶液会对氧化铝和铝金属迅速腐蚀。
优选地，所述步骤(6)中去除所述刻蚀阻挡层采用有机溶剂、无机溶剂、超声清洗中的一种或几钟。
优选地，所述有机溶剂包括丙二醇甲醚醋酸酯(PGMEA)、甲基异丁基酮(MIBK)、N-甲基吡咯烷酮(NMP)、丙酮(Acetone)中的一种或几种。
优选地，所述无机溶剂包括氢氟酸(HF)、缓冲氢氟酸(BHF)中的一种或几种。
上述刻蚀阻挡层去除方法主要根据选择的刻蚀阻挡层决定，不同的刻蚀阻挡层需配合不同的去除方法。
本发明采用干法刻蚀加湿法刻蚀制备金属互连线，是通过在基底(比如锗基基底)的材料层(比如石墨烯)的上表面先行沉积金属层(比如铝电极层)，利用电子束负性光刻胶曝光及显影等方法形成刻蚀阻挡层。然后用离子束刻蚀等方法在刻蚀阻挡层之外的区域进行干法刻蚀，将金属层减薄至10nm厚度。再采用钝化工艺，比如在常温常压的大气环境中放置让薄层的铝金属自然氧化形成氧化铝。之后用有选择比的蚀刻液，即通过添加硅酸胶体来调节pH值的低浓度TMAH溶液，选择性地腐蚀钝化层(比如氧化铝)。最后利用有机或无机溶剂去除刻蚀阻挡层，达到在基底的材料层的上表面制备铝互连线层的目的。
有益效果
本发明能够方便地在目标衬底上进行金属互连线制作，在获得边缘陡峭的金属线条的同时，减小干法刻蚀过程对目标衬底材料的损伤，保持材料的本征特性，有利于提升所制作器件的电学特性，扩展了金属互连线在二维材料、有机半导体、钙钛矿等脆弱材料的应用范围。所以，本发明有效避免了脆弱材料在器件制备工艺过程中的缺点，提升了器件制备的稳定性和可靠性而具有高度产业利用价值。
附图说明
图1为本发明的金属互连线制备方法的工艺流程图(步骤S1～S8)。
图2为本发明提供一基底的结构示意图。
图3为本发明形成材料层于基底的上表面的结构示意图。
图4为本发明形成金属层于材料层的上表面的结构示意图。
图5为本发明形成刻蚀阻挡层于金属层的上表面的结构示意图。
图6为本发明用干法刻蚀工艺刻蚀刻蚀阻挡层之外的金属层形成薄金属层的结构示意图。
图7为本发明用钝化工艺将薄金属层钝化形成钝化层的结构示意图。
图8为本发明用湿法刻蚀工艺刻蚀钝化层的结构示意图。
图9为本发明去除所述刻蚀阻挡层、留下互连线层的结构示意图。
上述图2-图9中，数字标记说明如下：
1为基底，2为材料层，3为金属层，4为刻蚀阻挡层，5为薄金属层，6为钝化层，7为互连线层。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
实施例1
请参阅图1至图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本实施例中提供一种金属互连线制备方法，请参阅图1，包括以下步骤：
S1:提供一基底；
S2:形成材料层于所述基底的上表面；
S3:形成金属层于所述材料层的上表面；
S4:形成刻蚀阻挡层于所述金属层的上表面；
S5:用干法刻蚀工艺刻蚀所述刻蚀阻挡层之外的金属层，形成薄金属层；
S6:用钝化工艺将所述薄金属层钝化形成钝化层；
S7:用湿法刻蚀工艺选择性刻蚀所述钝化铝层；
S8:去除所述刻蚀阻挡层，留下互连线层。
如图2所示，本实施例中步骤S1中采用锗层刚性基底。
如图3所示，本实施例中步骤S2中采用化学气相沉积法在锗层基底表面生长单层石墨烯。
如图4所示，本实施例中步骤S3中采用电子束蒸发法在石墨烯层的上表面沉积160nm金属铝。
如图5所示，本实施例中步骤S4中采用电子束负性光刻胶HSQ曝光及显影在金属铝的上表面形成非晶态二氧化硅作为刻蚀阻挡层。
如图6所示，本实施例中步骤S5采用氩气为气体源的离子束刻蚀去除刻蚀阻挡层之外的铝金属。实验测量得离子束刻蚀在电压400V，氩气流量6sccm，衬底温度7℃，刻蚀角度0°的条件下，对金属铝的刻蚀速率为25nm/min，对非晶态二氧化硅的刻蚀速率为42nm/min。通过离子束刻蚀金属铝6分钟，形成10nm的薄层铝金属层，确保在下一步骤薄层铝金属层能完全氧化。
如图7所示，本实施例中步骤S6中采用常温常压大气环境的气氛条件进行自然氧化工艺，经过自然氧化确保10nm的薄层铝金属能完全形成氧化铝层。
如图8所示，本实施例中步骤S7中通过往2.36％的TMAH溶液中添加0.5mol/L纳米级硅酸胶体可调节溶液pH值至12.5，从而形成能迅速氧化铝，对基底1、材料层2、刻蚀阻挡层4、互连线层7反应缓慢的选择蚀刻液，将钝化层6去除。该蚀刻液在25℃条件下对氧化铝的腐蚀速率为13.8nm/min，对互连线层7的腐蚀速率为12nm/min，对基底1、材料层2、刻蚀阻挡层4的几乎不腐蚀。在蚀刻液溶液pH等于12.3时，对氧化铝和铝金属的刻蚀选择比可达1.6。本实施例中钝化层厚度为10nm，实验中将样品浸泡在蚀刻液中1分钟以去除氧化铝层，而对刻蚀阻挡层下的金属铝只有12nm的侧向腐蚀，不影响本实施例中百纳米级别的金属互连线的电学性能。
如图9所示，本实施例中步骤S8中采用NMP有机溶剂，通过在80℃的NMP溶液中浸泡12小时以去除电子束正性光刻胶形成的刻蚀阻挡层4，互连线层7不溶于有机溶剂，刻蚀阻挡层4溶于有机溶剂。互连线层7在去除刻蚀阻挡层4后留在了材料层2的上表面。在另一实施例中，采用BHF无机溶剂去除所述电子束负性光刻胶形成的刻蚀阻挡层4，互连线层7微溶于无机溶剂，刻蚀阻挡层4溶于无机溶剂。通过在25℃的BHF溶液中浸泡5秒以去除刻蚀阻挡层，互连线层7在去除所述阻挡层4后留在了材料层2的上表面。通过对基底表面的单层石墨烯进行Raman测试可知，使用本专利方法制备的石墨烯D/G为0.30，而仅用干法刻蚀在石墨烯上制备金属互联线的D/G为1.04，对于石墨烯而言D/G越小说明石墨烯中的缺陷越小。甚至有大面积测量不到石墨烯Raman信号，证明石墨烯被干法刻蚀的高能等离子体破坏。由此可知本专利的制备方法对材料层的损伤更小，能更好地保留材料层的材料特性。
上述实施例仅示例说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所述技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种金属互连线制备方法，包括：
(1)提供一基底，在基底的上表面形成材料层；
(2)在材料层的上表面形成金属层，在金属层的上表面需要金属互连线的区域形成刻蚀阻挡层；
(3)采用干法刻蚀工艺刻蚀所述刻蚀阻挡层之外的金属层，形成薄金属层；
(4)用钝化工艺将所述薄金属层钝化形成钝化层；
(5)用湿法刻蚀工艺选择性刻蚀所述钝化层；
(6)去除所述刻蚀阻挡层，留下互连线层。
2.根据权利要求1所述的制备方法，其特征在于，所述步骤(1)中基底为刚性基底或柔性基底；所述刚性基底包括锗层、硅层、锗硅层、碳化硅层、铜层、镍层、陶瓷层及玻璃层中的一种或几种；所述柔性基底包括聚乙烯醇、聚酯、聚酰亚胺、聚萘二甲酯乙二醇酯、纸片、纺织材料中的一种或几种。
3.根据权利要求1所述的制备方法，其特征在于，所述步骤(1)中材料层包括二维材料、有机半导体、钙钛矿中的一种或几种；材料层的形成方法包括物理气相沉积法、化学气相沉积法、外延生长法、氧化还原法、辅助转移法中的一种或几种。
4.根据权利要求1所述的制备方法，其特征在于，所述步骤(2)中金属层包括铝、铁、铬、钛、钼、钨、镁、锑、碲中的一种或几种；金属层的形成方法包括物理气相沉积法、化学气相沉积法、原子层沉积法中的一种或几种。
5.根据权利要求1所述的制备方法，其特征在于，所述步骤(2)中刻蚀阻挡层的形成方式包括紫外光刻胶、电子束光刻胶、硬掩膜工艺中的一种或几种；所述紫外光刻胶包括紫外正性光刻胶、紫外负性光刻胶、紫外光刻反转胶中的一种或几种；所述电子束光刻胶包括电子束正性光刻胶和/或电子束负性光刻胶；所述硬掩膜工艺包括金属镍掩膜、金属铬掩膜、氮化钛掩膜、氮化硅掩膜、二氧化硅掩膜中的一种或几种。
6.根据权利要求1所述的制备方法，其特征在于，所述步骤(3)中干法刻蚀工艺包括离子束刻蚀、反应离子刻蚀、感应耦合等离子刻蚀中的一种或几种；所述离子束刻蚀的气体源为氦气He、氩气Ar中的一种或两种；薄金属层厚度为10-20nm。
7.根据权利要求1所述的制备方法，其特征在于，所述步骤(4)中钝化工艺包括自然氧化工艺、阳极氧化工艺、化学钝化工艺中的一种或几种；钝化层包括氧化铝、氧化锑、氧化碲中的一种或几种。
8.根据权利要求1所述的制备方法，其特征在于，所述步骤(5)中湿法刻蚀工艺采用四甲基氢氧化铵TMAH作为蚀刻液，硅酸H2SiO3为缓蚀剂，溶液pH值小于等于12.5。
9.根据权利要求1所述的制备方法，其特征在于，所述步骤(6)中去除所述刻蚀阻挡层采用有机溶剂、无机溶剂、超声清洗中的一种或几钟。
CN202310196606.6A 2023-03-03 2023-03-03 一种金属互连线制备方法 Pending CN116247003A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310196606.6A CN116247003A (zh) 2023-03-03 2023-03-03 一种金属互连线制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310196606.6A CN116247003A (zh) 2023-03-03 2023-03-03 一种金属互连线制备方法

Publications (1)

Publication Number Publication Date
CN116247003A true CN116247003A (zh) 2023-06-09

Family

ID=86629387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310196606.6A Pending CN116247003A (zh) 2023-03-03 2023-03-03 一种金属互连线制备方法

Country Status (1)

Country Link
CN (1) CN116247003A (zh)

Similar Documents

Publication Publication Date Title
US10008655B2 (en) Suspended superconducting qubits
Black et al. Integration of self-assembled diblock copolymers for semiconductor capacitor fabrication
US20080299776A1 (en) Frequency doubling using spacer mask
CN100524782C (zh) 一种具有金属硅化物纳米结构的材料及其制作方法
US10056510B2 (en) Cone-shaped holes for high efficiency thin film solar cells
CN113257988B (zh) 硬掩模及其制备方法、约瑟夫森结的制备方法及超导电路
CN113421825B (zh) 一种基于Cr/Cu双层金属掩膜的硅湿法刻蚀方法
CN101499406B (zh) 一种在绝缘衬底上制作硅化物纳米结构的方法
TW201543564A (zh) 半導體製程
CN101920932A (zh) 制作纳米尺寸间距的电极的方法
CN114122247A (zh) 一种超导约瑟夫森结以及量子芯片的制备方法
US20140030873A1 (en) Method for fabricating patterned silicon nanowire array and silicon microstructure
CN105006482A (zh) 一种石墨烯场效应晶体管的制备方法
EP1882270A1 (en) Photolithography method for contacting thin-film semiconductor structures
CN116247003A (zh) 一种金属互连线制备方法
CN103832968B (zh) Mems器件的制造方法
JP3950628B2 (ja) 広範囲メンブランマスクを製造する方法
CN101017781A (zh) 异质结双极晶体管t型发射极金属图形制作方法的改进
CN113421826A (zh) 二维层状材料的原子级精度无损逐层刻蚀方法
CN102650821B (zh) 一种耐高温硬掩膜版制备方法
US20230114700A1 (en) Hard mask liftoff processes
US11815804B2 (en) EUV mask blank and method of making EUV mask blank
KR20180002275A (ko) 수직으로 형성된 자유지지형 그래핀 구조 및 이의 제조방법
CN117373909A (zh) 一种多层金属微纳结构制备方法
JP3169654B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination