CN116234314A - Nord闪存存储器的制造方法 - Google Patents
Nord闪存存储器的制造方法 Download PDFInfo
- Publication number
- CN116234314A CN116234314A CN202310181804.5A CN202310181804A CN116234314A CN 116234314 A CN116234314 A CN 116234314A CN 202310181804 A CN202310181804 A CN 202310181804A CN 116234314 A CN116234314 A CN 116234314A
- Authority
- CN
- China
- Prior art keywords
- layer
- floating gate
- opening
- material layer
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种NORD闪存存储器的制造方法,包括:提供衬底;在第一开口的侧壁形成侧墙结构,并以利用侧墙结构及图形化的掩模层蚀刻控制栅材料层、栅间介质层、浮栅材料层以形成第二开口;利用第二开口,采用干法蚀刻去除浮栅氧化层的至少一半厚度;采用湿法蚀刻去除剩余的浮栅氧化层以形成暴露衬底;第二开口内依次形成隧穿氧化层及字线;在衬底上形成存储单元。在本发明中,通过干法蚀刻去除至少一半厚度的浮栅氧化层,以均匀蚀刻第二开口底部的浮栅氧化层,再利用较短时间的湿法蚀刻去除剩余的浮栅氧化层以减小对衬底的影响,并清洗第二开口,从而在第二开口内形成形貌较佳的隧穿氧化层及字线,防止衬底中的有源区与字线短路。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种NORD闪存存储器的制造方法。
背景技术
在目前的半导体产业中,存储器在集成电路产品中占了相当大的比例,存储器中的闪存存储器的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息,具有集成度高、较快的存取速度和易于擦除等多项优点,因而在微机、自动化控制等多项领域得到了广泛的应用。
相较于NAND闪存存储器,NORD闪存存储器的存储单元可以独立操作,可以更为灵活地控制进入浮栅的电子数量,在一些领域也有着较多应用。
但在NORD闪存存储器的制造过程中,时常发生字线和有源区的短路问题,导致良率较低,严重影响制造成本。
发明内容
本发明的目的在于提供一种NORD闪存存储器的制造方法,以解决NORD闪存存储器的制造过程中的字线和有源区的短路问题。
为解决上述技术问题,本发明提供的NORD闪存存储器的制造方法,包括:
提供衬底,所述衬底上依次形成有浮栅氧化层、浮栅材料层、栅间介质层、控制栅材料层及图形化的掩模层,所述图形化的掩模层具有若干第一开口;
在所述第一开口的侧壁形成侧墙结构,并以利用所述侧墙结构及所述图形化的掩模层蚀刻所述控制栅材料层、所述栅间介质层、所述浮栅材料层以形成第二开口;
利用所述第二开口,采用干法蚀刻去除所述浮栅氧化层的至少一半厚度;
采用湿法蚀刻去除剩余的所述浮栅氧化层以形成暴露所述衬底,并在所述第二开口内依次形成隧穿氧化层及字线;
在所述衬底上形成存储单元,每个所述存储单元均各自包括一个控制栅结构、一个浮栅结构及一个所述字线。
可选的,所述衬底中还形成有有源区及隔离结构,所述第一开口位于所述有源区及所述隔离结构的上方。
可选的,形成所述侧墙结构的步骤包括:
形成侧墙材料层覆盖所述图形化的掩模层及所述第一开口的内壁,所述第一开口内的侧墙材料层具有凹陷,所述凹陷用于界定所述第二开口;
采用各向异性蚀刻工艺蚀刻所述侧墙材料层沿所述凹陷去除部分侧墙材料层,暴露所述控制栅材料层的表面,并以剩余的覆盖所述第一开口侧壁的侧墙材料层作为所述侧墙结构。
可选的,利用所述侧墙结构及所述图形化的掩模层,采用各向异性蚀刻工艺蚀刻所述控制栅材料层、所述栅间介质层、所述浮栅材料层以形成所述第二开口,所述第二开口暴露所述浮栅氧化层,所述第二开口的底部两侧位于所述隔离结构的上方。
可选的,在执行所述干法蚀刻时,所述浮栅氧化层与所述浮栅材料层及所述控制栅材料层的刻蚀选择比大于10:1。
可选的,采用各向异性的干法蚀刻去除所述浮栅氧化层。
可选的,所述浮栅氧化层的材质包括氧化硅,所述浮栅材料层及所述控制栅材料层的材质均包括多晶硅,干法蚀刻所述浮栅氧化层的蚀刻气体包括碳氟气体、氩气及氧气,所述湿法蚀刻的蚀刻液包括稀释的氢氟酸。
可选的,所述图形化的掩模层的材质包括氮化硅或碳氮化硅。
可选的,形成所述隧穿氧化层及所述字线的步骤包括:
形成所述隧穿氧化层覆盖所述图形化的掩模层的表面及所述第二开口的内壁;
形成导电材料填充所述第二开口至所述图形化的掩模层的上方;
以所述图形化的掩模层的表面为研磨停止层执行研磨工艺,并以所述第二开口中的导电材质作为所述字线。
可选的,在所述衬底上形成所述存储单元的步骤包括:
去除所述图形化的掩模层上的隧穿氧化层;
执行氧化工艺,以在所述字线的顶部形成盖帽层,并去除所述图形化的掩模层;
以所述侧墙结构及所述盖帽层作为掩模,依次蚀刻所述控制栅材料层、所述栅间介质层、所述浮栅材料层及所述浮栅氧化层,暴露所述衬底的表面,以环绕所述字线的控制栅材料层及栅间介质层构成所述控制栅结构,及以环绕所述所述字线的浮栅材料层及浮栅氧化层构成所述浮栅结构。
综上所述,本发明在利用侧墙结构及图形化的掩模层形成第二开口后,先采用干法蚀刻去除至少一半厚度的浮栅氧化层,通过离子轰击蚀刻浮栅氧化层将所形成的气态产物迅速排走,防止蚀刻剂残留于第二开口内,从而达到对第二开口底部的浮栅氧化层较为均匀刻蚀的效果,而剩余少量浮栅氧化层,并通过较短时间的湿法蚀刻去除剩余的浮栅氧化层以减小对浮栅氧化层下衬底的影响,并且还可达到对第二开口的清洗效果,由此形成底部较为平坦的第二开口以暴露衬底表面,从而在第二开口内形成形貌较佳的隧穿氧化层及字线,防止衬底中的有源区与字线短路。
附图说明
本领域的普通技术人员应当理解,提供的附图用于更好地理解本发明,而不对本发明的范围构成任何限定。其中:
图1是本申请实施例提供的NORD闪存存储器的制造方法的流程图;
图2a~图2k为本申请实施例提供的NORD闪存存储器的制造方法相应步骤对应的结构示意图。
附图中:
10-衬底;11-有源区;21-浮栅氧化层;22-浮栅材料层;23-栅间介质层;24-控制栅材料层;31-图形化的掩模层;32-第一开口;33-侧墙材料层;34-凹陷;35-侧墙结构;36-第二开口;37-隧穿氧化层;38-字线;41-盖帽层;42-控制栅结构;43-浮栅结构;D1-第一方向;D2-第二方向。
具体实施方式
为使本发明的目的、优点和特征更加清楚,以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是,附图均采用非常简化的形式且未按比例绘制,仅用以方便、明晰地辅助说明本发明实施例的目的。此外,附图所展示的结构往往是实际结构的一部分。特别的,各附图需要展示的侧重点不同,有时会采用不同的比例。
如在本发明中所使用的,单数形式“一”、“一个”以及“该”包括复数对象,术语“或”通常是以包括“和/或”的含义而进行使用的,术语“若干”通常是以包括“至少一个”的含义而进行使用的,术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的,此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征,除非内容另外明确指出外。
图1是本申请实施例提供的NORD闪存存储器的制造方法的流程图。
如图1所示,本实施例提供的NORD闪存存储器的制造方法,包括:
S01:提供衬底,所述衬底上依次形成有浮栅氧化层、浮栅材料层、栅间介质层、控制栅材料层及图形化的掩模层,所述图形化的掩模层具有若干第一开口;
S02:在所述第一开口的侧壁形成侧墙结构,并以利用所述侧墙结构及所述图形化的掩模层蚀刻所述控制栅材料层、所述栅间介质层、所述浮栅材料层以形成第二开口;
S03:利用所述第二开口,采用干法蚀刻去除所述浮栅氧化层的至少一半厚度;
S04:采用湿法蚀刻去除剩余的所述浮栅氧化层以形成暴露所述衬底,并在所述第二开口内依次形成隧穿氧化层及字线;
S05:在所述衬底上形成存储单元,每个所述存储单元均各自包括一个控制栅结构、一个浮栅结构及一个所述字线。
图2a~图2k为本申请实施例提供的NORD闪存存储器的制造方法相应步骤对应的结构示意图,以下将将结合图2a~图2k详细说明本实施例提供的NORD闪存存储器的制造方法。
首先,请参照图2a及图2b,执行步骤S01,提供衬底10,衬底10上依次形成有浮栅氧化层21、浮栅材料层22、栅间介质层23、控制栅材料层24及图形化的掩模层31,图形化的掩模层31具有若干第一开口32。
衬底10可包括本领域技术人员所熟知的任意合适的基底,例如可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。本实施例中衬底10的材质以硅(硅衬底)为例加以说明。
衬底10中还形成有若干有源区11,相邻有源区11之间设有隔离结构用以隔离。有源区11可采用掺杂工艺形成,有源区11的形状可例如呈条状并沿第二方向D2延伸,隔离结构可为浅沟槽隔离结构,在其沟槽内填充的隔离材料可例如包括氧化硅。
在衬底10上形成的膜层由下至上依次包括浮栅氧化硅、浮栅材料层22、栅间介质层23、控制栅材料层24及掩模材料层。其中,浮栅氧化层21的材质可包括氧化硅;浮栅材料层22用于形成浮栅,其材质可为未掺杂的多晶硅、掺杂的多晶硅或其它合适的导电材料;栅间介质层23的材质可包括氧化硅;控制栅材料层24用于形成控制栅,其材质可为未掺杂的多晶硅、掺杂的多晶硅或其它合适的导电材料;掩模材料层的材质可为任意合适的硬质材料,例如氮化硅或碳氮化硅。
接着,请继续参照图2a及图2b,图2a为俯视示意图,图2b为图2a的部分剖视示意图,再对掩模材料层执行图形化工艺,形成图形化的掩模层31,图形化的掩模层31具有若干第一开口32暴露控制栅材料层24,并利用第一开口32用于界定一存储单元,第一开口32可呈矩形状且第一开口32的长宽比小于或等于3:1(例如2:1)。需要说明的是,本实施例所形成的快闪存储器为NOR型存储器,每个存储单元不仅可独立进行操作还可灵活地控制进入浮栅的电子数量,即每个第一开口32仅对应衬底10中的一条有源区11且每个第一开口32仅在后续单独对应一个浮栅结构、控制栅结构及字线。由此,而不难看出,在该类型的闪存存储器中,多个第一开口32沿第一方向D1及第二方向D2阵列排布于衬底10上,每个存储单元对应于一个第一开口32,即在衬底10上设有第一开口32的数量远大于其他类型存储器(更为密集)且第一开口32的尺寸更小。此处所说的其他类型存储器可例如为浮栅结构、控制栅结构及字线结构中一个或任几个与周围存储单元并用的NOR闪存存储器,或者NAND闪存存储器。
接着,执行步骤S02,在第一开口32的侧壁形成侧墙结构35,并以利用侧墙结构35及图形化的掩模层31蚀刻控制栅材料层24、栅间介质层23、浮栅材料层22以形成第二开口36。
其具体形成第二开口36的步骤包括:请参照图2c,形成侧墙材料层33覆盖图形化的掩模层31及第一开口32的内壁,第一开口32内的侧墙材料层33具有凹陷34,凹陷34用于界定第二开口36。侧墙材料层33的材质可为硬质材料,例如氧化硅、氮化硅及碳氮化硅中的一种及几种,并采用合适沉积工艺(例如LPCVD工艺)以使其具有较佳地台阶覆盖性。需要说明的是,侧墙材料层33并未将第一开口32完全填满,而是沿第一开口32的内壁覆盖,以便形成凹陷34。
请参照图2d,采用各向异性蚀刻工艺沿凹陷34蚀刻去除部分侧墙材料层33,暴露控制栅材料层24的表面,并以剩余的覆盖第一开口32侧壁的侧墙材料层33作为侧墙结构35。各向异性蚀刻可为物理蚀刻较强(即溅射蚀刻为主)的干法蚀刻,其去除图形化的掩模层31上的侧墙材料层33及第一开口32内的部分侧墙材料层33。在蚀刻第一开口32内的部分侧墙材料层33时,各向异性蚀刻将沿凹陷34的外壁将凹陷34进行拓宽及加深,直至暴露控制栅材料层24的表面,并使拓宽后第一开口32的底部宽度与后续待形成的字线38的底部宽度接近。在一具体示例中,拓宽后第一开口32的底部宽度可大于或等于第一开口32下有源区11的宽度。
请参照图2e,利用侧墙结构35及图形化的掩模层31,采用各向异性蚀刻工艺蚀刻控制栅材料层24、栅间介质层23、浮栅材料层22以形成第二开口36,第二开口36暴露浮栅氧化层21,第二开口36的底部有源区11及有源区11两侧的隔离结构的正上方。所采用的各向异性蚀刻可为包括与对应膜层相匹配的蚀刻剂的干法蚀刻,其中,在蚀刻浮栅材料层22时,可采用相对浮栅氧化层21具有较佳刻蚀选择性的蚀刻剂(例如氯气或包括氯离子的蚀刻剂),以减小对浮栅氧化层21的影响,使得所形成第二开口36具有相对较为平坦的底壁(即暴露的浮栅氧化层21的表面具有较为平坦的表面)。
接着,请参照图2f,执行步骤S03,利用第二开口36,采用干法蚀刻去除浮栅氧化层21的至少一半厚度。
在采用干法蚀刻浮栅氧化层21时,浮栅氧化层21相对浮栅材料层22及控制栅材料层24具有较大刻蚀选择比(例如刻蚀选择比大于10:1),以尽量减小干法蚀刻后对浮栅材料层22及控制栅材料层24的影响。在本实施例中,浮栅氧化层21的材质包括氧化硅,浮栅材料层22及控制栅材料层24的材质均包括多晶硅,所采用干法蚀刻的蚀刻剂包括碳氟气体、氩气及氧气。此外,采用对硅具有较佳刻蚀选择性的干法蚀刻,还可防止部分区域浮栅氧化层21被蚀刻完全去除后,对暴露的有源区11产生较大影响。
可以理解的是,在干法蚀刻浮栅氧化层21的过程中,所产生的等离子体轰击蚀刻浮栅氧化层21并形成气态产物迅速排走,从而形成对第二开口36底部的浮栅氧化层21形成较为均匀地刻蚀效果,防止在第二开口36的底部形貌异常(例如在第二开口36的底部拐角处形成向下的尖角)。而可与之相比较的是,在第一开口内利用侧墙结构所形成的第二开口的深宽比相对第一开口更大(例如大于5:1),若直接采用湿法蚀刻腐蚀浮栅氧化层21,在其腐蚀过程中,由于衬底10上的第二开口36的数量多且相对较小较深,蚀刻液极易残留于部分第二开口36底部的拐角处,从而在第二开口36的底部拐角处形成向下的尖角,该尖角甚至有可能延伸至衬底10中的隔离结构中。
在一优选示例中,可采用上述干法蚀刻去除浮栅氧化层21的厚度的1/2~3/4,以便于通过蚀刻时间进行控制。
接着,执行步骤S04,采用湿法蚀刻去除剩余的浮栅氧化层21以形成暴露衬底10,并在第二开口36内依次形成隧穿氧化层37及字线38。
具体的,请参照图2g,采用湿法蚀刻去除剩余的浮栅氧化层21以形成暴露衬底10。以浮栅氧化层21的材质包括氧化硅为例,由于仅剩少量的浮栅氧化层21,可采用稀释的氢氟酸作为蚀刻液,快速(在较短时间内,例如5秒~60秒)地去除剩余的少量浮栅氧化层21,以暴露有源区11及隔离结构,并同时达到对第二开口36进行清洗的目的。应理解,由于在前述步骤中通过干法蚀刻去除第二开口36内的大部分浮栅氧化层21,在采用湿法蚀刻去除剩余的浮栅氧化层21时,可以此减少蚀刻时间以防止或抑制第二开口36内湿法蚀刻对隔离结构的腐蚀,并使得第二开口36具有较佳地底部形貌,从而导致防止有源区11与后续形成的字线38短路。
请参照图2h,第二开口36内依次形成隧穿氧化层37及字线38。其具体步骤包括:形成隧穿氧化层37覆盖图形化的掩模层31的表面及第二开口36的内壁,隧穿氧化层37的材质可包括氧化硅,并可采用LPCVD工艺形成;再形成导电材料填充第二开口36至图形化的掩模层31的上方;以图形化的掩模层31的表面为研磨停止层执行研磨工艺,并以第二开口36中剩余的导电材质作为字线38。
由此,采用本实施例中的方法可形成底部形貌较佳的第二开口,并以此在第二开口内形成形貌较佳的隧穿氧化层和字线,保证了字线和衬底中的有源区之间有足够的电性隔离,从而降低字线和有源区的短路风险。
接着,执行步骤S05,在衬底10上形成存储单元,每个存储单元均各自包括一个控制栅结构42、一个浮栅结构43及一个字线38。
具体的,请参照图2i,去除图形化的掩模层31上的隧穿氧化层37,以暴露图形化的掩模层31的表面,再执行氧化工艺,以在字线38的顶部表面形成盖帽层41,利用盖帽层41和侧墙结构35保护字线38,再去除图形化的掩模层31,暴露控制栅材料层24的表面。
请参照图2j及图2k,图2j为俯视示意图,图2k为图2i的部分剖视示意图,以侧墙结构35及盖帽层41作为掩模,依次蚀刻控制栅材料层24、栅间介质层23、浮栅材料层22及浮栅氧化层21,暴露衬底的表面,以环绕字线38的控制栅材料层24及栅间介质层23构成控制栅结构42,及以环绕字线38的浮栅材料层22及浮栅氧化层21构成浮栅结构43。以此所形成的每个存储单元均各自包括独立的浮栅结构43、控制栅结构42及字线38,使得每个存储单元不仅可独立进行操作还可灵活地控制进入浮栅的电子数量。
综上所述,本发明在利用侧墙结构及图形化的掩模层形成第二开口后,先采用干法蚀刻去除至少一半厚度的浮栅氧化层,通过离子轰击蚀刻浮栅氧化层将所形成的气态产物迅速排走,防止蚀刻剂残留于第二开口内,从而达到对第二开口底部的浮栅氧化层较为均匀刻蚀的效果,而剩余少量浮栅氧化层,并通过较短时间的湿法蚀刻去除剩余的浮栅氧化层以减小对浮栅氧化层下衬底的影响,并且还可达到对第二开口的清洗效果,由此形成底部较为平坦的第二开口以暴露衬底表面,从而在第二开口内形成形貌较佳的隧穿氧化层及字线,防止衬底中的有源区与字线短路。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (10)
1.一种NORD闪存存储器的制造方法,其特征在于,包括:
提供衬底,所述衬底上依次形成有浮栅氧化层、浮栅材料层、栅间介质层、控制栅材料层及图形化的掩模层,所述图形化的掩模层具有若干第一开口;
在所述第一开口的侧壁形成侧墙结构,并以利用所述侧墙结构及所述图形化的掩模层蚀刻所述控制栅材料层、所述栅间介质层、所述浮栅材料层以形成第二开口;
利用所述第二开口,采用干法蚀刻去除所述浮栅氧化层的至少一半厚度;
采用湿法蚀刻去除剩余的所述浮栅氧化层以形成暴露所述衬底,并在所述第二开口内依次形成隧穿氧化层及字线;
在所述衬底上形成存储单元,每个所述存储单元均各自包括一个控制栅结构、一个浮栅结构及一个所述字线。
2.根据权利要求1所述的NORD闪存存储器的制造方法,其特征在于,所述衬底中还形成有有源区及隔离结构,所述第一开口位于所述有源区及所述隔离结构的上方。
3.根据权利要求1所述的NORD闪存存储器的制造方法,其特征在于,形成所述侧墙结构的步骤包括:
形成侧墙材料层覆盖所述图形化的掩模层及所述第一开口的内壁,所述第一开口内的侧墙材料层具有凹陷,所述凹陷用于界定所述第二开口;
采用各向异性蚀刻工艺蚀刻所述侧墙材料层沿所述凹陷去除部分侧墙材料层,暴露所述控制栅材料层的表面,并以剩余的覆盖所述第一开口侧壁的侧墙材料层作为所述侧墙结构。
4.根据权利要求2所述的NORD闪存存储器的制造方法,其特征在于,利用所述侧墙结构及所述图形化的掩模层,采用各向异性蚀刻工艺蚀刻所述控制栅材料层、所述栅间介质层、所述浮栅材料层以形成所述第二开口,所述第二开口暴露所述浮栅氧化层,所述第二开口的底部两侧位于所述隔离结构的上方。
5.根据权利要求1所述的NORD闪存存储器的制造方法,其特征在于,在执行所述干法蚀刻时,所述浮栅氧化层与所述浮栅材料层及所述控制栅材料层的刻蚀选择比大于10:1。
6.根据权利要求1或5所述的NORD闪存存储器的制造方法,其特征在于,采用各向异性的干法蚀刻去除所述浮栅氧化层。
7.根据权利要求6所述的NORD闪存存储器的制造方法,其特征在于,所述浮栅氧化层的材质包括氧化硅,所述浮栅材料层及所述控制栅材料层的材质均包括多晶硅,干法蚀刻所述浮栅氧化层的蚀刻气体包括碳氟气体、氩气及氧气,所述湿法蚀刻的蚀刻液包括稀释的氢氟酸。
8.根据权利要求1所述的NORD闪存存储器的制造方法,其特征在于,所述图形化的掩模层的材质包括氮化硅或碳氮化硅。
9.根据权利要求1所述的NORD闪存存储器的制造方法,其特征在于,形成所述隧穿氧化层及所述字线的步骤包括:
形成所述隧穿氧化层覆盖所述图形化的掩模层的表面及所述第二开口的内壁;
形成导电材料填充所述第二开口至所述图形化的掩模层的上方;
以所述图形化的掩模层的表面为研磨停止层执行研磨工艺,并以所述第二开口中的导电材质作为所述字线。
10.根据权利要求1所述的NORD闪存存储器的制造方法,其特征在于,在所述衬底上形成所述存储单元的步骤包括:
去除所述图形化的掩模层上的隧穿氧化层;
执行氧化工艺,以在所述字线的顶部形成盖帽层,并去除所述图形化的掩模层;
以所述侧墙结构及所述盖帽层作为掩模,依次蚀刻所述控制栅材料层、所述栅间介质层、所述浮栅材料层及所述浮栅氧化层,暴露所述衬底的表面,以环绕所述字线的控制栅材料层及栅间介质层构成所述控制栅结构,及以环绕所述所述字线的浮栅材料层及浮栅氧化层构成所述浮栅结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310181804.5A CN116234314A (zh) | 2023-02-28 | 2023-02-28 | Nord闪存存储器的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310181804.5A CN116234314A (zh) | 2023-02-28 | 2023-02-28 | Nord闪存存储器的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116234314A true CN116234314A (zh) | 2023-06-06 |
Family
ID=86584062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310181804.5A Pending CN116234314A (zh) | 2023-02-28 | 2023-02-28 | Nord闪存存储器的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116234314A (zh) |
-
2023
- 2023-02-28 CN CN202310181804.5A patent/CN116234314A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107180832B (zh) | 闪存结构及其形成方法 | |
CN112466888B (zh) | 半导体器件结构中多晶硅材料填充及3d nand存储器制备方法 | |
EP0981158A2 (en) | Method of forming buried strap for trench capacitor | |
US20070128797A1 (en) | Flash memory device and method for fabricating the same | |
US7413960B2 (en) | Method of forming floating gate electrode in flash memory device | |
CN112071844B (zh) | 闪存器件的掩膜版及制造方法 | |
US7122478B2 (en) | Method of manufacturing a semiconductor device using a polysilicon etching mask | |
US6184552B1 (en) | Non-volatile memory cell with non-trenched substrate | |
CN114203701A (zh) | 半导体结构及其制作方法 | |
US20040110377A1 (en) | Method of forming a contact in a semiconductor device | |
KR100613278B1 (ko) | 트랜치 아이솔레이션을 갖는 불휘발성 메모리 소자의 제조방법 | |
CN116234314A (zh) | Nord闪存存储器的制造方法 | |
JP2008004881A (ja) | 素子分離構造部の製造方法 | |
KR100898674B1 (ko) | 반도체 소자의 제조 방법 | |
CN113192824A (zh) | 分栅式快闪存储器的掩膜版及制造方法 | |
US20050130376A1 (en) | Method for manufacturing flash device | |
CN112242398B (zh) | 存储器的制造方法 | |
CN113496952B (zh) | 半导体结构及其制作方法 | |
CN113380812B (zh) | 一种半导体器件的形成方法 | |
CN113471207A (zh) | 半导体结构及其形成方法 | |
CN117395995A (zh) | 闪存存储器的制造方法 | |
CN111211086A (zh) | 半导体结构的形成方法 | |
CN112908859A (zh) | 闪存存储器的制造方法 | |
CN115528039A (zh) | 闪存器件及其制造方法 | |
CN115666127A (zh) | 半导体结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |