CN116231452B - 一种vcsel芯片及其制备方法 - Google Patents

Abstract

本发明提供了一种vcsel芯片及其制备方法，该芯片包括衬底以及设于衬底上的一体式刻蚀台面，一体式刻蚀台面设置为规则形状，一体式刻蚀台面中设有一体式发光区，一体式发光区的面积小于一体式刻蚀台面的面积，一体式发光区设置为规则形状或者不规则形状，一体式发光区的长度为宽度的4至2000倍。本申请通过在衬底上设置一体式刻蚀台面，并在一体式刻蚀台面中设置一体式发光区，从而能够有效的消除现有的各个相邻发光区之间的功能区域，进而消除了功能区域对激光功率密度的限制，同时对应提升了上述一体式发光区所发射出的激光的功率密度，并且有效减小了芯片的尺寸，对应降低了芯片的生产成本。

Description

一种vcsel芯片及其制备方法

技术领域

本发明涉及半导体技术领域，特别涉及一种vcsel芯片及其制备方法。

背景技术

垂直腔面发射激光器（简称VCSEL）是半导体激光器的一种，其内部蚀刻有圆形的发光台面，其中，现有的发光台面由湿法氧化技术制备而成，具体的，现有技术沿发光台面的边缘向内形成一个环形的氧化层，该氧化层包围的区域为发光区，更具体的，相对于圆形的发光台面，湿法氧化在发光台面四周向内部氧化的速度是相同的，使得在湿法氧化之后形成的发光区的形状一般为圆形或者近似圆形。

其中，发光区上方的p形半导体层可以实现电流的扩展注入，但是p形半导体层的方块电阻一般在几十到几百欧姆，使得其电流扩展能力有限，因此现有的圆台形vcsel的发光台面的直径在15-70μm的范围，并且氧化后形成的发光区的直径在5-50μm的范围，以便实现均匀的电流注入。进一步的，现有技术为了提高vcsel芯片的发光功率，会在单颗vcsel芯片上制作出多个圆台，以形成对应的阵列，并且圆台与圆台之间相对独立。

现如今，随着vcsel芯片应用范围的扩展，对vcsel芯片提出了新的需求，例如应用于激光雷达的一字线排布vcsel，该技术要求vcsel芯片的阵列为一条直线或者曲线设计，并且单条直线或者曲线为一个通道，通常的，一个激光雷达使用的vcsel芯片具有一个或者多个通道。并且出于对探测距离和成本的考量，现有的激光雷达所使用的vcsel芯片需要具有较高的激光功率密度以及较小的芯片尺寸，然而，现有技术的圆台形一字线设计使得各个发光区之间互相独立，同时相邻的发光区之间存在有沟道和电极等功能区域，并且上述功能区域限制了单个通道的激光功率密度，同时也增加了芯片的尺寸，导致不利于vcsel芯片的大规模使用。

发明内容

基于此，本发明的目的是提供一种vcsel芯片及其制备方法，以解决现有技术的圆台形一字线设计使得各个发光区之间互相独立，同时相邻的发光区之间存在有沟道和电极等功能区域，并且上述功能区域限制了单个通道的激光功率密度，同时也增加了芯片尺寸的问题。

本发明实施例一方面提出了一种vcsel芯片，包括衬底以及设于所述衬底上的一体式刻蚀台面，所述一体式刻蚀台面设置为规则形状，所述一体式刻蚀台面中设有一体式发光区，所述一体式发光区的面积小于所述一体式刻蚀台面的面积，所述一体式发光区设置为规则形状或者不规则形状，所述一体式发光区的长度为宽度的4至2000倍。

本发明的有益效果是：通过在衬底上设置一体式刻蚀台面，并在一体式刻蚀台面中设置一体式发光区，从而能够有效的消除现有的各个相邻发光区之间的功能区域，进而消除了功能区域对激光功率密度的限制，同时对应提升了上述一体式发光区所发射出的激光的功率密度，并且有效减小了芯片的尺寸，对应降低了芯片的生产成本。

优选的，所述衬底上依次层叠设有n型半导体层、有源层以及p型半导体层，所述一体式刻蚀台面由所述n型半导体层、所述有源层以及所述p型半导体层刻蚀而成。

优选的，所述n型半导体层包括若干对Al_xGa_1-xAsDBR，其中，0≤x≤1。

优选的，所述p型半导体层包括多对Al_xGa_1-xAs DBR和一个或者多个高Al组分的Al_yGa_1-yAs层，其中，0≤x≤1，0.9≤y≤1，x<y。

优选的，所述一体式发光区的长度为20-10000μm，所述一体式发光区的宽度为5-70μm。

本发明实施例第二方面提出了一种应用于如上面所述的vcsel芯片的制备方法，所述制备方法包括以下步骤：

提供一衬底，并在所述衬底上依次制作所述n型半导体层、所述有源层以及所述p型半导体层；

对所述n型半导体层、所述有源层以及所述p型半导体层依次进行光刻以及刻蚀，以在所述n型半导体层、所述有源层以及所述p型半导体层的中部形成所述一体式刻蚀台面；

在所述一体式刻蚀台面中通过湿法氧化将高Al组分的Al_xGa_1-xAs层氧化成绝缘的Al₂O₃层，以在所述一体式刻蚀台面中形成所述一体式发光区。

其中，上述制备方法中，所述在所述一体式刻蚀台面中通过湿法氧化将所述高Al组分的Al_xGa_1-xAs层氧化成绝缘的Al₂O₃层，以在所述一体式刻蚀台面中形成所述一体式发光区的步骤之后，所述制备方法还包括：

在所述p型半导体层的表面以及所述一体式刻蚀台面上沉积绝缘层，并在所述绝缘层的中部通过光刻刻蚀形成对应的绝缘层开口，其中，所述绝缘层由二氧化硅或者Si₃N₄制备而成。

其中，上述制备方法中，所述在所述p型半导体层的表面以及所述一体式刻蚀台面上沉积绝缘层，并在所述绝缘层的中部通过光刻刻蚀形成对应的绝缘层开口的步骤之后，所述制备方法还包括：

在所述一体式刻蚀台面的周围沉积p电极，并通过光刻对所述p电极进行图像化处理。

其中，上述制备方法中，所述在所述一体式刻蚀台面的周围沉积p电极，并通过光刻对所述p电极进行图像化处理的步骤之后，所述制备方法还包括：

在所述衬底的下表面沉积n电极，其中，所述n电极与所述p电极相对设置。

本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

图1为本发明一实施例提供的vcsel芯片在第一视角下的结构示意图；

图2为本发明一实施例提供的vcsel芯片在第二视角下的结构示意图；

图3为本发明一实施例提供的vcsel芯片在第二视角下的结构示意图；

图4为本发明一实施例提供的vcsel芯片在第二视角下的结构示意图；

图5为本发明一实施例提供的vcsel芯片在第二视角下的结构示意图；

图6为本发明一实施例提供的vcsel芯片在第二视角下的结构示意图。

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。

需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。

现如今，随着vcsel芯片应用范围的扩展，对vcsel芯片提出了新的需求，例如应用于激光雷达的一字线排布vcsel，该技术要求vcsel芯片的阵列为一条直线或者曲线设计，并且单条直线或者曲线为一个通道，通常的，一个激光雷达使用的vcsel芯片具有一个或者多个通道。并且出于对探测距离和成本的考量，现有的激光雷达所使用的vcsel芯片需要具有较高的激光功率密度以及较小的芯片尺寸，然而，现有技术的圆台形一字线设计使得各个发光区之间互相独立，同时相邻的发光区之间存在有沟道和电极等功能区域，并且上述功能区域限制了单个通道的激光功率密度，同时也增加了芯片的尺寸，导致不利于vcsel芯片的大规模使用。

请参阅图1至图6，所示为本发明实施例提供的vcsel芯片，本实施例提供的vcsel芯片能够有效的消除现有的各个相邻发光区之间的功能区域，进而消除了功能区域对激光功率密度的限制，同时对应提升了上述一体式发光区所发射出的激光的功率密度，并且有效减小了芯片的尺寸，对应降低了芯片的生产成本。

具体的，如图1和图2所示，本实施例提供的vcsel芯片包括衬底10以及设于衬底10上的一体式刻蚀台面20，一体式刻蚀台面20设置为规则形状，例如长方形以及正方形等规则形状，进一步的，在一体式刻蚀台面20中设有一体式发光区30，具体的，该一体式发光区30的面积小于一体式刻蚀台面20的面积，更具体的，本实施例提供的一体式发光区30可以设置为规则形状或者不规则形状，其中，规则形状可以为长方形以及正方形等规则形状，对应的，不规则形状可以设置为例如波浪形的曲线以及连接在一起的若干个圆形等不规则形状，另外，需要指出的是，本实施例提供的一体式发光区30的长度为宽度的4至2000倍。在本实施例中，通过将一体式发光区30的长度设置为宽度的4至2000倍能够在保证芯片尺寸的同时，有效的提升发射出的激光的功率密度。

优选的，在本实施例中，本实施例提供的一体式发光区30的长度为20-10000μm，对应的，本实施例提供的一体式发光区30的宽度为5-70μm。优选的，在本实施例中，本实施例提供的衬底10设置为n型衬底GaAs，便于降低生产成本。在其他情况下，还可以设置为硅衬底以及磷化铟衬底等半导体领域常见的衬底。

其中，需要说明的是，如果将一体式发光区30的长度或者宽度设置过长，则会对应增加芯片的尺寸，从而增加了芯片的生产成本，对应的，如果将一体式发光区30的长度或者宽度设置过短，虽然能够缩小芯片的尺寸，但是会影响芯片的使用性能，即不利于芯片处于高效的工作模式。

进一步的，在本实施例中，需要指出的是，本发明在上述衬底10上依次层叠设有n型半导体层40、有源层50以及p型半导体层60，在实际的生产过程中，上述一体式刻蚀台面20由n型半导体层40、有源层50以及p型半导体层60刻蚀而成。

其中，需要说明的是，本发明提供的n型半导体层40具体包括若干对Al_xGa_{1- x}AsDBR，其中，0≤x≤1。上述p型半导体层60包括多对Al_xGa_1-xAs DBR和一个或者多个高Al组分的Al_yGa_1-yAs，其中，0≤x≤1，0.9≤y≤1，x<y。

与现有技术相比，采用本发明提供的vcsel芯片的有益效果在于：

通过在衬底上设置一体式刻蚀台面20，并在一体式刻蚀台面20中设置一体式发光区30，从而能够有效的消除现有的各个相邻发光区之间的功能区域，进而消除了功能区域对激光功率密度的限制，同时对应提升了上述一体式发光区30所发射出的激光的功率密度，并且有效减小了芯片的尺寸，对应降低了芯片的生产成本。

另外，在本发明中，为了便于理解，本发明还具体提供以下实施例来进行对应的解释说明：

实施例一

具体的，在本实施例中，如图2所示，需要说明的是，本实施例提供的vcsel芯片包括衬底10以及设于衬底10上的一体式刻蚀台面20，具体的，本实施例提供的一体式刻蚀台面20设置为单通道的长方形，对应的，本实施例提供的一体式发光区30的形状也设置为长方形，进一步的，本实施例提供的一体式发光区30的长度为20μm，对应的，宽度为5μm。

实施例二

具体的，在本实施例中，如图3所示，需要说明的是，本实施例提供的vcsel芯片包括衬底10以及设于衬底10上的一体式刻蚀台面20，具体的，本实施例提供的一体式刻蚀台面20设置为单通道的长方形，对应的，本实施例提供的一体式发光区30的形状设置为不规则的波浪形曲线状，进一步的，本实施例提供的一体式发光区30的长度为10000μm，对应的，宽度为70μm。

实施例三

具体的，在本实施例中，如图4所示，需要说明的是，本实施例提供的vcsel芯片包括衬底10以及设于衬底10上的一体式刻蚀台面20，具体的，本实施例提供的一体式刻蚀台面20设置为单通道的长方形，对应的，本实施例提供的一体式发光区30的形状设置为若干个圆形依次连接在一起的不规则形状，进一步的，本实施例提供的一体式发光区30的长度为1000μm，对应的，宽度为70μm。

实施例四

具体的，在本实施例中，如图5所示，需要说明的是，本实施例提供的vcsel芯片包括衬底10以及设于衬底10上的一体式刻蚀台面20，具体的，本实施例提供的一体式刻蚀台面20设置为多通道的长方形，对应的，本实施例提供的一体式发光区30的形状也设置为长方形，进一步的，本实施例提供的一体式发光区30的长度为100μm，对应的，宽度为5μm。

实施例五

具体的，在本实施例中，如图6所示，需要说明的是，本实施例提供的vcsel芯片包括衬底10以及设于衬底10上的一体式刻蚀台面20，具体的，本实施例提供的一体式刻蚀台面20设置为多通道的长方形，对应的，本实施例提供的一体式发光区30的形状设置为不规则的波浪形曲线状，进一步的，本实施例提供的一体式发光区30的长度为6000μm，对应的，宽度为70μm。

实施例六

具体的，在本实施例中，需要说明的是，本实施例提供的vcsel芯片包括衬底10以及设于衬底10上的一体式刻蚀台面20，具体的，本实施例提供的一体式刻蚀台面20设置为长方形，对应的，本实施例提供的一体式发光区30的形状设置为若干个圆形依次连接在一起的不规则形状（图未示），进一步的，本实施例提供的一体式发光区30的长度为150μm，对应的，宽度为5μm。

另外，本发明还提供了上述各个实施例当中的vcsel芯片的参数对照表，具体的，如下表1所示：

表1

实施例七

另外，本发明实施例七提供了一种应用于如上述实施例提供的vcsel芯片的制备方法，所述制备方法包括以下步骤：

提供一衬底，并在所述衬底上依次制作所述n型半导体层、所述有源层以及所述p型半导体层；

对所述n型半导体层、所述有源层以及所述p型半导体层依次进行光刻以及刻蚀，以在所述n型半导体层、所述有源层以及所述p型半导体层的中部形成所述一体式刻蚀台面；

在所述一体式刻蚀台面中通过湿法氧化将所述高Al组分的Al_xGa_1-xAs层氧化成绝缘的Al₂O₃层，以在所述一体式刻蚀台面中形成所述一体式发光区。

其中，上述制备方法中，所述在所述一体式刻蚀台面中通过湿法氧化将所述高Al组分的Al_xGa_1-xAs层氧化成绝缘的Al₂O₃层，以在所述一体式刻蚀台面中形成所述一体式发光区的步骤之后，所述制备方法还包括：

在所述p型半导体层的表面以及所述一体式刻蚀台面上沉积绝缘层70，并在所述绝缘层70的中部通过光刻刻蚀形成对应的绝缘层70开口，其中，所述绝缘层70由二氧化硅或者Si₃N₄制备而成，便于降低生产的成本。

其中，上述制备方法中，所述在所述p型半导体层的表面以及所述一体式刻蚀台面上沉积绝缘层70，并在所述绝缘层70的中部通过光刻刻蚀形成对应的绝缘层70开口的步骤之后，所述制备方法还包括：

在所述一体式刻蚀台面的周围沉积p电极80，并通过光刻对所述p电极80进行图像化处理。

其中，上述制备方法中，所述在所述一体式刻蚀台面的周围沉积p电极80，并通过光刻对所述p电极80进行图像化处理的步骤之后，所述制备方法还包括：

在所述衬底的下表面沉积n电极，其中，所述n电极与所述p电极80相对设置。

在具体实施时，通过上述制备方法能够简单、快速的制备出一体式刻蚀台面20，在此基础之上，能够对应的制备出需要的一体式发光区30，从而能够有效的消除现有的各个相邻发光区之间的功能区域，对应提升发生出的激光色功率密度。

需要说明的是，上述的实施过程只是为了说明本申请的可实施性，但这并不代表本申请的vcsel芯片只有上述唯一一种实施流程，相反的，只要能够将本申请的vcsel芯片实施起来，都可以被纳入本申请的可行实施方案。

综上所述，本发明上述实施例当中的vcsel芯片及其制备方法通过在衬底上设置一体式刻蚀台面20，并在一体式刻蚀台面20中设置一体式发光区30，从而能够有效的消除现有的各个相邻发光区之间的功能区域，进而消除了功能区域对激光功率密度的限制，同时对应提升了上述一体式发光区30所发射出的激光的功率密度，并且有效减小了芯片的尺寸，对应降低了芯片的生产成本。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (5)

1.一种vcsel芯片，其特征在于：包括衬底以及设于所述衬底上的一体式刻蚀台面，所述一体式刻蚀台面设置为规则形状，所述一体式刻蚀台面中设有一体式发光区，所述一体式发光区的面积小于所述一体式刻蚀台面的面积，所述一体式发光区设置为规则形状或者不规则形状，所述一体式发光区的长度为宽度的4至2000倍；其中，一体式发光区的规则形状为长方形，不规则形状为波浪形的曲线或者连接在一起的若干个圆形；

所述衬底上依次层叠设有n型半导体层、有源层以及p型半导体层，所述一体式刻蚀台面由所述n型半导体层、所述有源层以及所述p型半导体层刻蚀而成；

所述n型半导体层包括若干对Al_xGa_1-xAsDBR，其中，0≤x≤1；

所述p型半导体层包括多对Al_xGa_1-xAsDBR和一个或者多个高Al组分的Al_yGa_1-yAs层，其中，0≤x≤1，0.9≤y≤1，x＜y；

所述一体式发光区的长度为20-10000μm，所述一体式发光区的宽度为5-70μm。

2.一种应用于如权利要求1所述的vcsel芯片的制备方法，其特征在于，所述制备方法包括以下步骤：

提供一衬底，并在所述衬底上依次制作n型半导体层、有源层以及p型半导体层；

对所述n型半导体层、所述有源层以及所述p型半导体层依次进行光刻以及刻蚀，以在所述n型半导体层、所述有源层以及所述p型半导体层的中部形成所述一体式刻蚀台面；

在所述一体式刻蚀台面中通过湿法氧化将高Al组分的Al_xGa_1-xAs层氧化成绝缘的Al₂O₃层，以在所述一体式刻蚀台面中形成所述一体式发光区。

3.根据权利要求2所述的制备方法，其特征在于：所述在所述一体式刻蚀台面中通过湿法氧化将所述高Al组分的Al_xGa_1-xAs层氧化成绝缘的Al₂O₃层，以在所述一体式刻蚀台面中形成所述一体式发光区的步骤之后，所述制备方法还包括：

在所述p型半导体层的表面以及所述一体式刻蚀台面上沉积绝缘层，并在所述绝缘层的中部通过光刻刻蚀形成对应的绝缘层开口，其中，所述绝缘层由二氧化硅或者Si₃N₄制备而成。

4.根据权利要求3所述的制备方法，其特征在于：所述在所述p型半导体层的表面以及所述一体式刻蚀台面上沉积绝缘层，并在所述绝缘层的中部通过光刻刻蚀形成对应的绝缘层开口的步骤之后，所述制备方法还包括：

在所述一体式刻蚀台面的周围沉积p电极，并通过光刻对所述p电极进行图像化处理。

5.根据权利要求4所述的制备方法，其特征在于：所述在所述一体式刻蚀台面的周围沉积p电极，并通过光刻对所述p电极进行图像化处理的步骤之后，所述制备方法还包括：

在所述衬底的下表面沉积n电极，其中，所述n电极与所述p电极相对设置。