CN108550664B - 一种基于砷化镓衬底的平面式led外延结构及其制作方法 - Google Patents
一种基于砷化镓衬底的平面式led外延结构及其制作方法 Download PDFInfo
- Publication number
- CN108550664B CN108550664B CN201810285397.1A CN201810285397A CN108550664B CN 108550664 B CN108550664 B CN 108550664B CN 201810285397 A CN201810285397 A CN 201810285397A CN 108550664 B CN108550664 B CN 108550664B
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- gaas
- epitaxial
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims abstract description 140
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 title claims abstract description 136
- 239000000758 substrate Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000004140 cleaning Methods 0.000 claims abstract description 6
- 238000002955 isolation Methods 0.000 claims description 14
- 239000002131 composite material Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 10
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 10
- 238000009616 inductively coupled plasma Methods 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 5
- 239000008367 deionised water Substances 0.000 claims description 5
- 229910021641 deionized water Inorganic materials 0.000 claims description 5
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 238000009826 distribution Methods 0.000 claims description 4
- 239000011259 mixed solution Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000001035 drying Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 claims description 2
- 238000000407 epitaxy Methods 0.000 claims description 2
- 238000001704 evaporation Methods 0.000 claims description 2
- 230000008020 evaporation Effects 0.000 claims description 2
- 238000011010 flushing procedure Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 147
- 239000000463 material Substances 0.000 description 19
- 238000005520 cutting process Methods 0.000 description 14
- 239000011159 matrix material Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- LEYJJTBJCFGAQN-UHFFFAOYSA-N chembl1985378 Chemical compound OC1=CC=C2C=CC=CC2=C1N=NC(C=C1)=CC=C1N=NC1=CC=C(S(O)(=O)=O)C=C1 LEYJJTBJCFGAQN-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 241001504664 Crossocheilus latius Species 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000009331 sowing Methods 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
- H01L33/0016—Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
一种基于砷化镓衬底的平面式LED外延结构及其制作方法，所述外延结构从下向上依次为：N型GaAs衬底层、N型GaAs缓冲层、P型GaAs外延层、N型GaAs外延层、N型AlInP限制层、MQW量子阱发光层、P型AlInP限制层和P型GaP窗口层。其制作方法包括（1）提供GaAs衬底并清洗；（2）生长P‑GaAs外延层；（3）生长N‑GaAs外延层；（4）生长N‑GaAs外延层；（5）生长N‑AlInP外延层；（6）生长MQW发光层；（7）生长P‑AlInP外延层；（8）生长P‑GaP外延层。本发明通过利用反向NP结形成发光MQW量子阱发光层和衬底材料的电性隔离，同时设计了较薄的P型GaP扩展层，有利于实现LED微显示矩阵的寻址电路，并防止了对发光单元的进行切割隔离时的单元像素的损伤、脱落，保持LED微显示阵列的完整。
Description
技术领域
本发明涉及一种基于砷化镓衬底的平面式LED外延结构及其制作方法，属光电子技术领域。
背景技术
LED显示是一种将电转化为光的一种主动式半导体电致发光器件，LED显示矩阵中的每一个发光点均可利用点阵寻址原理实现电流的单独驱动控制，一般称此种每一个可单独控制的发光单元为像素点；LED显示矩阵可用于文字、图形、图像、视频信号等各种信息的显示。常用的LED显示模块中的像素是独个固定在电路板上的发光二极管，在电路板上具有为每一像素提供电力驱动与控制的电路，电路分布所需占用的空间使得显示屏在提高点距方面受到限制，单位面积内的像素密度远低于LCD显示或OLED显示器，不满足穿戴式智能手表、智能手机、AR显示、电脑显示屏等高信息密度的显示要求。
但LED发光器件相较于常用的LCD、OLED、等离子等显示技术，由于LED发光器件是一种固体发光器件，与现有的LCD、OLED、等离子等显示技术相比，具有抗震性好，可适应高加速度、剧烈振动、高湿、高温、严寒等使用环境；另外在产品性能的稳定性、使用寿命、厚度及亮度等方面也是现有LCD、OLED、等离子等显示技术所无法比拟的。因此，基于LED显示原理，将LED显示器件进行微型化，在一个LED显示器件上集成的高密度微小尺寸的LED阵列，使之成为一块每一像素可独立寻址、驱动发光的LED显示器，现在一般将此类LED显示微缩化的技术称为Micro—led或Mini—LED。
Micro-led技术与OLED相比，继承了LED的高效率、高亮度、高可靠度及反应时间快等特点，现LCD相比,具有自发光无需背光源的特性，更具节能、机构简易、体积小、薄型等优势。同时,LED具有较佳的材料稳定性、寿命长、无影像烙印等优点。2013年台湾工研院基于主动式LED微晶粒晶片技术，开发出单色微显示及微投影模组，主要应用瞄准如GoogleGlass等头戴式显示器。
将LED外延材料制成为Micro-led显示矩阵，其核心在于将电性为一个整体的LED外延片通过技术手段隔离为行、列均为可独立寻址的像素矩阵。在中国发明专利ZL101625981A中，提供了一种基于切割的发光单元分割方式，即：“首先在外延片的P层表面形成电极图形及欧姆接触。其次，从外延片P层表面的特定位置向下切割形成深度超过P型材料厚度的沟槽，在沟槽中蒸镀接触金属并形成欧姆接触。下一步，将外延片的底部粘贴在硅片上，然后在与沟槽垂直的方向将外延片切割成独立的行块排列，行排列是利用粘贴于底部的硅片来保持其排列完整性的。再下一步，按行排列垂直的方向从表面向下进行列切割，从而使行块成为独立的像素单元，切割深度以分离行块中P型层的连接，但不破坏N型层的连接为准。”
ZL101625981A专利利用了像素本身的N型衬底材料来提供模块内部中的电路连接，节约了对像素的控制电路所需占用的空间，降低了LED显示模块的点距，提高像素密度。
但ZL101625981A专利存在以下几个方面的问题或不足：
(1)利用切割的方式来形成发光单元的隔离，在切割过程中存在切割刀对过发光单元材料的崩裂、沾污、损伤等，从而使发光单元失效；
(2)材料在切割隔离前以粘合的形式附属于硅片基板上，一方面增加的技术操作步骤,同时，邦定过程中也存在粘合不牢固的可能，使得发光单元出现脱落的可能性，降低了产品的可靠性；
(3)此发明公开了“按行排列垂直的方向从表面向下进行列切割，从而使行块成为独立的像素单元，切割深度以分离行块中P型层的连接，但不破坏N型层的连接为准。”的方法，在对行块进行P型层切割以形成发光单元的P型区的独立，但此操作的同时也容易使做为N型连接的GaAs衬底材料出现脱裂，从而破坏矩阵中N型行的连接。
(4)由于采用了切割的方式，使得P型电极的连接需要跨越的深度为材料本身的厚度，一般达到200um左右，宽度为切割刀刃宽度的沟道，此一沟道不仅限制了micro-led显示阵列的单元尺寸，同时也使得一般的金属镀膜方式制作P型层的连接极为困难。此发明并未说明P型电极的连接方式，在实际操作中，一般采用外部焊线的方式来完成P电极的电极连接，但多点焊线，又容易出现焊丝漂移短路、脱落等问题。同时也降低产品的可靠性。
从以上技术背景可知，要将LED显示应用于微型显示，其核心在于使LED外延材料成为可基于点阵寻址的独立发光芯片(像素)，要制作成微型LED显示器，首先需要解决LED外延材料的问题。
目前，GaAs基GaAlInP系列四元LED外延材料经近二十多年的发展，技术已经较为成熟，广泛用于从红光到绿光的LED芯片制作。
然而，常规的四元系列红光LED外延材料主要用于制作LED发光器件，用于LED发光二极管、LED室内外显示屏等应用领域。技术上主要着眼于提升发光效率，提升发光均匀性，在产品结构上一般垂直的导电结构，如图1所示。即电流从GaP扩展层106进入后通过GaAlInP四元系MQW量子阱发光层104后进入GaAs衬底101后进入外部供电电路。
除以上特点外，由于常规的GaAlInP四元系列LED外延材料是基于后期从事制作高效的LED发光芯片的目的，因此在结构上具有较厚的GaP发光层106；由于GaAs是一种吸光层，为了提升LED，制作较厚的GaP发光窗口层是提升LED发光效率的主要手段之一，目前常规的四元GaAlInP系统的表面的GaP层厚度一般在5-15um之间。
但较厚的GaP在用于微型LED显示时，由于GaP层为透明的，出现较多的侧面出光，使LED微显示的单元发光像素界面模糊(像素的发光界面不清晰)。另一方面，较厚的GaP层106和AlInP层105增加了P面隔离的难度，在ZL101625981A专利中采用切割的方式进行隔离，但切割一方面效率较低，且带来了切割的崩裂、沾污等对外延发光材料的损伤。
从以上现有技术背景可知，现有技术的LED外延材料结构中由于GaAs衬底是一体式导电的，难于在切割形成LED矩阵可独立控制的像素单元同时又制作好矩阵内单素的寻址电路。同时，由于GaP导光层的厚度较厚，因此也存在切割后相临单元侧面串光的问题。
发明内容
本发明的目的是，针对现有GaAs基GaAlInP系列四元LED外延材料结构存在的问题，本发明提出一种基于砷化镓衬底的平面式LED外延结构及其制作方法。
本发明的技术方案是，一种基于砷化镓衬底的平面式LED外延结构，所述外延结构从下向上依次为：N型GaAs衬底层、N型GaAs缓冲层、P型GaAs外延层、N型GaAs外延层、N型AlInP限制层、MQW量子阱发光层、P型AlInP限制层和P型GaP窗口层。
所述外延结构可视为一个PNPN双叠层结构，其中，在N型GaAs外延层和P型GaAs外延层交界界面处将形成N-P结，当在P型GaP窗口层表面附加正向电压时，此N-P结起到反向壁垒作用，使电流无法向下方GaAs衬底层方向流动；从而实现电流分布局限于LED外延结构中的P型GaAs外延层以上的浅层外延结构内，有利于后期通过ICP、光刻、蒸镀方式在此浅层的外延结构内实现微型LED显示器发光单元的电流隔离。
所述GaAs衬底层是N型的，或者是本征I型的，或者是高阻态的；采用高阻GaAs衬底能进一步降低电流在砷化镓衬底中传导的可能性，有利于提升基于砷化镓衬底的平面型LED外延的使用性能。
所述MQW量子阱发光层结构及掺杂的调整，能实现从560nm至680nm范围的发光颜色。
所述P型GaAs外延层，是P型的GaAlAs层或GaAlAs/GaAs的复合结构；其厚度在0.5-3um范围内，载流子浓度范围为(1-10)×1017。
所述N型GaAs外延层；是N型的GaAlAs层或GaAlAs/GaAs的复合结构，其厚度在0.5-2um范围内，载流子浓度范围为(1-10)×1017。
所述N型AlInP限制层，厚度范围为2.5—5.0um，载流子浓度范围为(0.5-3)×1019。
所述P型AlInP限制层厚度为0.4—1.0um。
所述P型GaP窗口层的厚度范围为1.0-2.5um。
本发明一种基于GaAs衬底的平面式LED外延结构的制作方法，步骤如下：
(1)取一片N型GaAs衬底，厚度约250-350um，采用硫酸:水:双氧水＝3:1:1的混合液中进行化学清洗，然后冲去离子水后氮气旋干备用；
(2)将所备的N型GaAs衬底上放入MOCVD外延炉中，生长N型GaAs缓冲层，厚度约0.3-1.0um，载流子浓度约(1-8)×1017，GaAs缓冲层用于和N型GaAs衬底实现晶格匹配，并为下一步生长提供了新鲜的界面；所述N型GaAs的缓冲层，也亦为N型GaAlAs缓冲层；
(3)在所述N型GaAs缓冲层上生长P型GaAs外延层，P型GaAs外延层与下一步生长的N型GaAs外延层一起在二者界面处将形成N-P结，当在P型GaP表面附加正向电压时，此N-P结起到反向壁垒作用，使电流无法向下方GaAs衬底方向流动；从而实现电流分布局限于LED外延结构中的P型GaAs外延层以上的浅层外延结构内，有利于LED芯片制程通过ICP方式形成浅层沟道而实现LED发光单元的电流隔离；
(4)在所述P型GaAs外延层上生长N型GaAs外延层；所述N型GaAs外延层也是N型的GaAlAs层，或GaAlAs/GaAs的复合结构；其厚度在0.5-2um范围内，载流子浓度范围为(1-10)×1017。
(5)在所述N型GaAs缓冲层上生长N型AlInP限制层，厚度约2.5-4.5um，载流子浓度约(0.5-3)×1019；用于提供平面式导电结构下良好的导电性能；
(6)在所述N型AlInP限制层上生长MQW量子阱发光层，发光量子阱的结构及成份可依据所需的发光颜色进行相应的调整；
(7)在所述MQW量子阱发光层上继续生长P型AlInP限制层，厚度约0.3-1.0um；
(8)在所述P型AlInP限制层上生长P型GaP窗口层，厚度为1.0-2.5um；本步骤采用较低的GaP发光层厚度，目的在于一方面可减少P型GaP窗口层的侧面发光，以改善微型LED显示的单元之间的串光效应；另一方面也有利于降低micro-LED单元隔离后的台阶高度，提升微型LED显示器的寻址导线的电路的制作难度。
本发明的有益效果在于，本发明外延结构可视为一个PNPN双叠层结构，在N型GaAs外延层和P型GaAs外延层交界界面处将形成N-P结，当在P型GaP表面附加正向电压时，此N-P结起到反向壁垒作用，使电流无法向下方GaAs衬底方向流动。从而实现电流分布局限于LED外延结构中的P-GaAs外延层以上的浅层外延结构内，有利于LED芯片制程通过ICP方式形成浅层沟道而实现LED发光单元的电流隔离。通过本设计，与中国发明专利ZL101625981A相比，在同等条件下完成微型LED显示器发光单元N型导电层的隔离，其隔离沟道的深度由原来的200um左右降低为约4-7um，使得通过镀膜、光刻等方式一次性、批量化制作微显示阵列的寻址电路成为可能。
本发明的LED外延结构有利于微型LED显示芯片制程通过ICP方式形成浅层沟道而实现LED发光单元的电流隔离。与现有技术CN101625981A相比，在同等条件下完成微型LED显示器发光单元N型导电层的隔离，其隔离沟道的宽度由原来的25um左右降低为约4-6um，进一步提升了微型LED显示单元的像素密度。
本发明的LED外延结构有利于微型LED显示芯片制程通过ICP方式形成浅层沟道而实现LED发光单元的电流隔离。在完成LED单元的PN结隔离后衬底层、反向NP结、发光层、GaP电流扩展层等仍为一个整体，不需要任何附加的基板、粘合材料，也不需要进行发光单元与基板粘合过程、因此具有良好的牢固性，提升了微型LED显示器的可靠性.
本发明制作了高载流子浓度和较厚的N型AlInP限制层，并利用其作为微显示阵列寻址的N型电连接；降低了另行制造外部连接的难度，同时可大幅节省空间，提升微单元的像素密度。
本发明设计了较薄的P型AlInP限制层和GaP电流扩展层(即窗口层)，以限制发光单元的侧面出光，使得发光集中于单元正向，提升了发光单元的对比度。
本发明设计了较薄的P型AlInP限制层和GaP电流扩展层(即窗口层)，以方便后期ICP，台阶砘化绝缘等过程，降低了另行制造外部连接的难度，同时可大幅节省空间，提升微单元的像素密度。
本发明通过利用反向NP结形成发光MQW量子阱发光层和衬底材料的电性隔离，同时设计了较薄的P型GaP扩展层(窗口层)，有利于实现LED微显示矩阵的寻址电路，并防止了对发光单元的进行切割隔离时的单元像素的损伤、脱落等问题，保持LED微显示阵列的完整，有利于适用于LED微显示器的外延材料技术发展。
附图说明
图1为常规四元系列红光LED外延材料LED发光器件导电结构示意图；
图2为本发明一种基于GaAs衬底的平面式LED外延结构示意图；
图3为本发明一种基于GaAs衬底的平面式LED外延结构制作流程。
具体实施方式
本发明一种基于砷化镓衬底的平面式LED外延结构如图2所示，所述外延结构从下向上依次为：N型GaAs衬底层001、N型GaAs缓冲层002、P型GaAs外延层003、N型GaAs外延层004、N型AlInP限制层005、MQW量子阱发光层006、P型AlInP限制层007和P型GaP窗口层008。
实施例1：
S1：取一片2寸N型GaAs衬底，晶向<100+150>,厚度约290um，采用硫酸:水:双氧水＝3:1:1，在45℃温度下，在混合液中进行2Min的化学清洗,然后冲去离子水，10Min后氮气旋干备用。
S2：将完成S1步骤所备的砷化镓衬底放入MOCVD外延炉中，生长N型GaAs缓冲层，厚度约0.3-1.0um，载流子浓度约(1-8)×1017,N型GaAs缓冲层用于和GaAs衬底实现晶格匹配，并为下一步生长提供了新鲜的界面；所述N型GaAs缓冲层,亦也为GaAlAs缓冲层。
S3：在所述N型GaAs缓冲层上生长P型GaAs外延层，其厚度在0.5-2um范围内,载流子浓度范围在(1-10)×1017。所述的P型GaAs层，也可以是P型的GaAlAs层或GaAlAs/GaAs的复合结构。
S4:在所述P型GaAs外延层上生长N型GaAs外延层；所述N型GaAs外延层也是N型的GaAlAs层，或GaAlAs/GaAs的复合结构；其厚度在0.5-2um范围内，载流子浓度范围为(1-10)×1017。
S5：在所述N_GaAs层上生长N型AlInP限制层，厚度约2.5-4.5um,载流子浓度约(0.5-3)×1019。
S6:在所述N型AlInP限制层上生长MQW量子阱发光层,发光波长为625nm-635nm红光。
S7：在所述GaInAlP发光层上继续生长P-AlInP限制层,厚度约0.3-1.0um。
S8：在所述P型AlInP限制层上生长P型GaP层,厚度约1.0-2.5um.载流子浓度约(5-8)×1016，其中上表层生长约200nm高掺杂层，载流子浓度约3-10×1017，用于制作P型欧姆接触。
实施例2：
S1：取一片2寸高阻型GaAs衬底，晶向<100+150>,厚度约250um,采用硫酸:水:双氧水＝3:1:1，45℃温度时，在混合液中进行2Min的化学清洗,然后冲去离子水10Min后，氮气旋干备用。
S2：将完成S1步骤所备的砷化衬底上放入MOCVD外延炉中，生长N型GaAs缓冲层，厚度约0.3-1.0um,N型GaAs缓冲层用于和GaAs衬底实现晶格匹配，并为下一步生长提供了新鲜的界面。
S3：在所述N型GaAs缓冲层上生长P型GaAs外延层，其厚度在0.5-2um范围内,载流子浓度范围在(1-10)×1017。所述的P型GaAs外延层，也可以是P型的GaAlAs层或GaAlAs/GaAs的复合结构。
S4:在所述P型GaAs外延层上生长N型GaAs外延层；所述N型GaAs外延层也是N型的GaAlAs层，或GaAlAs/GaAs的复合结构；其厚度在0.5-2um范围内，载流子浓度范围为(1-10)×1017。
S5：在所述N_GaAs层上生长N型AlInP限制层，厚度约2.5-4.5um,载流子浓度约(0.5-3)×1019。
S6:在所述N型AlInP限制层上生长GaInAlP发光层,发光波长565nm-572nm黄绿光。
S7：在所述GaInAlP发光层上继续生长P型AlInP限制层,厚度约0.3-1.0um.
S8：在所述P型AlInP限制层上生长掺Mg的P型GaP层,厚度约1.0-2.5um.载流子浓度约(5-8)×1016，其中上表层生长约200nm高掺杂层，载流子浓度约8-10×1017，用于制作P型欧姆接触。
实施例3：
S1：取一片2寸本征型GaAs衬底，晶向<100+150>，厚度约320um,采用硫酸:水:双氧水＝3:1:1，45℃时，在混合液中进行2Min的化学清洗,然后冲去离子水10Min后氮气旋干备用。
S2：将完成S1步骤所备的砷化衬底上放入MOCVD外延炉中，生长GaAlAs缓冲层，厚度约0.3-1.0um,然后再生长N型GaAs缓冲层，厚度约0.3-1.0um。
S3：在所述N型GaAs缓冲层上生P型GaAs外延层，其厚度在0.5-2um范围内,载流子浓度范围在(1-10)×1017。所述P型GaAs层，也可以是P型的GaAlAs层或GaAlAs/GaAs的复合结构。
S4:在所述P型GaAs外延层上生长N型GaAs外延层；所述N型GaAs外延层也是N型的GaAlAs层，或GaAlAs/GaAs的复合结构；其厚度在0.5-2um范围内，载流子浓度范围为(1-10)×1017。
S5：在所述N_GaAs层上生长N型AlInP限制层，厚度约2.5-4.5um,载流子浓度约(0.5-3)×1019。
S6:在所述N型AlInP限制层上生长GaInAlP发光层,发光波长590nm-595nm黄光。
S7：在所述GaInAlP发光层上继续生长P型AlInP限制层,厚度约0.3-1.0um。
S8：在所述P型AlInP限制层上生长掺Mg的P型GaP层,厚度约1.0-2.5um。载流子浓度约(5-8)×1016，其中上表层生长约200nm高掺杂层，载流子浓度约8-10×1017，用于制作P型欧姆接触。
Claims (6)
1.一种基于砷化镓衬底的平面式LED外延结构，其特征在于，所述外延结构从下向上依次为：GaAs衬底层、N型GaAs缓冲层、P型GaAs外延层、N型GaAs外延层、N型AlInP限制层、MQW量子阱发光层、P型AlInP限制层和P型GaP窗口层；所述外延结构可视为一个PNPN双叠层结构，其中，在N型GaAs外延层和P型GaAs外延层交界界面处将形成N-P结，当在P型GaP窗口层表面附加正向电压时，此N-P结起到反向壁垒作用，使电流无法向下方GaAs衬底层方向流动；从而实现电流分布局限于LED外延结构中的P型GaAs外延层以上的浅层外延结构内，有利于后期通过ICP、光刻、蒸镀方式在此浅层的外延结构内实现微型LED显示器发光单元的电流隔离；
其中，GaAs缓冲层用于和GaAs衬底层实现晶格匹配，并为下一步生长提供了新鲜的界面；
所述GaAs衬底层是N型的，或者是本征I型的，或者是高阻态的；采用高阻GaAs衬底能进一步降低电流在砷化镓衬底中传导的可能性，有利于提升基于砷化镓衬底的平面型LED外延的使用性能；
所述P型AlInP限制层厚度为0.4—1.0um，所述P型GaP窗口层的厚度范围为1.0-2.5um。
2.根据权利要求1所述的一种基于砷化镓衬底的平面式LED外延结构，其特征在于，所述MQW量子阱发光层结构及掺杂的调整，能实现从560nm至680nm范围的发光颜色。
3.根据权利要求1所述的一种基于砷化镓衬底的平面式LED外延结构，其特征在于，所述P型GaAs外延层，是P型的GaAlAs层或GaAlAs/GaAs的复合结构；其厚度在0.5-3um范围内，载流子浓度范围为（1-10)×1017。
4.根据权利要求1所述的一种基于砷化镓衬底的平面式LED外延结构，其特征在于，所述N型GaAs外延层也是N型的GaAlAs层，或GaAlAs/GaAs的复合结构；其厚度在0.5-2um范围内，载流子浓度范围为（1-10）×1017。
5.根据权利要求1所述的一种基于砷化镓衬底的平面式LED外延结构，其特征在于，所述N型AlInP限制层，厚度范围为2.5—5.0um，载流子浓度范围为（0.5-3）×1019。
6.一种基于GaAs衬底的平面式LED外延结构的制作方法，其特征在于，所述方法步骤如下：
（1）取一片N型GaAs衬底，厚度为250-350um，采用硫酸:水:双氧水=3:1:1的混合液中进行化学清洗，然后冲去离子水后氮气旋干备用；
（2）将所备的N型GaAs衬底上放入MOCVD外延炉中，生长N型GaAs缓冲层，厚度为0.3-1.0um，载流子浓度为（1-8）×1017，GaAs缓冲层用于和N型GaAs衬底实现晶格匹配，并为下一步生长提供了新鲜的界面；
（3）在所述N型GaAs缓冲层上生长P型GaAs外延层， P型GaAs外延层与下一步生长的N型GaAs外延层一起在二者界面处将形成N-P结，当在P型GaP表面附加正向电压时，此N-P结起到反向壁垒作用，使电流无法向下方GaAs衬底方向流动；从而实现电流分布局限于LED外延结构中的P型GaAs缓冲层以上的浅层外延结构内，有利于LED芯片制程通过ICP方式形成浅层沟道而实现LED发光单元的电流隔离；
（4）在所述 P型GaAs外延层上生长N型GaAs外延层；所述N型GaAs外延层也是GaAlAs/GaAs的复合结构；其厚度在0.5-2um范围内，载流子浓度范围为（1-10）×1017；
（5）在所述N型GaAs外延层上生长N型AlInP限制层，厚度为2.5-4.5um，载流子浓度为（0.5-3）×1019；用于提供平面式导电结构下良好的导电性能；
（6）在所述N型AlInP限制层上生长MQW量子阱发光层，发光量子阱的结构及成份可依据所需的发光颜色进行相应的调整；
（7）在所述MQW量子阱发光层上继续生长P型AlInP限制层，厚度为0.3-1.0um；
（8）在所述P型AlInP限制层上生长P型GaP窗口层，厚度为1.0-2.5um； 本步骤采用较低的GaP发光层厚度，目的在于一方面可减少P型GaP窗口层的侧面发光，以改善微型LED显示的单元之间的串光效应；另一方面也有利于降低micro-LED单元隔离后的台阶高度，提升微型LED显示器的寻址导线的电路的制作难度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810285397.1A CN108550664B (zh) | 2018-04-02 | 2018-04-02 | 一种基于砷化镓衬底的平面式led外延结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810285397.1A CN108550664B (zh) | 2018-04-02 | 2018-04-02 | 一种基于砷化镓衬底的平面式led外延结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108550664A CN108550664A (zh) | 2018-09-18 |
| CN108550664B true CN108550664B (zh) | 2020-08-07 |
Family
ID=63513828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810285397.1A Active CN108550664B (zh) | 2018-04-02 | 2018-04-02 | 一种基于砷化镓衬底的平面式led外延结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108550664B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114373397B (zh) * | 2020-10-15 | 2023-07-18 | 合肥鑫晟光电科技有限公司 | 发光基板、发光母板、获得发光基板的方法及显示装置 |
| CN113161458B (zh) * | 2021-01-26 | 2022-05-13 | 华灿光电(苏州）有限公司 | 红外发光二极管外延片及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1225520A (zh) * | 1997-11-04 | 1999-08-11 | 日本电气株式会社 | 半导体器件及其制造方法 |
| JP3241326B2 (ja) * | 1998-08-20 | 2001-12-25 | 日本電気株式会社 | 半導体発光素子およびその製造方法 |
| US6339233B1 (en) * | 1996-09-27 | 2002-01-15 | Siemens Aktiengesellschaft | Metal clad ridge waveguide (“MCRW”) laser semiconductor structure with doped semiconductor substrate |
| CN101030616A (zh) * | 2007-03-21 | 2007-09-05 | 山东华光光电子有限公司 | 一种高亮度发光二极管芯片的制备方法 |
| CN103748697A (zh) * | 2011-08-08 | 2014-04-23 | 日进Led有限公司 | 漏电阻断效果优秀的氮化物半导体发光器件及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003142492A (ja) * | 2001-10-30 | 2003-05-16 | Sumitomo Chem Co Ltd | ３−５族化合物半導体および半導体装置 |
-
2018
- 2018-04-02 CN CN201810285397.1A patent/CN108550664B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6339233B1 (en) * | 1996-09-27 | 2002-01-15 | Siemens Aktiengesellschaft | Metal clad ridge waveguide (“MCRW”) laser semiconductor structure with doped semiconductor substrate |
| CN1225520A (zh) * | 1997-11-04 | 1999-08-11 | 日本电气株式会社 | 半导体器件及其制造方法 |
| JP3241326B2 (ja) * | 1998-08-20 | 2001-12-25 | 日本電気株式会社 | 半導体発光素子およびその製造方法 |
| CN101030616A (zh) * | 2007-03-21 | 2007-09-05 | 山东华光光电子有限公司 | 一种高亮度发光二极管芯片的制备方法 |
| CN103748697A (zh) * | 2011-08-08 | 2014-04-23 | 日进Led有限公司 | 漏电阻断效果优秀的氮化物半导体发光器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108550664A (zh) | 2018-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11575067B2 (en) | Display substrate, display apparatus, and manufacturing method for display substrate | |
| KR102170243B1 (ko) | 공융 금속-합금 본딩을 이용한 다중 접합 발광 다이오드 및 이의 제조방법 | |
| US20220367774A1 (en) | Display device using micro led, and manufacturing method therefor | |
| CN106935151B (zh) | 晶圆级的微米-纳米级半导体led显示屏及其制备方法 | |
| CN108198835A (zh) | 一种led显示单元、显示器及其制造方法 | |
| WO2021259356A1 (zh) | 芯片结构及其制作方法、显示装置 | |
| CN108550664B (zh) | 一种基于砷化镓衬底的平面式led外延结构及其制作方法 | |
| KR102078643B1 (ko) | 원칩 타입의 발광 다이오드를 이용한 디스플레이 장치 및 그 제조 방법 | |
| CN113380929A (zh) | 显示面板制造方法、显示面板及显示设备 | |
| US20220231203A1 (en) | Semiconductor devices incorporating quantum dots | |
| CN116404027A (zh) | 一种Micro-LED微显示器及其制备方法 | |
| KR102661676B1 (ko) | 표시장치 제조방법 | |
| CN117253955A (zh) | 一种Micro LED显示芯片及其制备方法 | |
| CN111785714A (zh) | 一种由led和oled相反极性并联组成的显示器件 | |
| US20230057601A1 (en) | Fluidic Assembly Encapsulating Light Emitting Diodes | |
| CN215955302U (zh) | 基于光电隔离的Micro-LED器件 | |
| CN112289899B (zh) | Micro LED晶圆结构及其制备方法 | |
| KR20160118487A (ko) | 발광소자 | |
| KR20230057640A (ko) | 레이저 지원 복수칩 전송 프린팅법을 이용한 초박형 led 전극 어셈블리 제조용 초박형 led 전사필름, 초박형 led 전극 어셈블리 및 이의 제조방법 | |
| KR20190117968A (ko) | 디스플레이 장치 및 그의 제조 방법 | |
| CN209691780U (zh) | 一种micro led结构 | |
| CN220796782U (zh) | 一种Micro LED显示芯片 | |
| CN117012865B (zh) | 全彩Micro LED显示芯片及其制备方法 | |
| CN105355744B (zh) | 一种倒装蓝绿发光二极管芯片 | |
| WO2022067530A1 (zh) | 发光二极管芯片、显示基板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20191030 Address after: 332000 1st floor, No.2 workshop, electronic science and Technology Park, south of torch 4th Road, west of science and technology 1st Avenue, national youth entrepreneurship base, Gongqing City, Jiujiang City, Jiangxi Province Applicant after: Jiangxi Yichuang Junrong Photoelectric Technology Co.,Ltd. Address before: 330006 15 high tech Avenue, Qingshan Lake, Nanchang, Jiangxi, 15 Applicant before: Wan Jinping Applicant before: Yu Tianbao |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 332000 1st floor, No.2 workshop, electronic science and Technology Park, west of science and technology 1st Avenue and south of torch 4th Road, national youth entrepreneurship base, Gongqing City, Jiujiang City, Jiangxi Province Patentee after: Jiangxi Ruixin Microelectronics Technology Co.,Ltd. Address before: 332000 1st floor, No.2 workshop, electronic science and Technology Park, west of science and technology 1st Avenue and south of torch 4th Road, national youth entrepreneurship base, Gongqing City, Jiujiang City, Jiangxi Province Patentee before: Jiangxi Yichuang Junrong Photoelectric Technology Co.,Ltd. |