CN116230552B - 一种用于fcbga的mlo的加工方法及其产品 - Google Patents
一种用于fcbga的mlo的加工方法及其产品 Download PDFInfo
- Publication number
- CN116230552B CN116230552B CN202310036411.5A CN202310036411A CN116230552B CN 116230552 B CN116230552 B CN 116230552B CN 202310036411 A CN202310036411 A CN 202310036411A CN 116230552 B CN116230552 B CN 116230552B
- Authority
- CN
- China
- Prior art keywords
- layer
- electroplated copper
- fcbga
- mlo
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H10W70/05—
-
- H10W70/60—
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
本发明涉及一种用于FCBGA的MLO的加工方法及其产品，包括采用如下步骤：第一次PTH、前处理、第一次压膜、第一次曝光、第一次显影、电镀铜、第一次去膜、第一次闪蚀、压ABF、镭射、除胶、第二次PTH、第二次压膜、第二次曝光、第二次显影、填孔电镀、电金、第二次去膜、第二次闪蚀，加工方法简单。本发明加工方法简单、合理，操作方便，通过将pad引出至外层，使线路至于次外层，以镭射的方式将外层与次外层连通，从而减少探针误扎线路的风险，增加探针与pad的接触面，从而提高测试精度与成功率。
Description
技术领域
本发明涉及芯片封装技术领域，尤其是一种用于FCBGA的MLO的加工方法及其产品。
背景技术
FCBGA(倒装芯片球格栅阵列)是一种芯片的封装方式，MLO为基板，在基板加工的过程中，由于油墨在印刷时容易存在油墨不均的情况，使探针测量pad(焊盘)会低于油墨，导致探针无法与pad正常接触；
因此现有的技术为在pad上涨铜柱，增加pad的高度，使得pad与探针能够接触到，现有技术缺点：在pad上涨铜柱成功率低，同时容易造成线路短路的风险。
为此我们提出一种用于FCBGA的MLO的加工方法及其产品。
发明内容
本申请人针对上述现有生产技术中的缺点，提供一种用于FCBGA的MLO的加工方法及其产品，通过将pad引出至外层，使线路至于次外层，以镭射的方式将外层与次外层连通，从而减少探针误扎线路的风险，增加探针与pad的接触面，从而提高测试精度与成功率。
本发明所采用的技术方案如下：
一种用于FCBGA的MLO的加工方法，包括如下步骤：
S1、第一次PTH：先在基板上进行PTH处理，附上一层1-3um的铜，作为第一导电层；
S2、第一次压膜、第一次曝光、第一次显影：在第一导电层上通过压膜工艺形成第一干膜层，然后再通过曝光、显影工艺，把需要镀铜的位置露出来；
S3、电镀铜：在第一干膜层上露出来的第一导电层上再镀上一层16-20um的第一电镀铜层，形成pad；
S4、第一次去膜：去掉第一干膜层；
S5、第一次闪蚀：去掉第一导电层；
S6、压ABF：在基板上压上一层ABF膜；
S7、镭射、除胶：通过镭射除去第一电镀铜层接触面上的ABF膜；
S8、第二次PTH：在第一电镀铜层上和ABF膜上镀上一层第二导电层；
S9、第二次压膜：在第二导电层上压上一层第二干膜层7；
S10、第二次曝光、第二次显影：通过曝光、显影，把需要镀铜的第一电镀铜层露出来；
S11、填孔电镀：在第一电镀铜层上镀上一层第二电镀铜层；
S12、电金：在第二电镀铜层上镀上一层镀金层；
S13、第二次去膜：去除第二干膜层；
S14、第二次闪蚀：去掉第二导电层。
其进一步特征在于：
所述S7中第一电镀铜层接触面的开口呈扩张状。
所述S11中第二电镀铜层延伸出第二干膜层。
在所述S2之前还包括前处理，前处理对基板做表面清洁和增加铜面粗糙度，为后续压膜做准备
采用一种用于FCBGA的MLO的加工方法制备而成的MLO，包括基板、连接在基板上下端面的若干块第一电镀铜层，所述基板位于第一电镀铜层之外的上下端面上均附着有ABF膜，第一电镀铜层上的侧壁上层叠连接有延伸出ABF膜的第二电镀铜层。
所述第二电镀铜层延伸出ABF膜的端面上连接有镀金层。
所述第二电镀铜层为喇叭状结构。
本发明的有益效果如下：
本发明加工方法简单、合理，操作方便，通过将pad(第一电镀铜层和第二电镀铜层)引出至外层，使线路至于次外层，以镭射的方式将外层与次外层连通，从而减少探针误扎线路的风险，增加探针与pad的接触面，从而提高测试精度与成功率，同时采用ABF将线路部分盖住，隔绝线路层，无短路风险，保护住线路不受影响。
同时，本发明还具备如下优点：
1.通过设计第二电镀铜层延伸出第二干膜层，能有效解决油墨高于pad的问题。
2.通过将第二电镀铜层的形状设计成喇叭状，增加pad与探针接触面积，从而降低芯片测试难度。
3.通过将pad(第一电镀铜层和第二电镀铜层)引出至外层，保护线路不被探针误扎。
4.采用ABF将线路部分盖住，降低线路被刮断和短路的风险。
附图说明
图1为本发明实施例1中的第一次PTH时基板状态图。
图2为本发明实施例1中的第一次压膜时基板状态图。
图3为本发明实施例1中的第一次曝光、显影时基板状态图。
图4为本发明实施例1中的电镀铜时基板状态图。
图5为本发明实施例1中的第一次去膜时基板状态图。
图6为本发明实施例1中的第一次闪蚀时基板状态图。
图7为本发明实施例1中的压ABF时基板状态图。
图8为本发明实施例1中的镭射时基板状态图。
图9为本发明实施例1中的第二次PTH时基板状态图。
图10为本发明实施例1中的第二次压膜时基板状态图。
图11为本发明实施例1中的第二次曝光、显影时基板状态图。
图12为本发明实施例1中的填孔电镀时基板状态图。
图13为本发明实施例1中的电金时基板状态图。
图14为本发明实施例1中的第二次去膜时基板状态图。
图15为本发明实施例1中的第二次闪蚀时基板状态图。
其中：1、基板；2、第一电镀铜层；3、第二电镀铜层；4、ABF膜；5、镀金层；6、第二导电层；7、第二干膜层；8、第一导电层；9、第一干膜层。
具体实施方式
下面结合附图，说明本发明的具体实施方式。
实施例1
本实施例公开了一种用于FCBGA的MLO的加工方法及其产品：
新技术流程介绍：
第一次PTH→前处理→第一次压膜→第一次曝光→第一次显影→电镀铜→
第一次去膜→第一次闪蚀→压ABF→镭射→除胶→第二次PTH→第二次压膜→
第二次曝光→第二次显影→填孔电镀→电金→第二次去膜→第二次闪蚀。
具体包括如下步骤：
S1、第一次PTH：先在基板1上进行PTH，上一层1-3um的铜，为电镀铜做第一导电层8；(如图1所示)；
S2、前处理、第一次压膜、第一次曝光、第一次显影：对基板1做表面清洁和增加铜面粗糙度，为后续压膜做准备，在第一导电层8上通过压膜工艺形成第一干膜层9，然后再通过曝光、显影工艺，把需要镀铜的位置露出来；(如图2-图3所示)；
S3、电镀铜：在第一干膜层9上露出来的第一导电层8上再镀上一层16-20um的第一电镀铜层2，形成pad(焊盘)；(如图4所示)；
S4、第一次去膜：通过去膜工艺把压的第一干膜层9去掉；(如图5所示)
S5、第一次闪蚀：把第一干膜层9下的第一导电层8通过闪蚀的方法去掉(如图6所示)；
S6、压ABF：在经过S5步骤加工后的基板1上压上一层ABF膜4，将第一电镀铜层2和线路覆盖住(如图7所示)；
S7、镭射、除胶：在第一电镀铜层2上打镭射,将第一电镀铜层2接触面转移至镭射开口面(如图8所示)，且开口处呈扩张状；
S8、第二次PTH：在第一电镀铜层2上和ABF膜4上镀上一层第二导电层6(如图9所示)；
S9、第二次压膜：在第二导电层6上压上一层第二干膜层7(如图10所示)；
S10、第二次曝光、第二次显影：通过曝光、显影，把需要镀铜的第一电镀铜层2露出来(如图11所示)；
S11、填孔电镀：在第一电镀铜层2上镀上一层第二电镀铜层3，在原有的pad上形成向外延伸的pad，使第二电镀铜层3延伸出第二干膜层7部分(如图12所示)；
S12、电金：在第二电镀铜层3上镀上一层镀金层5，为了保证第二电镀铜层3的硬度和防止铜面氧化(如图13所示)；
S13、第二次去膜：去除第二干膜层7(如图14所示)；
S14、第二次闪蚀：把第二干膜层7下的第二导电层6通过闪蚀的方法去掉(如图15所示)，从而形成本申请的基板结构。
而本技术用将通过将pad(第一电镀铜层2和第二电镀铜层3)引出至外层，使线路至于次外层，以镭射的方式将外层与次外层连通，从而减少探针误扎线路的风险，增加探针与pad的接触面，从而提高测试精度与成功率。
同时采用ABF将线路部分盖住，隔绝线路层，无短路风险，保护住线路不受影响。
实施例2
如图13所示，本实施例的公开的一种用于FCBGA的MLO是采用本实施例1的加工方法制备而成，其包括基板1、连接在基板1上下端面的若干块第一电镀铜层2，基板1位于第一电镀铜层2之外的上下端面上均附着有ABF膜4，第一电镀铜层2上的侧壁上层叠连接有延伸出ABF膜4的第二电镀铜层3，第二电镀铜层3延伸出ABF膜4的端面上连接有镀金层5，第二电镀铜层3为喇叭状结构。
第一电镀铜层2和第二电镀铜层3为基板1上引出的pad，也可以描述为上涨铜柱。
具有以下好处：
1.通过设计第二电镀铜层3延伸出第二干膜层7，能有效解决油墨高于pad的问题。
2.通过将第二电镀铜层3的形状设计成喇叭状，增加pad与探针接触面积，从而降低芯片测试难度。
3.通过将pad(第一电镀铜层2和第二电镀铜层3)引出至外层，保护线路不被探针误扎。
4.采用ABF将线路部分盖住，降低线路被刮断和短路的风险。
以上描述是对本发明的解释，不是对发明的限定，本发明所限定的范围参见权利要求，在本发明的保护范围之内，可以作任何形式的修改。
Claims (7)
1.一种用于FCBGA的MLO的加工方法，其特征在于：包括如下步骤：
S1、第一次PTH：先在基板(1)上进行PTH处理，附上一层1-3um的铜，作为第一导电层(8)；
S2、第一次压膜、第一次曝光、第一次显影：在第一导电层(8)上通过压膜工艺形成第一干膜层(9)，然后再通过曝光、显影工艺，把需要镀铜的位置露出来；
S3、电镀铜：在第一干膜层(9)上露出来的第一导电层(8)上再镀上一层16-20um的第一电镀铜层(2)，形成pad；
S4、第一次去膜：去掉第一干膜层(9)；
S5、第一次闪蚀：去掉第一导电层(8)；
S6、压ABF：在基板(1)上压上一层ABF膜(4)；
S7、镭射、除胶：通过镭射除去第一电镀铜层(2)接触面上的ABF膜(4)；
S8、第二次PTH：在第一电镀铜层(2)上和ABF膜(4)上镀上一层第二导电层(6)；
S9、第二次压膜：在第二导电层(6)上压上一层第二干膜层7；
S10、第二次曝光、第二次显影：通过曝光、显影，把需要镀铜的第一电镀铜层(2)露出来；
S11、填孔电镀：在第一电镀铜层(2)上镀上一层第二电镀铜层(3)；
S12、电金：在第二电镀铜层(3)上镀上一层镀金层(5)；
S13、第二次去膜：去除第二干膜层(7)；
S14、第二次闪蚀：去掉第二导电层(6)。
2.如权利要求1所述的一种用于FCBGA的MLO的加工方法，其特征在于：
所述S7中第一电镀铜层(2)接触面的开口呈扩张状。
3.如权利要求1所述的一种用于FCBGA的MLO的加工方法，其特征在于：
所述S11中第二电镀铜层(3)延伸出第二干膜层(7)。
4.如权利要求1所述的一种用于FCBGA的MLO的加工方法，其特征在于：
在所述S2之前还包括前处理，前处理对基板(1)做表面清洁和增加铜面粗糙度，为后续压膜做准备。
5.采用如权利要求1-4任一项的一种用于FCBGA的MLO的加工方法制备而成的MLO，其特征在于，包括基板(1)、连接在基板(1)上下端面的若干块第一电镀铜层(2)，所述基板(1)位于第一电镀铜层(2)之外的上下端面上均附着有ABF膜(4)，第一电镀铜层(2)上的侧壁上层叠连接有延伸出ABF膜(4)的第二电镀铜层(3)。
6.如权利要求5所述的一种用于FCBGA的MLO，其特征在于：所述第二电镀铜层(3)延伸出ABF膜(4)的端面上连接有镀金层(5)。
7.如权利要求5所述的一种用于FCBGA的MLO，其特征在于：所述第二电镀铜层(3)为喇叭状结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310036411.5A CN116230552B (zh) | 2023-01-09 | 2023-01-09 | 一种用于fcbga的mlo的加工方法及其产品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310036411.5A CN116230552B (zh) | 2023-01-09 | 2023-01-09 | 一种用于fcbga的mlo的加工方法及其产品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116230552A CN116230552A (zh) | 2023-06-06 |
| CN116230552B true CN116230552B (zh) | 2025-05-20 |
Family
ID=86570714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310036411.5A Active CN116230552B (zh) | 2023-01-09 | 2023-01-09 | 一种用于fcbga的mlo的加工方法及其产品 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116230552B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117144455A (zh) * | 2023-10-30 | 2023-12-01 | 圆周率半导体(南通)有限公司 | 一种改善MLO C4-PAD电镀dimple的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2222857A1 (en) * | 1996-12-20 | 1998-06-20 | Alcatel Alsthom Compagnie Generale D'electricite | Process to create metallic stand-offs on an electronic circuit |
| CN111200903A (zh) * | 2020-03-02 | 2020-05-26 | 厦门弘信电子科技集团股份有限公司 | 一种精细线路的双面板制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100869723B1 (ko) * | 2007-10-25 | 2008-11-21 | 주식회사 심텍 | 도금인입선이 없는 반도체 패키지 기판 제조방법 |
| CN111511120B (zh) * | 2020-06-09 | 2021-05-25 | 胜宏科技（惠州）股份有限公司 | 一种Raised Pad制作方法 |
-
2023
- 2023-01-09 CN CN202310036411.5A patent/CN116230552B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2222857A1 (en) * | 1996-12-20 | 1998-06-20 | Alcatel Alsthom Compagnie Generale D'electricite | Process to create metallic stand-offs on an electronic circuit |
| CN111200903A (zh) * | 2020-03-02 | 2020-05-26 | 厦门弘信电子科技集团股份有限公司 | 一种精细线路的双面板制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116230552A (zh) | 2023-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8441271B2 (en) | Contactor and method of production of contactor | |
| JP2023081264A (ja) | 多層配線基板の製造方法 | |
| TWM517410U (zh) | 電子封裝件與封裝載板 | |
| KR20050076571A (ko) | 반도체 장치 및 그 제조 방법 | |
| TW583395B (en) | Method for producing micro probe tips | |
| CN116230552B (zh) | 一种用于fcbga的mlo的加工方法及其产品 | |
| KR101043141B1 (ko) | 정확한 솔더링을 위한 프로브 조립체 | |
| CN117476469A (zh) | 玻璃封装基板的制作方法及玻璃封装基板、封装体 | |
| CN106793454A (zh) | 一种用于裸芯片测试的双凹槽pcb板结构及其制造方法 | |
| TWM521177U (zh) | 超微間距測試介面板 | |
| JPH11237406A (ja) | メッキしたプローブ構造 | |
| US20100176829A1 (en) | Probe and probe card | |
| JP6250309B2 (ja) | 多層配線基板の製造方法 | |
| CN102365004A (zh) | 一种高精密的邦定ic 电路板的制造方法 | |
| CN113937011B (zh) | 芯片封装结构及其制作方法 | |
| CN1393921A (zh) | 半导体检测装置 | |
| TWI762885B (zh) | 半導體封裝載板及其製法與封裝製程 | |
| TWI606770B (zh) | 超微間距測試介面板及其製造方法 | |
| CN110392488B (zh) | 高频线路板制造方法 | |
| KR100633852B1 (ko) | 캐비티가 형성된 기판 제조 방법 | |
| JP2006038457A (ja) | フィルムプローブの製造方法 | |
| CN114717613B (zh) | 一种使用导电膜实现无引线电镀的加工方法以及基板结构 | |
| JP2003017159A (ja) | バンプ付き薄膜シートの製造方法及びバンプ付き薄膜シート | |
| US11764344B2 (en) | Package structure and manufacturing method thereof | |
| TW200412622A (en) | The method of manufacturing film sheet with bump electrodes, and the film sheet with bump electrodes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |