CN116207196A - 一种led外延片及其制备方法、led芯片 - Google Patents

一种led外延片及其制备方法、led芯片 Download PDF

Info

Publication number
CN116207196A
CN116207196A CN202310493392.9A CN202310493392A CN116207196A CN 116207196 A CN116207196 A CN 116207196A CN 202310493392 A CN202310493392 A CN 202310493392A CN 116207196 A CN116207196 A CN 116207196A
Authority
CN
China
Prior art keywords
buffer layer
temperature buffer
layer
epitaxial wafer
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310493392.9A
Other languages
English (en)
Inventor
刘春杨
吕蒙普
胡加辉
金从龙
顾伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310493392.9A priority Critical patent/CN116207196A/zh
Publication of CN116207196A publication Critical patent/CN116207196A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种LED外延片及其制备方法、LED芯片,方法包括获取一衬底;在衬底上生长第一高温缓冲层,并对第一高温缓冲层进行表面粗化处理;在表面粗化处理后的第一高温缓冲层上生长第二高温缓冲层,并对第二高温缓冲层进行表面粗化处理;在表面粗化处理后的第二高温缓冲层上依次生长未掺杂的GaN层、N型掺杂GaN层、多量子阱层、电子阻挡层、P型掺杂GaN层及P型GaN接触层。本申请通过在衬底上生长第一高温缓冲层和第二高温缓冲层以构成高温缓冲层,且分别对每一高温缓冲层进行加热处理以使表面部分分解而粗化表面,释放应力,使得外延片表面无裂纹,提高晶体质量。

Description

一种LED外延片及其制备方法、LED芯片
技术领域
本发明涉及半导体技术领域,特别涉及一种LED外延片及其制备方法、LED芯片。
背景技术
氮化镓(GaN)材料具有禁带宽度大、击穿电压高、电子饱和漂移速度高和介电常数小等特点,已被广泛应用在高频、高温、高压电子器件领域、发光二极管(LED)和半导体激光器(LD)等方面,成为当前研究的热点。
LED外延生长过程中,由于缺乏与GaN相匹配的衬底材料,目前,GaN薄膜主要通过异质外延方法生长在SiC、Si、蓝宝石衬底上,由于异质衬底与GaN薄膜之间存在较大的晶格失配和热失配(例如,蓝宝石衬底与GaN晶格失配为17%,热失配为34%,Si衬底与GaN晶格失配为20%,热失配为56%),导致GaN薄膜的晶体质量下降。虽然通过衬底图形化技术和低温缓冲层技术可以降低晶格失配度,可以使外延生长的GaN薄膜大量应用于蓝绿光LED中,但GaN薄膜的位错密度仍高达108~109cm-2,高密度的位错可能在GaN基器件中形成漏电通道,降低器件性能和使用寿命。由于Micro-LED显示技术已逐渐成为未来的发展趋势,Micro-LED对外延生长的GaN薄膜波长均匀性和晶体质量提出了更高的要求,如何进一步提高GaN外延层晶体质量已成为当前研究的热点。
早期的研究当中,采用图形化蓝宝石(PSS)衬底替代平板衬底是一种有效降低GaN薄膜位错密度、提高晶体质量的方法;后来为了进一步降低GaN薄膜位错密度,主要集中在研究PSS衬底上缓冲层的生长方法。一、通常在MOCVD中生长低温GaN或AlGaN作为缓冲层,这种生长方法有利于翘曲的调节,GaN外延层晶体质量也能得到一定的提高,但位错密度还是偏高,难以应用于对性能要求更高的LED产品中。二、近年来,通常利用磁控溅射技术在外延生长前在PSS衬底上溅射一层AlN薄膜作为缓冲层,AlN缓冲层缺陷密度减少,能够改善GaN外延层的晶体质量,可以提高产品性能,但PVD溅射的AlN薄膜作为缓冲层,对外延生长中的翘曲影响非常大,波长均匀性不如MOCVD中生长的缓冲层好,且PVD转向MOCVD过程中增加了杂质污染的可能性,不利于应用在Micro-LED产品中。
发明内容
基于此,本发明的目的是提供一种LED外延片及其制备方法、LED芯片,用于提高外延片晶体质量,降低GaN薄膜的位错密度。
本发明一方面提供一种LED外延片制备方法,包括:
获取一衬底;
在所述衬底上生长第一高温缓冲层,并对所述第一高温缓冲层进行表面粗化处理,所述第一高温缓冲层为AlGaN层;
在表面粗化处理后的第一高温缓冲层上生长第二高温缓冲层,并对所述第二高温缓冲层进行表面粗化处理,所述第二高温缓冲层为GaN层;
在表面粗化处理后的所述第二高温缓冲层上依次生长未掺杂的GaN层、N型掺杂GaN层、多量子阱层、电子阻挡层、P型掺杂GaN层及P型GaN接触层。
另外,根据本发明上述的LED外延片制备方法,还可以具有如下附加的技术特征:
进一步地,第一高温缓冲层的生长温度为1000℃~1100℃,生长压力为50 torr ~100torr。
进一步地,所述第二高温缓冲层的生长温度为950℃~1050℃,生长压力为100torr~200torr。
进一步地,对所述第一高温缓冲层进行表面粗化处理的步骤包括:
在第一高温缓冲层生长完毕后,关闭NH3,保持温度和压力不变,对第一高温缓冲层进行加热处理,使其表面部分分解,得到表面粗化的第一高温缓冲层。
进一步地,对所述第一高温缓冲层进行加热处理1min~5min。
进一步地,对所述第二高温缓冲层进行表面粗化处理的步骤包括:
在第二高温缓冲层生长完毕后,关闭NH3,保持压力不变,控制温度在900℃~1000℃,对第二高温缓冲层进行加热处理,使其表面部分分解,得到表面粗化的第二高温缓冲层。
进一步地,对所述第二高温缓冲层进行加热处理1min~5min。
本发明一方面还提供一种LED外延片,根据上述的LED外延片制备方法制备得到。
另外,根据本发明上述的LED外延片,还可以具有如下附加的技术特征:
进一步地,所述第一高温缓冲层的厚度为20nm~30nm; 所述第二高温缓冲层的厚度为200nm ~300nm。在本方案中,先生长第一高温缓冲层,厚度较薄,防止应力过大产生裂纹。
本发明另一方面提供一种LED芯片,包括上述的LED外延片。
上述LED外延片及其制备方法、LED芯片,通过先在衬底上生长第一高温缓冲层,并对第一高温缓冲层进行表面粗化处理,其次在表面粗化处理后的第一高温缓冲层上生长第二高温缓冲层,并对所述第二高温缓冲层进行表面粗化处理,第二高温缓冲层生长在表面粗化后的第一高温缓冲层上,以使薄膜应力得到释放,再在第二高温缓冲层上依次生长后续外延层,进而保证后续外延层生长的薄膜应力得到释放,从而既可以保证外延层表面无裂纹、晶体质量高,又能够降低GaN薄膜的位错密度以及提高波长均匀性。
附图说明
图1为本发明LED外延片的结构示意图;
图2为本发明高温缓冲层的结构示意图;
主要元件符号说明:
Figure SMS_1
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
为了提高外延片晶体质量,降低GaN薄膜的位错密度,本申请提供一种LED外延片及其制备方法、LED芯片,通过在衬底上依次生长第一高温缓冲层AlGaN和第二高温缓冲层GaN以构成高温缓冲层,且分别对每层高温缓冲层在无NH3保护条件下进行加热处理以使表面部分高温缓冲层分解而粗化表面,释放应力,使得外延片表面无裂纹,提高晶体质量;具体地,在本方案中,先在衬底上生长第一高温缓冲层AlGaN,厚度较薄,防止应力过大产生裂纹,然后对其在无NH3保护条件下进行加热处理,使其表面部分高温缓冲层分解,导致表面粗糙化;第二高温缓冲层GaN生长在表面粗化后的第一高温缓冲层AlGaN上,薄膜应力得到释放,第二高温缓冲层GaN生长完同样在无NH3保护条件下进行加热处理,可以保证后续外延层生长的薄膜应力得到有效释放,从而既可以保证外延层表面无裂纹、晶体质量高,且波长均匀性好。
相应地,如图1所示,本申请提供的LED外延片,包括衬底21、依次层叠于衬底上的缓冲层,未掺杂的GaN层,N型掺杂GaN层,多量子阱层,电子阻挡层,P型掺杂GaN层及P型GaN接触层,进一步地,缓冲层为高温缓冲层,高温缓冲层包括依次层叠于衬底上的第一高温缓冲层AlGaN和第二高温缓冲层GaN。具体的,第一高温缓冲层AlGaN的厚度为20nm~30nm;第二高温缓冲层GaN的厚度为200nm ~300nm。
相应地,本申请还提供一种LED外延片制备方法,包括步骤S11-S12:
S11、获取一衬底。
多采用以(0001)晶向图形化蓝宝石Al2O3为衬底,转入MOCVD中在氢气气氛下进行原位退火处理,温度为1100℃-1200℃,压力区间为150Torr-500Torr,时间为5min-10 min。
在MOCVD中原位退火结束后,开始生长高温缓冲层22,如图2所示,该高温缓冲层由高温生长第一高温缓冲层AlGaN221和第二高温缓冲层GaN222组成。
S12、在衬底上依次生长高温缓冲层,未掺杂的GaN层,N型掺杂GaN层,多量子阱层,电子阻挡层,P型掺杂GaN层及P型GaN接触层。
其中,高温缓冲层的生长方法包括:在衬底上生长第一高温缓冲层AlGaN和第二高温缓冲层GaN以构成高温缓冲层。具体的,在衬底上生长第一高温缓冲层AlGaN,并对第一高温缓冲层AlGaN进行表面粗化处理;在表面粗化处理后的第一高温缓冲层AlGaN上生长第二高温缓冲层GaN,并对第二高温缓冲层GaN进行表面粗化处理。
在一些可选实施例中,第一高温缓冲层AlGaN的生长方法包括:
第一高温缓冲层AlGaN221生长温度为1000~1100℃,厚度为20~30nm,生长压力为50~100torr,Al组分为0~1之间。第一高温缓冲层AlGaN生长完,关闭NH3,保持温度和压力不变,对第一高温缓冲层AlGaN进行加热处理1~5min,使其表面部分AlGaN分解,得到表面粗化的第一高温缓冲层AlGaN。
在一些可选实施例中,第二高温缓冲层GaN的生长方法包括:
在表面粗化的第一高温缓冲层AlGaN221上生长第二高温缓冲层GaN222,生长温度为950℃~1050℃,厚度为200 nm ~300nm,生长压力为100 torr ~200torr。第二高温缓冲层GaN生长完,关闭NH3,腔体压力保持不变,控制温度在900℃~1000℃之间,对第二高温缓冲层GaN进行加热处理1min~5min,使其表面部分GaN分解,得到表面粗化的第二高温缓冲层GaN,以在表面粗化的第二高温缓冲层GaN上生长未掺杂的GaN层。
在一些可选实施例中,未掺杂的GaN层的生长方法包括:
高温缓冲层22生长结束后,温度调节至1000℃-1100℃,在表面粗化的第二高温缓冲层GaN上生长厚度在1.0-3.0微米的未掺杂的GaN层23,生长压力在100Torr-500Torr之间。
在一些可选实施例中,N型掺杂GaN层的生长方法包括:
未掺杂的GaN层23生长结束后,在未掺杂的GaN层23上生长一层Si掺杂的N型掺杂GaN层24,厚度为1.0-3.0微米,生长温度为1000℃-1200℃,压力为100Torr-300Torr,Si掺杂浓度在1019cm-3-1020cm-3之间。
在一些可选实施例中,多量子阱层的生长方法包括:
N型掺杂GaN层24生长结束后,在N型掺杂GaN层24上生长多量子阱层25,多量子阱层由周期数为5-12的InGaN/GaN组成,其中InGaN为阱层,GaN为垒层。多量子阱层25中单个InGaN阱层厚度为1-4nm,生长温度的范围在750℃-850℃间,压力范围在50Torr-200Torr之间,In组分在0.1-0.5之间;单个GaN垒层的厚度在8nm-20nm之间,生长温度在850℃-950℃之间,生长压力在50Torr-200Torr之间。
在一些可选实施例中,电子阻挡层的生长方法包括:
多量子阱层25生长完后,在多量子阱层25上生长AlGaN电子阻挡层26,AlGaN电子阻挡层26的生长温度在950℃-1050℃之间,生长压力为50Torr-100Torr之间,生长厚度在50nm-100nm间,Al组分在0.1-0.5之间。
在一些可选实施例中,P型掺杂GaN层的生长方法包括:
电子阻挡层26生长完后,在电子阻挡层26上生长一层P型掺杂GaN层27,P型掺杂GaN层27的厚度在30nm-200nm之间,生长温度在900℃-1050℃之间,生长压力区间为100Torr-600Torr,Mg掺杂浓度在1019cm-3-1020cm-3之间。
在一些可选实施例中,P型GaN接触层的生长方法包括:
P型掺杂GaN层27生长完后,在P型掺杂GaN层27上生长P型GaN接触层28,P型GaN接触层28的厚度为10nm-50nm,生长温度区间为900℃-1050℃,生长压力区间为100Torr-300Torr,Mg掺杂浓度在1019cm-3-1020cm-3之间。
进一步地,外延片生长结束后,将反应腔温度降低,在氮气气氛中退火处理,退火温度区间为650℃-850℃,退火处理5min-15min,将至室温外延生长结束。
在本申请中,三甲基铝(TMAl)、三甲基镓或三乙基镓 (TMGa或TEGa)作为Ⅲ族源的前驱体,氨气作为Ⅴ族源的前驱体,硅烷作为N型掺杂剂的前驱体,二茂镁作为P型掺杂剂的前驱体,氮气和氢气作为载气。
本发明中的LED缓冲层为两次高温缓冲层组成,且分别对每层高温缓冲层在无NH3保护条件下进行加热处理。由于常规的MOCVD中低温缓冲层和PVD中AlN缓冲层难以兼顾晶体质量与波长均匀性,MOCVD中低温缓冲层得到的波长均匀性好,但晶体质量差,PVD中AlN缓冲层得到的晶体质量好,但波长均匀性差,而MOCVD中高温缓冲层又容易导致外延层表面产生裂纹。在本方案中,先在衬底上生长第一高温缓冲层AlGaN,厚度较薄,防止应力过大产生裂纹,然后对其在无NH3保护条件下进行加热处理,使其表面部分高温缓冲层分解,导致表面粗糙化;第二高温缓冲层GaN生长在表面粗化后的第一高温缓冲层AlGaN上,薄膜应力得到释放,第二高温缓冲层GaN生长完同样在无NH3保护条件下进行加热处理,可以保证后续外延层生长的薄膜应力得到有效释放,从而既可以保证外延层表面无裂纹、晶体质量高,且波长均匀性好,可应用于像Micro-LED这种高要求的产品中。
为了便于理解本发明,下面将给出了本发明具体实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
实施例1
本实施例提供的LED外延片制备方法,包括:
获取一衬底;在衬底上依次生长缓冲层,未掺杂的GaN层,N型掺杂GaN层,多量子阱层,电子阻挡层,P型掺杂GaN层及P型GaN接触层;
其中,缓冲层的生长方法包括:在衬底上依次生长第一高温缓冲层AlGaN和第二高温缓冲层GaN以构成高温缓冲层;
高温缓冲层的生长方法还包括;在无NH3条件下,分别对生长完的第一高温缓冲层AlGaN及生长完的第二高温缓冲层GaN进行加热处理以使表面部分高温缓冲层分解而粗化表面,释放应力。
在本实施例中,对第一高温缓冲层AlGaN进行加热处理的时间为1min;对第二高温缓冲层GaN进行加热处理的时间为2min。
实施例2
本实施例提供的LED外延片制备方法,与实施例1的区别之处在于:
在本实施例中,对第一高温缓冲层AlGaN进行加热处理的时间为2min;对第二高温缓冲层GaN进行加热处理的时间为4min。
实施例3
本实施例提供的LED外延片制备方法,与实施例1的区别之处在于:
在本实施例中,对第一高温缓冲层AlGaN进行加热处理的时间为1min;对第二高温缓冲层GaN进行加热处理的时间为5min。
对比例1
本对比例提供的LED外延片制备方法,本对比例与实施例1的区别在于:
缓冲层为MOCVD低温缓冲层,该低温缓冲层的生长温度为550℃~800℃,生长厚度为20nm~200nm。
对比例2
本对比例提供的LED外延片制备方法,本对比例与实施例1的区别在于:
缓冲层为采用PVD沉积的AlN缓冲层,该缓冲层的生长温度为550℃~600℃,生长厚度为20nm~30nm。
综上可得:实施例1-实施例3和对比例1-对比例2的对应参数如表1所示:
表1:
Figure SMS_2
进一步地,以实施例1-实施例3和对比例1-对比例2分别制得的LED制作芯片进行性能测试,其中,将实施例1-实施例3和对比例1-对比例2制得的LED制成芯片,进行螺型位错密度、刃型位错密度及XRD测试,并获得波长均匀性数据。具体如表2所示:
表2:
Figure SMS_3
由上可得,采用本方案中LED外延片制备方法制备得到的LED,其螺型位错密度、刃型位错密度、以及波长均匀性均要优于采用传统LED外延片制备方法制备得到的LED。
综上,本发明上述实施例当中的LED外延片制备方法,通过在衬底上依次生长第一高温缓冲层AlGaN和第二高温缓冲层GaN以构成高温缓冲层,且分别对每层高温缓冲层在无NH3保护条件下进行加热处理以使表面部分高温缓冲层分解而粗化表面,释放应力,使得外延片表面无裂纹,提高晶体质量;具体地,在本方案中,先在衬底上生长第一高温缓冲层AlGaN,厚度较薄,防止应力过大产生裂纹,然后对其在无NH3保护条件下进行加热处理,使其表面部分高温缓冲层分解,导致表面粗糙化;第二高温缓冲层GaN生长在表面粗化后的第一高温缓冲层AlGaN上,薄膜应力得到释放,第二高温缓冲层GaN生长完同样在无NH3保护条件下进行加热处理,可以保证后续外延层生长的薄膜应力得到有效释放,从而既可以保证外延层表面无裂纹、晶体质量高,且波长均匀性好。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种LED外延片制备方法,其特征在于,包括:
获取一衬底;
在所述衬底上生长第一高温缓冲层,并对所述第一高温缓冲层进行表面粗化处理,所述第一高温缓冲层为AlGaN层;
在表面粗化处理后的第一高温缓冲层上生长第二高温缓冲层,并对所述第二高温缓冲层进行表面粗化处理,所述第二高温缓冲层为GaN层;
在表面粗化处理后的所述第二高温缓冲层上依次生长未掺杂的GaN层、N型掺杂GaN层、多量子阱层、电子阻挡层、P型掺杂GaN层及P型GaN接触层;
其中,所述第一高温缓冲层的生长温度为1000℃~1100℃,所述第二高温缓冲层的生长温度为950℃~1050℃。
2. 根据权利要求1所述的LED外延片制备方法,其特征在于,所述第一高温缓冲层的生长压力为50 torr ~100torr。
3.根据权利要求1所述的LED外延片制备方法,其特征在于,所述第二高温缓冲层的生长压力为100torr~200torr。
4.根据权利要求1或2所述的LED外延片制备方法,其特征在于,对所述第一高温缓冲层进行表面粗化处理的步骤包括:
在第一高温缓冲层生长完毕后,关闭NH3,保持温度和压力不变,对第一高温缓冲层进行加热处理,使其表面部分分解,得到表面粗化的第一高温缓冲层。
5.根据权利要求4所述的LED外延片制备方法,其特征在于,对所述第一高温缓冲层进行加热处理1min~5min。
6.根据权利要求1或3所述的LED外延片制备方法,其特征在于,对所述第二高温缓冲层进行表面粗化处理的步骤包括:
在第二高温缓冲层生长完毕后,关闭NH3,保持压力不变,控制温度在900℃~1000℃,对第二高温缓冲层进行加热处理,使其表面部分分解,得到表面粗化的第二高温缓冲层。
7.根据权利要求6所述的LED外延片制备方法,其特征在于,对所述第二高温缓冲层进行加热处理1min~5min。
8.一种LED外延片,其特征在于,
根据权利要求1~7任一项所述的LED外延片制备方法制备得到。
9.根据权利要求8所述的LED外延片,其特征在于,
所述第一高温缓冲层的厚度为20nm~30nm;
所述第二高温缓冲层的厚度为200nm ~300nm。
10.一种LED芯片,其特征在于,包括权利要求8或9所述的LED外延片。
CN202310493392.9A 2023-05-05 2023-05-05 一种led外延片及其制备方法、led芯片 Pending CN116207196A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310493392.9A CN116207196A (zh) 2023-05-05 2023-05-05 一种led外延片及其制备方法、led芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310493392.9A CN116207196A (zh) 2023-05-05 2023-05-05 一种led外延片及其制备方法、led芯片

Publications (1)

Publication Number Publication Date
CN116207196A true CN116207196A (zh) 2023-06-02

Family

ID=86508067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310493392.9A Pending CN116207196A (zh) 2023-05-05 2023-05-05 一种led外延片及其制备方法、led芯片

Country Status (1)

Country Link
CN (1) CN116207196A (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1468974A (zh) * 2001-11-17 2004-01-21 厦门三安电子有限公司 一种制作ⅲ族氮化物材料的方法
CN1979904A (zh) * 2005-12-05 2007-06-13 璨圆光电股份有限公司 具有多层缓冲层结构的氮化物型半导体元件及其制造方法
CN103548117A (zh) * 2011-05-20 2014-01-29 应用材料公司 改善的iii族氮化物缓冲层生长的方法
CN103806104A (zh) * 2014-02-19 2014-05-21 中国科学院半导体研究所 一种高Al组分AlGaN薄膜的制备方法
CN104485399A (zh) * 2014-12-01 2015-04-01 西安神光皓瑞光电科技有限公司 一种提高外延晶体质量的外延生长方法
CN204632794U (zh) * 2015-03-31 2015-09-09 山西南烨立碁光电有限公司 一种提高led发光亮度的外延结构
CN105895749A (zh) * 2016-04-28 2016-08-24 山东浪潮华光光电子股份有限公司 一种以GaN和AlGaN循环结构作为Buffer层的生长方法
CN107086256A (zh) * 2017-03-15 2017-08-22 华灿光电(浙江)有限公司 一种发光二极管外延片的制造方法
CN107293618A (zh) * 2017-06-30 2017-10-24 华灿光电(浙江)有限公司 一种发光二极管外延片及其制备方法
CN107452845A (zh) * 2017-08-11 2017-12-08 扬州中科半导体照明有限公司 一种大尺寸发光二极管外延片及其生长方法
CN109768126A (zh) * 2019-01-07 2019-05-17 华灿光电(浙江)有限公司 一种发光二极管外延片的制造方法
CN110504340A (zh) * 2019-09-18 2019-11-26 福建兆元光电有限公司 一种氮化镓发光二极管led外延片的生长方法
CN110541157A (zh) * 2019-09-09 2019-12-06 温州大学 一种Si衬底上外延生长GaN薄膜的方法
CN210576001U (zh) * 2019-06-14 2020-05-19 佛山市国星半导体技术有限公司 一种高晶体质量的外延结构

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1468974A (zh) * 2001-11-17 2004-01-21 厦门三安电子有限公司 一种制作ⅲ族氮化物材料的方法
CN1979904A (zh) * 2005-12-05 2007-06-13 璨圆光电股份有限公司 具有多层缓冲层结构的氮化物型半导体元件及其制造方法
CN103548117A (zh) * 2011-05-20 2014-01-29 应用材料公司 改善的iii族氮化物缓冲层生长的方法
CN103806104A (zh) * 2014-02-19 2014-05-21 中国科学院半导体研究所 一种高Al组分AlGaN薄膜的制备方法
CN104485399A (zh) * 2014-12-01 2015-04-01 西安神光皓瑞光电科技有限公司 一种提高外延晶体质量的外延生长方法
CN204632794U (zh) * 2015-03-31 2015-09-09 山西南烨立碁光电有限公司 一种提高led发光亮度的外延结构
CN105895749A (zh) * 2016-04-28 2016-08-24 山东浪潮华光光电子股份有限公司 一种以GaN和AlGaN循环结构作为Buffer层的生长方法
CN107086256A (zh) * 2017-03-15 2017-08-22 华灿光电(浙江)有限公司 一种发光二极管外延片的制造方法
CN107293618A (zh) * 2017-06-30 2017-10-24 华灿光电(浙江)有限公司 一种发光二极管外延片及其制备方法
CN107452845A (zh) * 2017-08-11 2017-12-08 扬州中科半导体照明有限公司 一种大尺寸发光二极管外延片及其生长方法
CN109768126A (zh) * 2019-01-07 2019-05-17 华灿光电(浙江)有限公司 一种发光二极管外延片的制造方法
CN210576001U (zh) * 2019-06-14 2020-05-19 佛山市国星半导体技术有限公司 一种高晶体质量的外延结构
CN110541157A (zh) * 2019-09-09 2019-12-06 温州大学 一种Si衬底上外延生长GaN薄膜的方法
CN110504340A (zh) * 2019-09-18 2019-11-26 福建兆元光电有限公司 一种氮化镓发光二极管led外延片的生长方法

Similar Documents

Publication Publication Date Title
CN110718612B (zh) 发光二极管外延片及其制造方法
CN116053369A (zh) 发光二极管外延片及其制备方法
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN114927601B (zh) 一种发光二极管及其制备方法
CN115207177A (zh) 发光二极管外延片及其制备方法
CN115911201A (zh) 发光二极管外延片及其制备方法、发光二极管
CN114574959B (zh) 一种氮化物外延层制备方法及其半导体外延片
CN109273571B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN115295693A (zh) 一种发光二极管外延片及其制备方法
CN117476827B (zh) 一种低接触电阻的发光二极管的外延片及其制备方法
CN109004073B (zh) 一种提高GaN基LED芯片发光效率的外延生长方法
CN117174793B (zh) 一种蓝绿光led外延片及其制备方法、led芯片
CN116344684B (zh) 一种发光二极管制备方法及二极管
CN115084329B (zh) 一种应用于Si衬底上的LED外延片及其生长方法
CN116487493A (zh) 发光二极管外延片及其制备方法、led芯片
CN103872204A (zh) 一种具有循环结构的p型插入层及生长方法
CN116454184A (zh) 一种高光效led外延片及其制备方法、led
CN116435421A (zh) 一种GaN基LED外延片及外延生长方法、LED芯片
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN115332407A (zh) 一种发光二极管外延片及其制备方法
CN116207196A (zh) 一种led外延片及其制备方法、led芯片
CN117080328B (zh) 一种紫外led外延片及其制备方法、led芯片
CN117712249B (zh) 一种发光二极管外延片及制备方法
CN117423787B (zh) 发光二极管外延片及其制备方法、发光二极管
KR101006701B1 (ko) 금속실리사이드 시드층에 의한 단결정 박막 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination