CN116206667B - 一种芯片测试方法及装置 - Google Patents

Abstract

本发明公开了一种芯片测试方法及装置，所述芯片测试方法至少包括以下步骤：提供一待测芯片，并预设待测芯片的工作电压的安全阈值；在测试时间内，持续获取待测芯片的命令信号线的电压，并作为目标电压；当目标电压小于安全阈值，降低待测芯片的驱动电压，并重新比较目标电压和安全阈值，直到驱动电压降到最低或目标电压大于等于安全阈值；在测试时间内，获取并记录目标电压小于安全阈值的时长和次数，并作为标定时长和标定次数；以及根据标定时长和标定次数，将待测芯片分级。本发明提供了一种芯片测试方法及装置，能够提升芯片测试的准确率和效率。

Description

一种芯片测试方法及装置

技术领域

本发明涉及存储测试技术领域，特别涉及一种芯片测试方法及装置。

背景技术

嵌入式存储器（Embedded Multi Media Card，eMMC）是MMC协会订立、主要针对手机或平板电脑等产品的内嵌式存储器标准规格。eMMC芯片上有利于提升数码厂商的开发效率。

eMMC芯片的测试进程中，在输入输出电路转换时，由于时序设计冗余或不足，在特定的工厂生产工艺下，可能会导致eMMC芯片的信号出现掉落现象。而当eMMC芯片的测试信号掉落深度过大时，可能会导致主机或eMMC芯片出现误判，从而导致部分可以通过的产品被判断为废品。

发明内容

本发明的目的在于提供一种芯片测试方法及装置，能够提升芯片测试的准确率和效率。

为解决上述技术问题，本发明是通过以下技术方案实现的：

本发明提供一种芯片测试方法，至少包括以下步骤：

提供一待测芯片，并预设所述待测芯片的工作电压的安全阈值；

在测试时间内，持续获取所述待测芯片的命令信号线的电压，并作为目标电压；

当所述目标电压小于所述安全阈值，降低所述待测芯片的驱动电压，并重新比较所述目标电压和所述安全阈值，直到所述驱动电压降到最低或所述目标电压大于等于所述安全阈值；

在所述测试时间内，获取并记录所述目标电压小于所述安全阈值的时长和次数，并作为标定时长和标定次数；以及

根据所述标定时长和所述标定次数，将所述待测芯片分级。

在本发明一实施例中，获取所述标定时长和所述标定次数的步骤包括：

根据所述目标电压和所述测试时间的相关性，形成所述命令信号线的命令信号曲线图；

根据所述目标电压和所述安全阈值的差值，将所述命令信号曲线图转换为方波图；以及

根据所述方波图获取所述标定时长和所述标定次数。

在本发明一实施例中，获取所述方波图的步骤包括：

比较所述目标电压和所述安全阈值；

当所述目标电压大于等于所述安全阈值，将方波信号标记为低电平信号；以及

当所述目标电压小于所述安全阈值，将所述方波信号标记为高电平信号。

在本发明一实施例中，当所述待测芯片接收到测试指令后，比较所述目标电压和所述安全阈值，并在所述待测芯片发送测试结果之前，停止比较所述目标电压和所述安全阈值。

在本发明一实施例中，以所述方波图的方波边沿作为计数触发信号，获取所述方波图中的波峰数目，并作为所述标定次数。

在本发明一实施例中，获取所述标定时长的步骤包括：

获取所述方波图中每个波峰的持续时长，获得多个所述标定时长；以及

设置筛选阈值，去除小于所述筛选阈值的所述标定时长。

在本发明一实施例中，所述筛选阈值为前一批次中通过测试的待测芯片的最小标定时长或平均标定时长。

在本发明一实施例中，对所述待测芯片进行分级的步骤包括：

获取所述待测芯片的总标定时长；

根据所述总标定时长所占用的时钟跳变周期的个数，划分所述待测芯片的的类别；以及

降低部分类别的所述待测芯片的驱动电压，并对所述待测芯片重复测试，直到所述待测芯片的驱动电压被设置为参数底线值。

在本发明一实施例中，当所述驱动电压达到所述参数底线值，且所述待测芯片仍被划分为参与重复测试的类别，将所述待测芯片列为废片。

本发明提供了一种芯片测试装置，包括：

微控制器，与待测芯片电性连接，且所述微控制器通过命令信号线、数据信号线和时钟信号线分别连接所述待测芯片；

比较器，电性连接于所述微控制器与所述待测芯片，所述比较器设置在所述命令信号线上，且所述比较器用于比较所述命令信号线的电压和安全阈值；以及

封测控制芯片，与所述微控制器电性连接，且所述封测控制芯片中存储有计算机指令，所述计算机指令被所述微控制器执行时实现如权利要求1~9任一项所述芯片测试方法。

如上所述，本发明提供了一种芯片测试方法及装置，能够测试出芯片的命令信号线的稳定性，避免非预设的多余测试指令的出现，也能避免出现待测芯片和主机出现误判，从而提升芯片测试过程中的测试指令的准确性。根据本发明提供的芯片测试方法及装置，能够对大批量芯片进行快速且准确的测试，测试效率高。且根据本发明提供的芯片测试方法及装置，能够准确快速地筛选出芯片中的不良品，提升产品良率。

当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一实施例中待测芯片的测试结构示意图。

图2为本发明一实施例中测试方法的流程图。

图3为本发明一实施例中待测芯片的命令信号曲线图。

图4为本发明一实施例中步骤S20和步骤S30的流程图。

图5为本发明一实施例中步骤S40的流程图。

图6为本发明一实施例中待测芯片的命令信号曲线示意图。

图7为本发明一实施例中待测芯片的方波示意图。

图8为本发明一实施例中步骤S44的流程图。

图9为本发明另一实施例中步骤S30的流程图。

图10为本发明一实施例中芯片测试装置的结构示意图。

图中：10、主机；101、微控制器；102、接口端；103、封测控制芯片；20、待测芯片；30、信号线；301、第一类型信号线；302、第二类型信号线；303、第三类型信号线；304、第四类型信号线；40、比较器；50、芯片测试装置；60、测试控制电脑。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

eMMC芯片包括闪存和控制器。具体的，eMMC芯片在封装中集成了主控制器和闪存，并提供标准接口以管理闪存。因此，eMMC芯片被广泛地应用在手机、平板电脑、导航中端和电子书以及多种应用微控制器101的消费电子设备和工业物联网设备中。eMMC芯片的应用使数码设备厂商能够缩短向市场推出产品的时间。而eMMC芯片的测试进程中，可以获取eMMC芯片的时钟信号测试曲线、输入信号曲线和输出信号曲线，并通过多种信号曲线来判断eMMC芯片的一致性。在本实施例中，待测的eMMC芯片执行符合eMMC协议的测试指令，并根据测试指令的内容，输出测试结果。其中，输出测试结果被传输至测试设备中，并由测试设备形成测试信号。根据测试信号的变化可以对待测的eMMC芯片进行判断。

请参阅图1所示，本发明提供了一种芯片的测试装置及方法，可对eMMC芯片进行性能测试，且在本实施例中，于封装测试期间对eMMC芯片进行测试。其中，所述测试装置包括主机10。主机10电性连接于待测芯片20。其中，主机10可以是封装测试平台。主机10包括微控制器101和接口端102，微控制器101电性连接于接口端102。其中微控制器101可以是微控制单元（Micro Control Unit，MCU），接口端102可以与计算机设备或是中控平台连接的接口。待测芯片20可以是eMMC芯片或以eMMC芯片为存储核心的任意存储设备。在本实施例中，待测芯片20与主机10之间连接有多个信号线30。具体的，主机10和待测芯片20之间电性连接有第一类型信号线301、第二类型信号线302、第三类型信号线303和第四类型信号线304。其中，第一类型信号线301可以是时钟（Clock）信号线。通过第一类型信号线301，主机10对待测芯片20输出时钟信号，从而对主机10和待测芯片20进行数据传输的同步和设备运作的驱动。第二类型信号线302可以是数据选通（Data Strobe）信号线。通过第二类型信号线302，待测芯片20对主机10输出时钟信号，待测芯片20和主机10的时钟信号同步，从而同步数据输出。其中，第三类型信号线303可以是命令（Command，CMD）信号线。主机10通过第三类型信号线303向待测芯片20发送测试指令，待测芯片20通过第三类型信号线303向主机10发送指令运行结果。第四类型信号线304为数据（Data）信号线。第四类型信号线304可以有多条，本实施例中的第四类型信号线304为例如4条或例如8条。通过第四类型信号线304可以在主机10和待测芯片20之间传输数据。

请参阅图1和图2所示，在本发明一实施例中，根据多个信号线300，能够获取待测芯片20的测试数据。根据待测芯片20的测试数据，可以判断待测芯片20是否为废片。其中，本发明提供的芯片测试方法包括步骤S10至步骤S50。

步骤S10、提供一待测芯片，并预设待测芯片的工作电压的安全阈值。

步骤S20、在测试时间内，持续获取待测芯片的命令信号线的电压，并作为目标电压。

步骤S30、当目标电压小于安全阈值，降低待测芯片的驱动电压，并重新比较目标电压和安全阈值，直到驱动电压降到最低或目标电压大于等于安全阈值。

步骤S40、在测试时间内，获取并记录目标电压小于安全阈值的时长和次数，并作为标定时长和标定次数。

步骤S50、根据标定时长和标定次数，将待测芯片分级。

请参阅图1和图2所示，在本发明一实施例中，在步骤S10中，提供的待测芯片20为eMMC芯片，且如图1所示，待测芯片20电性连接于主机10。其中，待测芯片20的工作电压可以是1.8V或3.3V。待测芯片20的安全阈值为工作电压的0.75倍。在本实施例中，待测芯片20的工作电压为例如1.8V，则待测芯片20的工作电压的安全阈值为例如1.35V。当待测芯片20的信号线300的电压数据低于安全阈值时，待测芯片20的工作效果可能达不到预期效果。在本实施例中，第三类型信号线303可用于传输主机10发布的测试指令和待测芯片20的对测试指令的运行结果。并且当待测芯片20为eMMC芯片时，第三类型信号线303的信号为低速信号。

请参阅图1和图2以及图5至图8所示，在本发明一实施例中，在步骤S20中，本发明所述芯片的测试方法可以在芯片的封装测试环境中进行。在本实施例中，主机10通过第三类型信号线303对待测芯片20发送测试指令。本发明所述芯片测试方法可以在测试指令发送结束后进行。其中，在主机10发完测试指令的1个时钟周期后开始本发明所述芯片测试方法的比较数据获取，并在待测芯片20通过第三类型信号线303发送测试结果前，结束本发明所述芯片测试方法中的比较数据获取。具体的，在封测环境中，主机10发送多个测试指令，在最后一个测试指令的最后一个比特数据通过第三类型信号线303完成发送后，拉高比较器40的使能信号，在微控制器101工作的同时，使比较器40开始工作，从而执行步骤S20至步骤S40。待测芯片20接收到测试指令后，执行与测试指令对应的操作，并获得测试结果数据。接着，待测芯片20将测试结果数据发送给主机10。在主机10接收到所述测试结果数据后，拉低比较器40的使能信号，停止对目标电压的采样。

请参阅图1至图3所示，在本发明一实施例中，在步骤S20中，获取第三类型信号线303的电压数据，并作为目标电压。第三类型信号线303的信号可以体现为与时间相关的电压数据。如图3所示，第三类型信号线303的信号大致为方波形状，方波谷对应0V，方波峰对应第三类型信号线303的工作电压，在本实施例中，方波峰对应例如1.8V。如图3所示，在图中a区域中出现方波峰出现电压掉落的情况。具体的，在方波峰处，电压并未稳定在工作电压附近，而是出现了较大程度的降低，如图3所示，a区域中的方波峰掉落至例如1.2V，而随着测试时间的延长，第三类型信号线303的采样电压又逐渐返回工作电压附近。在本实施例中，测试时间为测试人员预设的测试时长，本发明对此不作限定。在测试时间内，持续地获取所述目标电压，如图3所示。在本实施例中，可以根据目标电压和测试时间，形成第三类型信号线303的信号曲线图，如图3所示的曲线1。图3中，曲线2对应第一类型信号线301的信号曲线图，具体的为时钟信号曲线图。

请参阅图1至图4所示，在本发明一实施例中，在步骤S30中，比较目标电压和安全阈值，当目标电压大于等于安全阈值时，此时主机10通过第三类型信号线303对待测芯片20发送测试指令，稳定的信号线电压能保证测试指令的稳定传达，从而确保测试的正常进行。当目标电压小于安全阈值时，此时第三类型信号线303的信息传达是不稳定的，可能凭空产生了一些测试指令，主机10和待测芯片20可能出现误判。在本实施例中，步骤S30具体包括步骤S31至步骤S35。

步骤S31、比较目标电压和安全阈值，并判断目标电压是否小于安全阈值。

步骤S32、当目标电压小于安全阈值，判断待测芯片的驱动电压是否为最小值。

步骤S33、当目标电压小于安全阈值且待测芯片的驱动电压不是最小值，降低待测芯片的驱动电压，并返回步骤S31。

步骤S34、当目标电压小于安全阈值且待测芯片的驱动电压达到最小值，标记待测芯片。

步骤S35、当目标电压大于等于安全阈值，返回步骤S31，直到测试时间结束。

请参阅图1至图4所示，在本发明一实施例中，在步骤S20中，在测试时间内，持续获取目标电压。在本实施例中，在测试时间内获取目标电压时，可以形成以测试时间为横轴，以目标电压为纵轴的信号曲线图。在步骤S31中，在第三类型信号线303上安装比较器40。其中比较器40可以是一种比较电路（comparator）。通过比较器40可以将实时目标电压与安全阈值进行比较。当目标电压小于安全阈值，执行步骤S32。在步骤S32中，判断待测芯片20的驱动电压（IO driving）是否为最小值。其中，eMMC芯片的驱动电压具有可调的参数范围，本发明对此不作限定。而驱动电压最小值指的是参数范围的底线值。当待测芯片20的驱动电压尚未达到最小值，执行步骤S33，降低待测芯片20的驱动电压，再返回步骤S31，比较目标电压和安全阈值。当调整完驱动电压后，待测芯片20的目标电压大于等于安全阈值，则将待测芯片20的驱动电压设置为当前参数，并继续待测芯片20的测试。当调整完驱动电压，待测芯片20的目标电压仍小于安全阈值，则重复执行步骤S32，直到驱动电压达到所能达到的最小参数。而待测芯片20的驱动电压达到最小值，待测芯片20的目标电压仍小于安全阈值，则可以执行步骤S34，标记待测芯片20。其中，步骤S31在整个测试时间内持续执行，直到测试时间结束。因此在步骤S31中，当目标电压大于等于安全阈值，或是已经执行步骤S34，标记待测芯片20，可以继续执行步骤S35。在步骤S35中，判断测试时间是否走完。若是测试时间没有走完，则保持对步骤S20和步骤S30的执行。若是测试时间走完，则结束测试。

请参阅图1至图5所示，在本发明一实施例中，在步骤S40中，在测试时间内，记录目标电压小于安全阈值的时长和次数，并将目标电压小于安全阈值的时长设置为标定时长，将目标电压小于安全阈值的次数设置为标定次数。其中，步骤S40包括步骤S41至步骤S44。

步骤S41、根据目标电压和测试时间的相关性，建立命令信号曲线图。

步骤S42、将命令信号曲线图转换为方波图。

步骤S43、获取方波图中出现波峰的次数，并作为标定次数。

步骤S44、获取方波图中波峰的时长，并作为标定时长。

请参阅图1和图2以及图5至图8所示，在本发明一实施例中，步骤S20中获取目标电压后，在步骤S41中，以目标电压U为纵轴，以测试时间t为横轴建立坐标系，并根据实时的目标电压数据，在坐标系中形成命令信号曲线图，如图6所示。其中，图6为示意图，图中虚线处对应安全阈值。位于虚线以上的曲线部分，目标电压大于安全阈值。与虚线相交的曲线部分，目标电压等于安全阈值。位于虚线以下的曲线部分，目标电压小于安全阈值。其中，当曲线集中在横轴附近时，第三类型信号线303处于未调用状态。在本实施例中，在步骤S42中，计算目标电压和安全阈值的差值，其中，当目标电压和安全阈值的差值大于等于0时，将信号标记为低电平信号，且具体可以标记为信号值0。当目标电压和安全阈值的差值小于0时，将信号标记为高电平信号，且具体可以标记为信号值1。当第三类型信号线303处于未调用状态时，也将信号标记为低电平信号，且具体可以标记为信号值0。因此测试时间对应不同的信号，根据测试时间和信号值建立方波图，从而将命令信号曲线图转换为方波图。

请参阅图1和图2以及图5至图8所示，在本发明一实施例中，在步骤S43中，根据建立的方波图，能够获取目标电压小于安全阈值的次数，且能获取每次目标电压小于安全阈值时的持续时间，以及目标电压小于安全阈值的总时间。在本实施例中，如图7所示，图7的方波图中出现了4次波峰，即对应信号值1的波形，因此目标电压小于安全阈值的次数为4次。以此类推，可以在完整的测试时间内，获取目标电压小于安全阈值的次数。从而获得标定次数。需要说明的是，CMD命令的命令信号曲线图出现电压掉落现象后，会继续回复到工作电压的位置。其中，不同待测芯片20掉落的恢复时间不同，同一待测芯片20也可能出现不同恢复时间的电压掉落现象。在本实施例中，在步骤S44中，计算波峰的时间，可以反应出待测芯片20出现电压掉落现象后的恢复时间。因此在步骤S44中，可以计算每个波峰的持续时间。从而获得多个标定时长。

请参阅图1和图2以及图5至图8所示，在本发明一实施例中，在步骤S43中，在获取方波图中的波峰次数时，根据方波的边沿进行计数。在本实施例中，可以以方波的左边沿作为计数触发边沿，也可以以方波的右边沿作为计数触发边沿。在本实施例中，可以在形成方波图时对方波图的波峰进行计数，也可以在形成方波图后对方波图的波峰进行计数。其中，在形成方波图时对方波图的波峰进行计数时，以方波的左边沿作为计数触发边沿。具体的，每当出现波峰时就触发计数，从而在形成的波峰的同时，同步且高效地完成波峰计数。在形成方波图后对方波图的波峰进行计数时，以方波的右边沿作为计数触发边沿。具体的，每当波峰结束时就触发计数，从而在对方波计数的同时对标定时长进行计算。

请参阅图1和图2以及图5至图8所示，在本发明一实施例中，在步骤S43中，通过微控制器101形成命令信号曲线图和方波图。其中，微控制器101在监控目标电压的同时，监控方波的形成。并在监控方波的同时，执行步骤S43和步骤S44。并且，在执行步骤S43和步骤S44时，微控制器101计数时钟信号的跳变，即对第一类型信号线301和第二类型信号线302的信号跳变进行计数。在本实施例中，第一类型信号线301和第二类型信号线302的时钟周期一致，微控制器101的时钟周期小于第一类型信号线301和第二类型信号线302的时钟周期。其中微控制器101的时钟周期为例如0.5T。具体的，微控制器101可以每0.5T测定一次目标电压和安全阈值的差值，从而形成方波。微控制器101可以按照例如0.5T的时钟周期对待测芯片20的标定时长进行测定。例如，计算待测芯片20的标定时长持续了多少个时钟周期。例如待测芯片20的标定时长持续了5.5T、5T、2.5T等等。其中，本发明不限定微控制器101的时钟跳变周期。在本发明的其他实施例中，微控制器101的时钟跳变周期也可以是1T或0.25T等等。其中，微控制器101的时钟跳变周期为本发明所述芯片测试方法的测试精度。需要说明的是，当比较器40开始工作时，开始形成方波。其中，比较器40在主机10完成测试指令的发送之后，在待测芯片20开始发送测试结果数据之前，完成对目标电压和安全阈值的数值比较，微控制器101根据比较器40的比较数据，形成方波图。

请参阅图1和图2以及图5至图8所示，在本发明一实施例中，步骤S44包括步骤S441至步骤S444。

步骤S441、设置筛选阈值。

步骤S442、比较标定时长和筛选阈值，并判断标定时长是否大于等于筛选阈值。

步骤S443、当标定时长大于等于筛选阈值，记录标定时长的数据。

步骤S444、当标定时长小于筛选阈值，舍弃标定时长的数据。

请参阅图1和图2以及图5至图8所示，在本发明一实施例中，在步骤S40中，获得待测芯片20的在测试中的标定数据。在步骤S40中，获取待测芯片20的时钟周期，并根据步骤S40中的标定时长和标定次数，统计通过测试的待测芯片20的标定时长。需要说明的是，本发明所提供的测试方法可被应用于芯片的批量测试。在对大批量芯片进行测试时，可首先取出一部分芯片进行测试。在本实施例中，首先取出例如占据总量20%~25%的芯片进行测试。在步骤S441中，在完整的测试开始前，获取待测芯片20的时钟周期T，并设置标定时长的筛选阈值。在本实施例中，筛选阈值的初始值为例如1T。当标定时长小于1T时，主机10和待测芯片20会忽视这种电压掉落现象，因此测试环境的准确率仍旧可以保证，不会出现测试指令的混淆。而当标定时长大于等于1T时，主机10和待测芯片20则有可能受到电压掉落的影响，出现测试指令的混淆。因此，在步骤S442中，比较标定时长和筛选阈值。当标定时长小于筛选阈值，执行步骤S444，不记录标定时长。当标定时长大于等于筛选阈值，执行步骤S443，记录标定时长。例如，如图7所示，对应0.6T的标定时长则不列入统计范围。

请参阅图1和图2以及图5至图8所示，在本发明一实施例中，在步骤S44中，在对占据总量20%~25%的芯片进行首批测试时，在步骤S34中，若待测芯片20并未被标记，则待测芯片20会直接通过测试。而根据首批测试中待测芯片20的测试结果，获取通过测试的待测芯片20的平均标定时长，并将筛选阈值调整为所述平均标定时长。例如，在首批测试中，通过测试的待测芯片20的标定时长包括2.5T、3.5T、6T和3T，则通过测试芯片的平均标定时长为3.75T。则在后续批次的测试中，可以将筛选阈值从1T调整为3.75T。在本实施例中，如图7所示，图7中对应0.6T和3.5T的标定时长都不计入统计范围，仅计入对应7T的标定时长。在本发明另一实施例中，在首批测试中，获取通过测试的待测芯片20的最小标定时长，并将筛选阈值调整为所述最小标定时长。例如，在首批测试中，通过测试的待测芯片20的标定时长包括2.5T、3.5T、6T和3T，则通过测试芯片的最小标定时长为2.5T。如图7所示，图7中对应0.6T的标定时长不计入统计范围，仅计入对应3.5T和7T的标定时长。

请参阅图1和图2以及图5至图8所示，在本发明一实施例中，在步骤S44中，在对大批量的待测芯片20进行测试时，将大批量的待测芯片20区分为多个批次进行测试。例如，在本实施例中，可以将大批量测试的待测芯片20区分为3个测试批次。其中，首批测试的占比为测试总量的例如20%~25%。第二测试批次的占比为测试总量的例如40%~45%。第三测试批次的占比为测试总量的例如30%~40%。在本实施例中，每批次的测试结束后，根据通过测试的待测芯片20的平均标定时长或最小标定时长，调整标定时长的筛选阈值。具体的，将筛选阈值调整为上一批次中待测芯片20的最小标定时长或平均标定时长。因此本发明提供的芯片测试方法能够根据实际测试环境进行筛选参数的调整，不仅能实现对标定时长的数据统计，还能根据不同类型不同批次的芯片进行参数调整，从而提升标定数据统计的精度和效率。在本实施例中，首批测试的筛选阈值为1T，且终批测试的筛选阈值为例如8T~10T。

请参阅图1和图2以及图4至图8所示，在本发明一实施例中，在步骤S50中，根据步骤S40中的标定时长和标定次数，对待测芯片20进行分级。接着，根据待测芯片20的总标定时长将待测芯片20进行分级。在本实施例中，测试精度为例如0.5T，其中总标定时长例如为t₀，其中，t₀=N*0.5T。在本实施例中，当N=0时，将待测芯片20列为一类产品。当0＜N＜8时，将待测芯片20列为二类产品。当8≤N＜20时，将待测芯片20列为三类产品。当20≤N≤50时，将待测芯片20列为四类产品。其中，当N＞50时，将待测芯片20列为未通过次品。在本实施例中，对未通过次品和部分类型产品进行重复测试，以降低误判断概率。例如，对四类产品和未通过次品进行重复测试。在重复测试中，降低待测芯片20的驱动电压，对待测芯片20重复执行步骤S20至步骤S50。需要说明的是，在步骤S34中，标记了部分待测芯片20，被标记的待测芯片20已经是最小驱动电压参数，因此当这部分待测芯片20被选出进行重复测试，可以直接将这部分待测芯片20列为废片。

请参阅图1和图2以及图4至图9所示，在本发明另一实施例中，步骤S30包括步骤S31和步骤S32。

步骤S31、比较目标电压和安全阈值，并判断目标电压是否小于安全阈值。

步骤S32、判断测试时间是否结束，若测试时间未结束，则返回步骤S31，直到测试时间结束。

请参阅图1和图2以及图4至图9所示，在本发明另一实施例中，在步骤S30中，仅通过比较器40对目标电压和安全阈值进行比较，并执行步骤S40，通过微控制器101形成方波图。本实施例中的步骤S40与前一实施例中一致。在本实施例的步骤S50中，对未通过次品和部分类型产品进行重复测试，以降低误判断概率。例如，对四类产品和未通过次品进行重复测试。在重复测试中，降低待测芯片20的驱动电压，对待测芯片20重复执行步骤S20至步骤S50。在本实施例中，在步骤S50中，由于缺乏标记的待测芯片20，因此在根据总标定时长对待测芯片20进行测试时，并不直接进行废片操作。

请参阅图1、图2和图10所示，本发明提供了一种芯片测试装置50，芯片测试装置50包括微控制器101、比较器40和封测控制芯片103。其中，微控制器101与待测芯片20电性连接，且微控制器101通过命令信号线、数据信号线和时钟信号线分别连接待测芯片20。其中，微控制器101和待测芯片20之间连接有多个信号线30。其中信号线30包括第一类型信号线301、第二类型信号线302、第三类型信号线303和第四类型信号线304。其中，第一类型信号线301和第二类型信号线302为时钟信号线，用于传输时钟信号。第三类型信号线303为命令信号线，用于传输主机10的指令和待测芯片20的指令执行信息。第四类型信号线304为数据信号线，用于数据传输。其中，比较器40电性连接于微控制器101与待测芯片20。比较器40设置在命令信号线上，且比较器40用于比较命令信号线的电压和安全阈值。在本实施例中，封测控制芯片103与微控制器101电性连接，且封测控制芯片103中存储有计算机指令。其中计算机指令被微控制器101执行时实现本发明提供的芯片测试方法。

请参阅图1和图2以及图10所示，本发明提供的一种芯片测试方法及装置，能够对多个待测芯片20进行同步测试。在本实施例中，可以同时对多个待测芯片20进行测试。对于每个待测芯片20，第三类型信号线303上安装有比较器40。在本实施例中，多个比较器40电性连接于微控制器101。微控制器101电性连接于封测控制芯片103，封测控制芯片103电性连接于测试控制电脑60。在本实施例中，封测控制芯片103安装在主机10中。测试控制电脑60与芯片的封装测试平台电性连接，通过接口端102可以将封装测试期间待测芯片20的测试数据传输至测试控制电脑60中存储。通过接口端102，测试人员也可以调控主机10的测试进程。因此本发明提供的芯片测试方法能够对大批量芯片完成准确且高效的测试。

需要说明的是，本发明提供的芯片测试方法可以通过计算机指令和相关的硬件来完成，所述的计算机指令可存储于一非易失性计算机可读取存储介质中，该计算机指令在执行时，可包括如上述方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器（ROM）、可编程ROM（PROM）、电可编程ROM（EPROM）、电可擦除可编程ROM（EEPROM）或闪存。易失性存储器可包括随机存取存储器（RAM）或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM（SRAM）、动态RAM（DRAM）、同步DRAM（SDRAM）、双数据率SDRAM（DDRSDRAM）、增强型SDRAM（ESDRAM）、同步链路（Synchlink）DRAM（SLDRAM）、存储器总线（Rambus）直接RAM（RDRAM）、直接存储器总线动态RAM（DRDRAM）、以及存储器总线动态RAM（RDRAM）等。

以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种芯片测试方法，其特征在于，至少包括以下步骤：

提供一待测芯片，并预设所述待测芯片的工作电压的安全阈值；

在测试时间内，持续获取所述待测芯片的命令信号线的电压，并作为目标电压；

当所述目标电压小于所述安全阈值，降低所述待测芯片的驱动电压，并重新比较所述目标电压和所述安全阈值，直到所述驱动电压降到最低或所述目标电压大于等于所述安全阈值；

在所述测试时间内，获取并记录所述目标电压小于所述安全阈值的时长和次数，并作为标定时长和标定次数，其中，在获取所述标定时长的步骤中，设置筛选阈值，去除小于所述筛选阈值的所述标定时长；以及

根据所述标定时长和所述标定次数，将所述待测芯片分级。

2.根据权利要求1所述的一种芯片测试方法，其特征在于，获取所述标定时长和所述标定次数的步骤包括：

根据所述目标电压和所述测试时间的相关性，形成所述命令信号线的命令信号曲线图；

根据所述目标电压和所述安全阈值的差值，将所述命令信号曲线图转换为方波图；以及

根据所述方波图获取所述标定时长和所述标定次数。

3.根据权利要求2所述的一种芯片测试方法，其特征在于，获取所述方波图的步骤包括：

比较所述目标电压和所述安全阈值；

当所述目标电压大于等于所述安全阈值，将方波信号标记为低电平信号；以及

当所述目标电压小于所述安全阈值，将所述方波信号标记为高电平信号。

4.根据权利要求3所述的一种芯片测试方法，其特征在于，当所述待测芯片接收到测试指令后，比较所述目标电压和所述安全阈值，并在所述待测芯片发送测试结果之前，停止比较所述目标电压和所述安全阈值。

5.根据权利要求2所述的一种芯片测试方法，其特征在于，以所述方波图的方波边沿作为计数触发信号，获取所述方波图中的波峰数目，并作为所述标定次数。

6.根据权利要求2所述的一种芯片测试方法，其特征在于，获取所述标定时长的步骤包括：

获取所述方波图中每个波峰的持续时长，获得多个所述标定时长；以及

设置筛选阈值，去除小于所述筛选阈值的所述标定时长。

7.根据权利要求6所述的一种芯片测试方法，其特征在于，所述筛选阈值为前一批次中通过测试的待测芯片的最小标定时长或平均标定时长。

8.根据权利要求1所述的一种芯片测试方法，其特征在于，对所述待测芯片进行分级的步骤包括：

获取所述待测芯片的总标定时长；

根据所述总标定时长所占用的时钟跳变周期的个数，划分所述待测芯片的的类别；以及

降低部分类别的所述待测芯片的驱动电压，并对所述待测芯片重复测试，直到所述待测芯片的驱动电压被设置为参数底线值。

9.根据权利要求8所述的一种芯片测试方法，其特征在于，当所述驱动电压达到所述参数底线值，且所述待测芯片仍被划分为参与重复测试的类别，将所述待测芯片列为废片。

10.一种芯片测试装置，其特征在于，包括：

微控制器，与待测芯片电性连接，且所述微控制器通过命令信号线、数据信号线和时钟信号线分别连接所述待测芯片；

比较器，电性连接于所述微控制器与所述待测芯片，所述比较器设置在所述命令信号线上，且所述比较器用于比较所述命令信号线的电压和安全阈值；以及

封测控制芯片，与所述微控制器电性连接，且所述封测控制芯片中存储有计算机指令，所述计算机指令被所述微控制器执行时实现如权利要求1~9任一项所述芯片测试方法。