CN116191831B - 开关管电流检测电路和桥式驱动电路 - Google Patents

Abstract

本发明涉及场效应管驱动技术领域，公开了开关管电流检测电路和桥式驱动电路，开关管电流检测电路包括镜像管、第一电流镜单元和钳压单元，在实际使用时，本发明通过让镜像管的输入端与被测开关管的输入端电连接、通过让镜像管的控制端与被测开关管的控制端电连接，以及通过钳压单元使镜像管的输出端与被测开关管的输出端的电压相同，这样镜像管可以镜像流过开关管的电流，并输出采样电流，然后通过第一电流镜单元对采样电流复制，得到复制电流，最后基于复制电流和第一电流源单元的电流大小可以检测是否过流，从而可以不用电阻就能实现过流检测，而通过控制镜像管的镜像比例可以控制采样电流的大小，从而可以控制电流采集时的功耗。

Description

开关管电流检测电路和桥式驱动电路

技术领域

本发明涉及场效应管驱动技术领域，具体涉及开关管电流检测电路和桥式驱动电路。

背景技术

场效应管（MOSFET）由于其输入阻抗高、噪声小和安全工作区域宽等优点，常用于需要周期通断的电路中，例如常用来组成桥式驱动电路的上、下臂开关管。

现有桥式驱动电路的结构如图1所示，其包括虚线内的驱动芯片以及虚线外与驱动芯片电连接的外围电路。对于驱动芯片，VDD为电源脚，Vboot为高边电源脚，HVG为高边驱动脚，LVG为低边驱动脚，OUT为桥式输出脚，Levelshift为电源转换电路，Driver为驱动电路。对于外围电路，VS为桥式输入电源；MOSFET1、MOSFET2分别为上下桥式开关管；D1为肖特基二极管，C1为电容，D1、C1共同构成自举网络，确保开关管MOSFET1导通时，高边驱动信号HVG比MOSFET1的源极电压高出约VDD的电压，即确保MOSFET1充分导通。另外高边驱动信号DRV_H和低边驱动信号DRV_L为相互反相信号，且之间存在一定死区时间，保证上下桥式功率管不存在同开现象。

在桥式驱动电路的使用过程中，需要对流过开关管MOSFET1的电流进行检测，从而判断是否过流，目前大多采用电阻来进行电流检测，其中电阻的阻值大小会影响桥式驱动电路的使用，如果电阻的阻值过大，会造成桥式驱动电路的输出电流能力受限，如果电阻阻值过小，则会造成电阻上的功耗（V2/R）较大，从而影响桥式驱动电路的转换效率。

发明内容

鉴于背景技术的不足，本发明是提供了开关管电流检测电路和桥式驱动电路，避免使用电阻来检测流过桥式驱动电路的开关管的电流大小。

为解决以上技术问题，第一方面本发明提供了如下技术方案：开关管电流检测电路，镜像管，包括输入端、输出端和控制端；所述输入端被配置于与被测开关管的输入端电连接，所述控制端被配置于与被测开关管的控制端电连接；

第一电流镜单元，包括主支路和从支路，所述主支路的电流和从支路的电流比例设置，所述从支路与所述输出端电连接，接收所述镜像管输出的采样电流，所述主支路通过第一电流源单元与电源端口电连接；

钳压单元，被配置于与所述输出端和被测开关管的输出端电连接，将所述输出端的电压和被测开关管的输出端的电压钳位至相同。

在第一方面的某种实施方式中，所述开关管为第一NMOS管，所述第一NMOS管的漏极为所述被测开关管的输入端，所述第一NMOS管的栅极为所述被测开关管的控制端，所述第一NMOS管的源极为所述被测开关管的输出端；

所述镜像管为第二NMOS管，所述第二NMOS管的漏极为所述输入端，所述第二NMOS管的栅极为所述控制端，所述第二NMOS管的源极为所述输出端。

在第一方面的某种实施方式中，所述从支路包括第三NMOS管，所述主支路包括第四NMOS管；

所述第三NMOS管的漏极通过第五NMOS管与所述输出端电连接，所述第五NMOS管的栅极与所述电源端口电连接，所述第三NMOS管的栅极与所述第四NMOS管的栅极电连接，所述第三NMOS管的源极和第四NMOS管的源极均接地，所述第四NMOS管的漏极通过第一电流源单元与电源端口电连接。

在第一方面的某种实施方式中，所述钳压单元包括第二电流镜单元、第三电流镜单元、第二镜像管、第九NMOS管和第一二极管；

所述第二电流镜单元包括第二主支路、第二从支路和第三从支路，所述第二主支路的电流、第二从支路的电流和第三从支路的电流比例设置；所述第三电流镜单元包括第四主支路和第四从支路，所述第四主支路的电流和第四从支路的电流比例设置；

所述第二主支路包括第一PMOS管HP1,所述第二从支路包括第二PMOS管HP2，所述第三从支路包括第三PMOS管HP3；

所述第四主支路包括第六NMOS管N6，所述第四从支路包括第七NMOS管N7；

所述第二镜像管用于镜像流过所述主支路的电流，包括第三输入端、第三输出端和第三控制端；

所述第一PMOS管HP1的源极与所述被测开关管的输出端电连接，所述第一PMOS管HP1的栅极分别与第二PMOS管HP2的栅极、第三PMOS管HP3的栅极、第三PMOS管HP3的漏极和第九NMOS管的漏极电连接；所述第一PMOS管HP1的漏极分别与第六NMOS管N6的漏极、第六NMOS管N6的栅极、第七NMOS管N7的栅极电连接，所述第六NMOS管N6的源极和第七NMOS管N7的源极均接地；

所述第二PMOS管HP2的源极和第三PMOS管HP3的源极分别与所述输出端电连接；所述第二PMOS管HP2的漏极分别与第七NMOS管N7的漏极和第三控制端电连接，所述第三控制端通过所述第一二极管接地；所述第九NMOS管的源极与所述第三输入端电连接，所述第三输出端接地，所述第九NMOS管的栅极与所述电源端口电连接。

第二方面，本发明还提供了桥式驱动电路，包括上述的开关管电流检测电路，所述开关管电流检测电路与所述上开关管电连接，用于检测流过所述上开关管的电流；

还包括电源转换模块、上驱动模块和下驱动模块；所述电源转换模块基于输入的高边驱动信号将驱动电源转换为第一控制信号，所述第一控制信号输入到所述上驱动模块，所述上驱动模块基于所述第一控制信号控制所述上开关管的通断；所述下驱动模块基于输入的低边驱动信号控制所述下开关管的通断。

在第二方面的某种实施方式中，所述上驱动模块包括第一上拉开关管、第一下拉开关管、第二上拉开关管、第二下拉开关管、第二二极管和驱动电流产生单元；

所述驱动电流产生单元被配置于向所述第一上拉开关管的输入端输入驱动电流，所述第一上拉开关管的输出端分别与所述第一下拉开关管的输入端和所述上开关管的控制端电连接，所述第一下拉开关管与所述上开关管的输出端电连接；

所述第一上拉开关管的控制端分别与所述第二上拉开关管的输出端、第二二极管的正极和第二下拉开关管的输入端电连接，所述第二上拉开关管的输入端与所述第二二极管的负极电连接，被配置于输入驱动电源，所述第二下拉开关管的输出端接地，所述第二下拉开关管的控制端被配置于输入所述高边驱动信号；所述电源转换模块的两个输出端子分别与所述第二上拉开关管的控制端和第一下拉开关管的控制端电连接，基于所述高边驱动信号的电平状态控制所述第二上拉开关管和第一下拉开关管的通断。

在第二方面的某种实施方式中，所述驱动电流产生单元包括

组成第四电流镜单元的第十三NMOS管、第十四NMOS管和第十五NMOS管；

第二电流源，被配置于向第十三NMOS管的漏极输入驱动基准电流；

组成第五电流镜单元的第六PMOS管和第七PMOS管，所述第六PMOS管的漏极通过第十二NMOS管与所述第十四NMOS管的漏极电连接，所述第十二NMOS管的栅极与所述电源端口电连接；

组成第六电流镜单元的第八PMOS管和第九PMOS管，所述第九PMOS管的栅极与所述第七PMOS管的漏极电连接，所述第九PMOS管的漏极与所述第一上拉开关管的输入端电连接，所述第八PMOS管的漏极分别与所述第一上拉开关管的控制端和第二下拉开关管的输入端电连接，所述第二下拉开关管的输出端与第十五NMOS管的漏极电连接。

在第二方面的某种实施方式中，所述上开关管的控制端还通过第十九NMOS管接地，所述第十九NMOS管的栅极与延时单元的输出端电连接，所述延时单元的输入端被配置于输入所述低边驱动信号。

在第二方面的某种实施方式中，所述电源转换模块包括第十六NMOS管、第十七NMOS管、第十八NMOS管、第十九NMOS管、第二十NMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第三二极管、第四二极管、第一电容和第一反相器；

所述第十PMOS管的源极分别与第十一PMOS管的源极、第十二PMOS管的源极、第十三PMOS管的源极、第十四PMOS管的源极和第十五PMOS管的源极电连接，被配置于输入驱动电源；

所述第十PMOS管的栅极分别与第十一PMOS管的栅极、第十一PMOS管的漏极、第十三PMOS管的漏极、第十七NMOS管的漏极和第十二PMOS管的栅极电连接；

所述第十三PMOS管的栅极分别与第十二PMOS管的漏极、第十四PMOS管栅极、第十四PMOS管的漏极、第十八NMOS管的漏极、第十五PMOS管的栅极和第二上拉开关管的控制端电连接；

所述第十PMOS管的漏极分别与第十九NMOS管的漏极、第四二极管的负极和第二十NMOS管的栅极电连接，所述第十五PMOS管的漏极分别与第二十NMOS管的漏极、第十九NMOS管的栅极、第三二极管的负极、第一电容C1的第一连接端和第一下拉开关管的控制端电连接，所述第四二极管的正极分别与第十九NMOS管的源极、第二十NMOS管的源极、第三二极管的正极、第一电容的第二连接端和第一下拉管的输出端电连接；

所述第十七NMOS管的栅极与所述第一反相器的输入端电连接，被配置于输入所述高边驱动信号，所述第十八NMOS管的栅极与所述第一反相器的输出端电连接；

所述第十七NMOS管的源极分别与第十八NMOS管的源极和第十六NMOS管的漏极电连接，所述第十六NMOS管栅极与第十四NMOS管的栅极电连接，所述第十六NMOS管的源极接地。

在第二方面的某种实施方式中，所述下驱动模块包括第二反相器、第三反相器、第四反相器、第五反相器和第二十一NMOS管；

所述第二反相器的输入端被配置于输入所述低边驱动信号，所述第二反相器的输出端与所述第三反相器的输入端电连接，所述第三反相器的输出端分别与所述下开关管的控制端和第二十一NMOS管的漏极电连接；

所述第四反相器的输入端被配置于输入所述高边驱动信号，所述第四反相器的输出端与第五反相器的输入端电连接，所述第五反相器的输出端与所述第二十一

NMOS管的栅极电连接，所述第二十一NMOS管的源极接地。

本发明与现有技术相比所具有的有益效果是：本发明通过让镜像管的输入端与被测开关管的输入端电连接、通过让镜像管的控制端与被测开关管的控制端电连接，以及通过钳压单元使镜像管的输出端与被测开关管的输出端的电压相同，这样镜像管可以镜像流过开关管的电流，并输出采样电流，然后通过第一电流镜单元对采样电流复制，得到复制电流，最后基于复制电流和第一电流源单元的电流大小可以检测是否过流，从而可以不用电阻就能实现过流检测，而通过控制镜像管的镜像比例可以控制采样电流的大小，从而可以控制电流采集时的功耗。

附图说明

图1为现有桥式驱动电路的示意图；

图2为实施例中的开关管电流检测电路的电路图；

图3为实施例的桥式驱动电路的结构示意图；

图4为驱动电流产生单元与上开关管和下开关管的电路图；

图5为现有电源转换模块的结构示意图；

图6为实施例中的桥式驱动电路的一种实施电路图；

图7为实施例中的高边驱动信号INA和低边驱动信号INB的波形图。

具体实施方式

现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。

对于现有的桥式驱动电路，其通过电阻来检测流过桥式驱动电路的上开关管MOSFET1的电流大小，以此判断桥式驱动电路是否出现过流，其中上开关管MOSFEET1为NMOS管，其漏极为上开关管MOSFET1的第一输入端，其栅极为上开关管MOSFET1的第一控制端，其源极为上开关管MOSFET11的第一输出端。对于检测电流用的电阻，如果电阻取值过小，则会造成桥式驱动电路的功耗较大，如果电阻取值较大，则会造成桥式驱动电路的输出电流能力有限。基于此，本发明提供了一种开关管电流检测电路，不用使用电阻就能检测流过桥式驱动电路的上开关管的电流大小，并判断是否过流。

具体地，如图2所示，开关管电流检测电路，包括

镜像管，包括输入端、输出端和控制端，在图2中，镜像管为第二NMOS管HN2，第二NMOS管HN2是高压NMOS管，第二NMOS管HN2的漏极为输入端，第二NMOS管HN2的栅极为控制端，第二NMOS管HN2的源极为输出端；输入端与第一输入端电连接，第一控制端与控制端电连接；

第一电流镜单元1，包括存在主支路10和从支路11，主支路10的电流和从支路11的电流比例设置，从支路11与输出端电连接，接收镜像管输出的采样电流，主支路10通过第一电流源单元Ib1与电源端口VDD电连接；

钳压单元2，与第一输出端和输出端电连接，将第一输出端的电压和输出端的电压钳位至相同，使镜像管镜像流过上开关管MOSFET1的电流，并按照镜像比例输出采样电流。

在实际使用时，通过控制镜像管的镜像比例可以控制镜像管输出的采样电流的大小，具体地，可以通过控制镜像管与上开关管MOSFET1的宽长比可以控制镜像管的镜像比例大小，而通过控制镜像比例大小可以控制采样电流的大小，进而实现采样功耗可控。本实施例中，镜像管与上开关管MOSFET1的镜像比例为1：1000，当流过上开关管MOSFET1的电流为1000uA时，镜像管输出的采样电流大小为1uA。

在图2中，从支路11包括第三NMOS管N3，主支路10包括第四NMOS管N4；

第三NMOS管N3的漏极通过第五NMOS管HN5与输出端电连接，第五NMOS管HN5的栅极与电源端口VDD电连接，第三NMOS管N3的栅极与第四NMOS管N4的栅极电连接，第三NMOS管N3的源极和第四NMOS管N4的源极均接地，第四NMOS管N4的漏极通过第一电流源单元Ib1与电源端口VDD电连接。

在实际使用时，为便于开关管电流检测电路的工作可控，让第五NMOS管HN5的栅极与电源端口VDD电连接，这样只有在电源端口VDD输入工作电源时第五NMOS管HN5才导通，此时镜像管输出的采样电流才能流入到第三NMOS管N3。

本发明的开关管电流检测电路的过流检测的实现方式如下：当电源端口VDD接入工作电源使第五NMOS管HN5导通时，采样电流输入到第三NMOS管N3，第四NMOS管N4按照复制比例复制采样电流，得到复制电流，通过比较复制电流和第一电流源单元Ib输出的判断电流大小可以判断是否过流，例如复制电流大于判断电流即出现过流时，第四NMOS管N4的漏极为低电平信号，当复制电流小于判断电流时，第四NMOS管N4的漏极为高电平信号。

具体地，在图2中，钳压单元2包括第二电流镜单元20、第三电流镜单元21、第二镜像管、第九NMOS管HN9和第一二极管D1；

第二电流镜单元20包括第二主支路200、第二从支路201和第三从支路202，第二主支路200的电流、第二从支路201的电流和第三从支路202的电流比例设置；第三电流镜单元21包括存在电流复制比例的第四主支路210和第四从支路211，第四主支路210的电流和第四从支路的电流比例设置；第二镜像管用于镜像流过主支路10的电流，包括第三输入端、第三输出端和第三控制端，在图2中，第二镜像管为第八NMOS管N8，第八NMOS管N8的漏极为第三输入端，第八NMOS管N8的栅极为第三控制端，第八NMOS管N8的源极为第三输出端；

第二主支路200的第一连接端与第一输出端电连接，第二主支路200的第二连接端与第四主支路210电连接；第二从支路201的第一连接端和第三从支路202的第一连接端分别与输出端电连接，第二从支路201的第二连接端分别与第四从支路211和第三控制端电连接，第三控制端通过第一二极管D1接地，第三从支路202的第二连接端通过第九NMOS管HN9与第三输入端电连接，第三输出端接地，第九NMOS管HN9的栅极与电源端口VDD电连接。

本发明的钳压单元2调节第一输出端和输出端的电压相同的过程如下：

如果镜像管的输出端的电压高于第一输出端的电压，对于第一PMOS管HP1和第二PMOS管HP2，由于两者栅极相连，因此第二PMOS管HP2的电流能力强于第一PMOS管HP1，此时假设第六NMOS管N6的第七NMOS管N7的电流复制比为1：1，则第八NMOS管N8的栅极电压升高，此时假设第八NMOS管N8、第三NMOS管N3和第四NMOS管N4的电流复制比为1：30：1，由于第八NMOS管N8的栅极电压升高（即第三NMOS管N3的栅极电压升高），此时流过第五NMOS管HN5和第三NMOS管N3的电流变大，从而将输出端的电压下拉，根据第八NMOS管N8、第三NMOS管N3和第四NMOS管N4的比例关系，采样电流主要是流入第三NMOS管N3支路；

如果镜像管的输出端的电压低于第一输出端的电压，对于第一PMOS管HP1和第二PMOS管HP2，第一PMOS管HP1的电流能力强于第二PMOS管HP2，此时第八NMOS管N8的栅极和第三NMOS管N3的栅极电压下降，则流过第八NMOS管N8的电流下降，使输出端的电压上升；

综上，本发明的钳压单元2结构形成了负反馈结构，使输出端的电压处于动态平衡，且最终与第一输出端的电压相同。

在图2中，第一PMOS管HP1、第二PMOS管HP2和第三PMOS管HP3均为高压PMOS管，第五NMOS管HN5为高压NMOS管。

如图3所示，本发明还提供了桥式驱动电路，包括上述的开关管电流检测电路，开关管电流检测电路与上开关管MOSFET1电连接，用于检测流过上开关管MOSFET1的电流；

还包括电源转换模块5、上驱动模块3和下驱动模块4；电源转换模块5基于输入的高边驱动信号INA将驱动电源Vboot转换为第一控制信号，第一控制信号输入到上驱动模块3，上驱动模块3基于第一控制信号控制上开关管MOSFET1的通断；下驱动模块4基于输入的低边驱动信号INB控制下开关管的通断。

其中高边驱动信号INA和低边驱动信号INB的波形如图7所示，从图7中可以得到，高边驱动信号INA和低边驱动信号INB存在死区区间。

具体地，如图4所示，上驱动模块3包括第一上拉开关管、第一下拉开关管、第二上拉开关管、第二下拉开关管、第二二极管D2和驱动电流产生单元30；其中第一上拉开关管为第四PMOS管HP4，第一下拉开关管为第十NMOS管N10，第二上拉开关管为第五PMOS管HP5，第二下拉开关管为第十一NMOS管HN11；

驱动电流产生单元30被配置于向第一上拉开关管的输入端输入驱动电流，第一上拉开关管的输出端分别与第一下拉开关管的输入端和上开关管MOSFET1的控制端电连接，第一下拉开关管与上开关管MOSFET1的输出端电连接；

第一上拉开关管的控制端分别与第二上拉开关管的输出端、第二二极管D2的正极和第二下拉开关管的输入端电连接，第二上拉开关管的输入端与第二二极管D2的负极电连接，被配置于输入驱动电源Vboot，第二下拉开关管的输出端接地，第二下拉开关管的控制端被配置于输入高边驱动信号INA；电源转换模块5的两个输出端子分别与第二上拉开关管的控制端和第一下拉开关管的控制端电连接，基于高边驱动信号INA的电平状态控制第二上拉开关管和第一下拉开关管的通断。

更具体地，驱动电流产生单元30包括

组成第四电流镜单元的第十三NMOS管N13、第十四NMOS管N14和第十五NMOS管N15；

第二电流源Ib2，被配置于向第十三NMOS管N13的漏极输入驱动基准电流；

组成第五电流镜单元的第六PMOS管HP6和第七PMOS管HP7，第六PMOS管HP6的漏极通过第十二NMOS管HN12与第十四NMOS管N14的漏极电连接，第十二NMOS管HN12的栅极与电源端口VDD电连接；

组成第六电流镜单元的第八PMOS管HP8和第九PMOS管HP9，第九PMOS管HP9的栅极与第七PMOS管HP7的漏极电连接，第九PMOS管HP9的漏极与第一上拉开关管的输入端电连接，第八PMOS管HP8的漏极分别与第一上拉开关管的控制端和第二下拉开关管的输入端电连接，第二下拉开关管的输出端与第十五NMOS管N15的漏极电连接。

在实际使用时，当驱动电流产生单元30接入驱动电源Vboot、电源端口VDD接入工作电源时，如果第五PMOS管HP5关断、第十NMOS管N10关断、第十一NMOS管HN11导通，则第九PMOS管HP9和第四PMOS管HP4形成电流，并将上开关管MOSFET1的栅极电压抬高，使上开关管MOSFET1导通；

当第五PMOS管HP5导通时，第五PMOS管HP5将第四PMOS管HP4的栅极电压抬高，此时第四PMOS管HP4关断，关断上开关管MOSFET1。

另外通过让第七PMOS管HP7的漏极与第九PMOS管HP9的栅极电连接，可以增强流过第九PMOS管HP的电流，进而使本发明能更好的驱动上开关管MOSFET1。

对于现有如图5所示的桥式驱动电路的电压转换模块，当驱动控制信号DRV_H为高电平时，NMOS管N100导通，电阻R10上产生压降，该压降需要保证接近于（Vboot-OUT）的电压，从而保证反相器INV13能够翻转。

为了实现反相器INV12的翻转：NMOS管N100需要一定的电流能力，能够确保将NMOS管N100的漏端电压下拉（Vboot-OUT）电压，为了防止NMOS管N100漏端电压下降过多，通过用二极管D10进行钳位，从而保证NMOS管N100的漏端电压最低为OUT-0.7V；为保证NMOS管N100的漏端电压下降足够多，即保证反相器INV12能够翻转，设计时NMOS管N100的电流需要较大，从而触发钳位二极管D10进行钳位，即让NMOS管N100的漏端电压等于OUT-0.7V。

因此，在二极管D10和NMOS管N100的通路上，NMOS管N100的电流较大，且此时在驱动电源Vboot及高边地OUT可达几百伏的情况下，该电源转换模块的功耗非常大。

为了解决现有电源转换模块的功耗比较大的情况，如图6所示，本发明提供了一种新的电源转换模块，包括第十六NMOS管N16、第十七NMOS管N17、第十八NMOS管N18、第十九NMOS管N19、第二十NMOS管N20、第十PMOS管HP10、第十一PMOS管HP11、第十二PMOS管HP12、第十三PMOS管HP13、第十四PMOS管HP14、第十五PMOS管HP15、第三二极管D3、第四二极管D4、第一电容C1和第一反相器INV1；

第十PMOS管HP10的源极分别与第十一PMOS管HP11的源极、第十二PMOS管HP12的源极、第十三PMOS管HP13的源极、第十四PMOS管HP14的源极和第十五PMOS管HP15的源极电连接，被配置于输入驱动电源Vboot；

第十PMOS管HP10的栅极分别与第十一PMOS管HP11的栅极、第十一PMOS管HP11的漏极、第十三PMOS管HP13的漏极、第十七NMOS管N17的漏极和第十二PMOS管HP12的栅极电连接；

第十三PMOS管HP13的栅极分别与第十二PMOS管HP12的漏极、第十四PMOS管HP14栅极、第十四PMOS管HP14的漏极、第十八NMOS管N18的漏极、第十五PMOS管HP15的栅极和第二上拉开关管的控制端电连接；

第十PMOS管HP10的漏极分别与第十九NMOS管N19的漏极、第四二极管D4的负极和第二十NMOS管N20的栅极电连接，第十五PMOS管HP15的漏极分别与第二十NMOS管N20的漏极、第十九NMOS管N19的栅极、第三二极管D3的负极、第一电容C1C1的第一连接端和第一下拉开关管的控制端电连接，第四二极管D4的正极分别与第十九NMOS管N19的源极、第二十NMOS管N20的源极、第三二极管D3的正极、第一电容C1的第二连接端和第一下拉管的输出端电连接；

第十七NMOS管N17的栅极与第一反相器INV1的输入端电连接，被配置于输入高边驱动信号，第十八NMOS管N18的栅极与第一反相器INV1的输出端电连接；

第十七NMOS管N17的源极分别与第十八NMOS管N18的源极和第十六NMOS管N16的漏极电连接，第十六NMOS管N16栅极与第十四NMOS管的栅极电连接，第十六NMOS管N16的源极接地。

现在对本发明的电源转换模块5降低功耗的原理进行说明：本发明的电源转换模块5输入到第十NMOS管N10的信号是相对桥式驱动电路的输出信号OUT来说的，而且驱动电源Vboot大于输出信号OUT，因此电源转换模块5输入到第十NMOS管N10的信号的电压在驱动电源Vboot和输出信号OUT 之间，通常设计在10V左右，因此在实际使用时流过第十六NMOS管N16的电流只需在10uA量级时就能实现电源转换模块5的翻转，对于电源转换模块5的使用功耗，当驱动电源Vboot的电压为几百伏时，相对于现有的电源转换模块5，本发明的电源转换模块5的使用功耗能从几百mW降低至几mW，从而极大地改善了芯片功耗。

对于本发明的电源转换模块5，当高边驱动信号INA为高电平时，电源转换模块5输入到第十NMOS管N10的信号变为低电平，此时第五PMOS管HP5和第十NMOS管N10关断、第十一NMOS管N10导通，将第四PMOS管HP4的栅极拉低，使第四PMOS管HP4导通。当高边驱动信号INA变为低电平时，电源转换模块5驱动第五PMOS管HP5 导通，将第四PMOS管HP4的栅极电压拉高，使第四PMOS管HP4关断、第十NMOS管N10导通，此时关断上开关管MOSFET1。

另外，为了确保在低边驱动信号INB处于低电平状态时，上开关管MOSFET1仍然处以关闭状态，上开关管MOSFET1的控制端还通过第十九NMOS管HN19接地，第十九NMOS管HN19的栅极与延时单元Delay的输出端电连接，延时单元Delay的输入端被配置于输入低边驱动信号INB。

在图6中，下驱动模块4包括第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5和第二十一NMOS管N21；

第二反相器INV2的输入端被配置于输入低边驱动信号INB，第二反相器INV2的输出端与第三反相器INV3的输入端电连接，第三反相器INV3的输出端分别与下开关管MOSFET2的控制端和第二十一NMOS管N21的漏极电连接；

第四反相器INV4的输入端被配置于输入高边驱动信号INA，第四反相器INV4的输出端与第五反相器INV5的输入端电连接，第五反相器INV5的输出端与第二十一NMOS管N21的栅极电连接，第二十一NMOS管N21的源极接地。

在实际使用时，当低边驱动信号INB变为高电平信号时，低边驱动信号INB先经过延时单元Delay使第十九NMOS管HN19导通，然后使上开关管MOSFET1关断，然后低边驱动信号INB再经过第二反相器INV2和第三反相器INV3使下开关管MOSFEET2导通，从而确保上开关管MOSFET1和下开关管MOSFET2不会同时导通。

在图6中，第十一NMOS管HN11、第十二NMOS管HN12、第十九NMOS管HN19均为高压NMOS管，第四PMOS管HP4、第六PMOS管HP6、第七PMOS管HP7、第八PMOS管HP8、第九PMOS管HP9、第十PMOS管HP10、第十一PMOS管HP11、第十二PMOS管HP12、第十三PMOS管HP13、第十四PMOS管HP14、第十五PMOS管HP15均为高压PMOS管。

上述依据本发明为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。

Claims (9)

1.开关管电流检测电路，其特征在于，包括

镜像管，包括输入端、输出端和控制端；所述输入端被配置于与被测开关管的输入端电连接，所述控制端被配置于与被测开关管的控制端电连接；

第一电流镜单元，包括主支路和从支路，所述主支路的电流和从支路的电流比例设置，所述从支路与所述输出端电连接，所述主支路通过第一电流源单元与电源端口电连接；

钳压单元，被配置于与所述输出端和被测开关管的输出端电连接，将所述输出端的电压和被测开关管的输出端的电压钳位至相同；

所述钳压单元包括第二电流镜单元、第三电流镜单元、第二镜像管、第九NMOS管和第一二极管；

所述第二电流镜单元包括第二主支路、第二从支路和第三从支路，所述第二主支路的电流、第二从支路的电流和第三从支路的电流比例设置；所述第三电流镜单元包括第四主支路和第四从支路，所述第四主支路的电流和第四从支路的电流比例设置；

所述第二主支路包括第一PMOS管HP1,所述第二从支路包括第二PMOS管HP2，所述第三从支路包括第三PMOS管HP3；

所述第四主支路包括第六NMOS管N6，所述第四从支路包括第七NMOS管N7；

所述第二镜像管用于镜像流过所述主支路的电流，包括第三输入端、第三输出端和第三控制端；

所述第一PMOS管HP1的源极与所述被测开关管的输出端电连接，所述第一PMOS管HP1的栅极分别与第二PMOS管HP2的栅极、第三PMOS管HP3的栅极、第三PMOS管HP3的漏极和第九NMOS管的漏极电连接；所述第一PMOS管HP1的漏极分别与第六NMOS管N6的漏极、第六NMOS管N6的栅极、第七NMOS管N7的栅极电连接，所述第六NMOS管N6的源极和第七NMOS管N7的源极均接地；

所述第二PMOS管HP2的源极和第三PMOS管HP3的源极分别与所述输出端电连接；所述第二PMOS管HP2的漏极分别与第七NMOS管N7的漏极和第三控制端电连接，所述第三控制端通过所述第一二极管接地；所述第九NMOS管的源极与所述第三输入端电连接，所述第三输出端接地，所述第九NMOS管的栅极与所述电源端口电连接。

2.根据权利要求1所述的开关管电流检测电路，其特征在于，所述被测开关管为第一NMOS管，所述第一NMOS管的漏极为所述被测开关管的输入端，所述第一NMOS管的栅极为所述被测开关管的控制端，所述第一NMOS管的源极为所述被测开关管的输出端；

所述镜像管为第二NMOS管，所述第二NMOS管的漏极为所述输入端，所述第二NMOS管的栅极为所述控制端，所述第二NMOS管的源极为所述输出端。

3.根据权利要求1所述的开关管电流检测电路，其特征在于，所述从支路包括第三NMOS管，所述主支路包括第四NMOS管；

所述第三NMOS管的漏极通过第五NMOS管与所述输出端电连接，所述第五NMOS管的栅极与所述电源端口电连接，所述第三NMOS管的栅极分别与所述第四NMOS管的栅极和第三控制端电连接，所述第三NMOS管的源极和第四NMOS管的源极均接地，所述第四NMOS管的漏极通过第一电流源单元与电源端口电连接。

4.桥式驱动电路，包括串联的上开关管和下开关管，其特征在于，还包括权利要求1-3任一项所述的开关管电流检测电路，所述开关管电流检测电路与所述上开关管电连接，用于检测流过所述上开关管的电流；

还包括电源转换模块、上驱动模块和下驱动模块；所述电源转换模块基于输入的高边驱动信号将驱动电源转换为第一控制信号，所述第一控制信号输入到所述上驱动模块，所述上驱动模块基于所述第一控制信号控制所述上开关管的通断；所述下驱动模块基于输入的低边驱动信号控制所述下开关管的通断。

5.根据权利要求4所述的桥式驱动电路，其特征在于，所述上驱动模块包括第一上拉开关管、第一下拉开关管、第二上拉开关管、第二下拉开关管、第二二极管和驱动电流产生单元；

所述驱动电流产生单元被配置于向所述第一上拉开关管的输入端输入驱动电流，所述第一上拉开关管的输出端分别与所述第一下拉开关管的输入端和所述上开关管的控制端电连接，所述第一下拉开关管的输出端与所述上开关管的输出端电连接；

所述第一上拉开关管的控制端分别与所述第二上拉开关管的输出端、第二二极管的正极和第二下拉开关管的输入端电连接，所述第二上拉开关管的输入端与所述第二二极管的负极电连接，被配置于输入驱动电源，所述第二下拉开关管的输出端接地，所述第二下拉开关管的控制端被配置于输入所述高边驱动信号；所述电源转换模块的两个输出端子分别与所述第二上拉开关管的控制端和第一下拉开关管的控制端电连接，基于所述高边驱动信号的电平状态控制所述第二上拉开关管和第一下拉开关管的通断。

6.根据权利要求5所述的桥式驱动电路，其特征在于，所述驱动电流产生单元包括

组成第四电流镜单元的第十三NMOS管、第十四NMOS管和第十五NMOS管；所述第十三NMOS 管的漏极分别与第十三NMOS管的栅极、第十四NMOS管的栅极和第十五NMOS管的栅极电连接，所述第十三NMOS管的源极、第十四NMOS管的源极和第十五NMOS管的源极均接地；

第二电流源，被配置于向第十三NMOS管的漏极输入驱动基准电流；

组成第五电流镜单元的第六PMOS管和第七PMOS管，所述第六PMOS管的源极和第七PMOS管的源极被配置于输入驱动电源，所述第六PMOS管的栅极分别与第六PMOS管的漏极和第七PMOS管的栅极电连接，所述第六PMOS管的漏极通过第十二NMOS管与所述第十四NMOS管的漏极电连接，所述第十二NMOS管的栅极与所述电源端口电连接；

组成第六电流镜单元的第八PMOS管和第九PMOS管，所述第八PMOS管的源极和第九PMOS管的源极被配置于输入驱动电源，所述第九PMOS管的栅极分别与所述第七PMOS管的漏极和第八PMOS管的栅极电连接，所述第九PMOS管的漏极与所述第一上拉开关管的输入端电连接，所述第八PMOS管的漏极分别与所述第一上拉开关管的控制端和第二下拉开关管的输入端电连接，所述第二下拉开关管的输出端与第十五NMOS管的漏极电连接。

7.根据权利要求6所述的桥式驱动电路，其特征在于，所述上开关管的控制端还通过第十九NMOS管接地，所述第十九NMOS管的栅极与延时单元的输出端电连接，所述延时单元的输入端被配置于输入所述低边驱动信号。

8.根据权利要求6所述的桥式驱动电路，其特征在于，所述电源转换模块包括第十六NMOS管、第十七NMOS管、第十八NMOS管、第十九NMOS管、第二十NMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第三二极管、第四二极管、第一电容和第一反相器；

所述第十PMOS管的源极分别与第十一PMOS管的源极、第十二PMOS管的源极、第十三PMOS管的源极、第十四PMOS管的源极和第十五PMOS管的源极电连接，被配置于输入驱动电源；

所述第十PMOS管的栅极分别与第十一PMOS管的栅极、第十一PMOS管的漏极、第十三PMOS管的漏极、第十七NMOS管的漏极和第十二PMOS管的栅极电连接；

所述第十三PMOS管的栅极分别与第十二PMOS管的漏极、第十四PMOS管栅极、第十四PMOS管的漏极、第十八NMOS管的漏极、第十五PMOS管的栅极和第二上拉开关管的控制端电连接；

所述第十PMOS管的漏极分别与第十九NMOS管的漏极、第四二极管的负极和第二十NMOS管的栅极电连接，所述第十五PMOS管的漏极分别与第二十NMOS管的漏极、第十九NMOS管的栅极、第三二极管的负极、第一电容C1的第一连接端和第一下拉开关管的控制端电连接，所述第四二极管的正极分别与第十九NMOS管的源极、第二十NMOS管的源极、第三二极管的正极、第一电容的第二连接端和第一下拉管的输出端电连接；

所述第十七NMOS管的栅极与所述第一反相器的输入端电连接，被配置于输入所述高边驱动信号，所述第十八NMOS管的栅极与所述第一反相器的输出端电连接；

所述第十七NMOS管的源极分别与第十八NMOS管的源极和第十六NMOS管的漏极电连接，所述第十六NMOS管栅极与第十四NMOS管的栅极电连接，所述第十六NMOS管的源极接地。

9.根据权利要求4所述的桥式驱动电路，其特征在于，所述下驱动模块包括第二反相器、第三反相器、第四反相器、第五反相器和第二十一NMOS管；

所述第二反相器的输入端被配置于输入所述低边驱动信号，所述第二反相器的输出端与所述第三反相器的输入端电连接，所述第三反相器的输出端分别与所述下开关管的控制端和第二十一NMOS管的漏极电连接；

所述第四反相器的输入端被配置于输入所述高边驱动信号，所述第四反相器的输出端与第五反相器的输入端电连接，所述第五反相器的输出端与所述第二十一NMOS管的栅极电连接，所述第二十一NMOS管的源极接地。

Images