CN116190122A - 电容器封装结构及其制备方法 - Google Patents
电容器封装结构及其制备方法 Download PDFInfo
- Publication number
- CN116190122A CN116190122A CN202310161246.6A CN202310161246A CN116190122A CN 116190122 A CN116190122 A CN 116190122A CN 202310161246 A CN202310161246 A CN 202310161246A CN 116190122 A CN116190122 A CN 116190122A
- Authority
- CN
- China
- Prior art keywords
- capacitor
- substrate
- fan
- chip capacitor
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 185
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 53
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 80
- 229910052751 metal Inorganic materials 0.000 claims abstract description 80
- 239000004033 plastic Substances 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 238000007789 sealing Methods 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 49
- 230000008569 process Effects 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 claims description 20
- 238000000465 moulding Methods 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 8
- 238000003475 lamination Methods 0.000 claims description 7
- 239000004642 Polyimide Substances 0.000 claims description 6
- 238000000748 compression moulding Methods 0.000 claims description 6
- 239000003822 epoxy resin Substances 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 6
- 229920000647 polyepoxide Polymers 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 6
- 238000001721 transfer moulding Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 239000000741 silica gel Substances 0.000 claims description 5
- 229910002027 silica gel Inorganic materials 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 3
- 238000007772 electroless plating Methods 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 230000008054 signal transmission Effects 0.000 abstract description 5
- 239000000725 suspension Substances 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000003985 ceramic capacitor Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明提供一种电容器封装结构及其制备方法，制备方法包括：提供基板及芯片电容器，并于基板上贴装芯片电容器；于基板及芯片电容器上形成第一塑封层，第一塑封层的高度高于芯片电容器，形成封装结构；于封装结构上形成开孔；于开孔内形成扇出金属引线；于封装结构上形成第二塑封层，第二塑封层的高度高于扇出金属引线。本发明先将芯片电容器进行塑封，再进行开孔，可以减小封装的尺寸，使得封装后的尺寸和芯片电容器的尺寸基本保持一致，满足各种通用尺寸的规格要求，还可以提高芯片电容器的可靠性；通过扇出金属引线，缩短了信号传输路径，也减小了寄生电阻等参数，并且避免了打线工艺过程中的悬浮引线，可靠性也可以得到进一步的提高。
Description
技术领域
本发明涉及半导体先进封装技术领域，特别是涉及一种电容器封装结构及其制备方法。
背景技术
小型化电容器主要有片式多层陶瓷电容器(Multi-layer Ceramic Capacitors，MLCC)和芯片电容器两大类，芯片电容器又包括硅基芯片电容器及陶瓷芯片电容器。其中MLCC由于其制作成本低，并且采用表面贴装技术(Surface Mounted Technology，SMT)直接贴装，使用便捷，因此一直是主流使用的小型化电容器。MLCC体积相对芯片电容器体积大，在微组装、芯片封装等对尺寸要求高的产品中无法使用；并且，芯片电容器由于其自身的电容介质不是陶瓷浆料，因此芯片电容器具有更好的Q值，更小的寄生电阻及寄生电感；但是，芯片电容器由于其芯片的形态，使用过程一般要求进行贴片(Die bond)和打线(Wirebond)，对使用环境要求较高，工艺处理工序也相对复杂。
为避免芯片电容器的贴片和打线工序，硅基电容器一般采用在电容器上做植球(Bump)，形成芯片级封装(Chip Scale Package，CSP)，从而可以直接通过SMT工艺进行贴装，方便使用。但硅基电容器的CSP封装尺寸为芯片尺寸，和通用的封装结构尺寸无法保持一致，此外，CSP封装的可靠性不如MLCC的封装，CSP封装一般无法在可靠性要求高的产品上使用，例如车规。
鉴于以上，有必要提供一种电容器封装结构及其制备方法，用以解决现有技术的硅基电容器的寄生电阻大、封装尺寸大、可靠性差的问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种电容器封装结构及其制备方法，用以解决现有技术的硅基电容器的寄生电阻大、封装尺寸大、可靠性差的问题。
为实现上述目的及其他相关目的，本发明提供一种电容器封装结构的制备方法，所述电容器封装结构的制备方法包括：
S1：提供基板及芯片电容器，并于所述基板上贴装所述芯片电容器，进行固晶；
S2：于所述基板及所述芯片电容器上形成第一塑封层，将所述基板及所述芯片电容器包裹其中，所述第一塑封层的高度高于所述芯片电容器，形成封装结构；
S3：于所述封装结构上形成开孔，并于所述开孔内形成金属柱，作为扇出金属引线，所述扇出金属引线一端连接所述芯片电容器，另一端从所述基板旁引出所述第一塑封层；
S4：于所述封装结构上形成第二塑封层，将所述扇出金属引线包裹其中，所述第二塑封层的高度高于所述扇出金属引线。
可选地，所述芯片电容器的数量大于等于1。
可选地，当所述芯片电容器的数量大于等于2时，在步骤S1后，还包括：于所述芯片电容器上依次贴装其他所述芯片电容器，进行固晶，所述芯片电容器的尺寸大小由靠近所述基板的方向向远离所述基板的方向依次减小。
可选地，所述芯片电容器为硅基芯片电容器。
可选地，所述第一塑封层包括聚酰亚胺层、硅胶层及环氧树脂层中的一层或两种以上的叠层；所述第二塑封层包括聚酰亚胺层、硅胶层及环氧树脂层中的一层或两种以上的叠层。
可选地，形成所述第一塑封层的方法包括塑封工艺、压缩成型、传递模塑成型、液封成型、真空层压成型及旋涂成型中的一种；形成所述第二塑封层的方法包括塑封工艺、压缩成型、传递模塑成型、液封成型、真空层压成型及旋涂成型中的一种。
可选地，形成所述扇出金属引线的方法为化学镀法或电镀法。
可选地，所述扇出金属引线的高度不超过1cm；所述扇出金属引线的材料包括金属铜。
本发明还提供一种电容器封装结构，所述电容器封装结构包括：
基板、芯片电容器、扇出金属引线及封装层；
所述封装层将所述基板、所述芯片电容器及所述扇出金属引线包裹其中；
所述扇出金属引线一端与所述芯片电容器连接，另一端从所述基板旁引出所述封装层。
可选地，所述芯片电容器的数量大于等于1；当所述芯片电容器的数量大于等于2时，所述芯片电容器依次向远离所述基板的方向堆叠，所述芯片电容器的尺寸大小由靠近所述基板的方向向远离所述基板的方向依次减小。
如上所述，本发明的电容器封装结构及其制备方法，具有以下有益效果：
本发明的制备方法先将芯片电容器进行塑封，再进行开孔，可以大大减小封装的尺寸，使得封装后的尺寸和芯片电容器的尺寸基本保持一致，并且可以满足各种通用尺寸的规格要求，而且，通过本发明的封装结构大大提高芯片电容器的可靠性；本发明的制备方法通过扇出金属引线，缩短了信号传输路径，也减小了寄生电阻等参数，并且避免了打线工艺过程中的悬浮引线，可靠性也可以得到进一步的提高；本发明的制备方法成本低，无需开模，制造工艺具有很好的灵活性；本发明的封装结构简化了芯片电容器后续的使用步骤，使其更加便捷，并且兼具芯片电容器性能优异的特点。
附图说明
图1显示为本发明的电容器封装结构的制备方法流程示意图。
图2显示为单片硅基芯片电容器的结构示意图。
图3显示为本发明的电容器封装结构的制备方法的步骤S1所呈现的结构示意图。
图4显示为本发明的电容器封装结构的制备方法的步骤S2所呈现的结构示意图。
图5显示为本发明的电容器封装结构的制备方法的步骤S3所呈现的结构示意图。
图6显示为本发明的电容器封装结构的制备方法的步骤S4所呈现的结构示意图。
图7显示为本发明的多层堆叠的电容器封装结构的结构示意图。
元件标号说明
1，基板；2，芯片电容器；21，第一电极；22，硅衬底；23，介质层；24，第二电极；3，第一塑封层；4，扇出金属引线；5，第二塑封层；6，第二芯片电容器。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个结构或特征与其他结构或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
请参阅图1至图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图1及图3至图6所示，本实施例提供一种电容器封装结构的制备方法，所述电容器封装结构的制备方法包括：
S1：提供基板1及芯片电容器2，并于所述基板1上贴装所述芯片电容器2，进行固晶；
S2：于所述基板1及所述芯片电容器2上形成第一塑封层3，将所述基板1及所述芯片电容器2包裹其中，所述第一塑封层3的高度高于所述芯片电容器2，形成封装结构；
S3：于所述封装结构上形成开孔，并于所述开孔内形成金属柱，作为扇出金属引线4，所述扇出金属引线4一端连接所述芯片电容器2，另一端从所述基板1旁引出所述第一塑封层3；
S4：于所述封装结构上形成第二塑封层5，将所述扇出金属引线4包裹其中，所述第二塑封层5的高度高于所述扇出金属引线4。
本实施例的制备方法先将所述芯片电容器2进行塑封，再进行开孔，可以大大减小封装的尺寸，使得封装后的尺寸和芯片电容器2的尺寸基本保持一致，并且可以满足各种通用尺寸的规格要求，而且，通过本实施例的封装结构大大提高芯片电容器的可靠性；本实施例的制备方法通过扇出金属引线4，缩短了信号传输路径，也减小了寄生电阻等参数，并且避免了打线工艺过程中的悬浮引线，可靠性也可以得到进一步的提高；本实施例的制备方法成本低，无需开模，制造工艺具有很好的灵活性。
参阅图1及图3至图6，以下结合附图对本实施例进行进一步的介绍。
如图1至图3所示，作为示例，首先进行步骤S1，提供基板1及芯片电容器2，并于所述基板1上贴装所述芯片电容器2，进行固晶。
作为示例，所述芯片电容器2为硅基芯片电容器。现有的所述硅基芯片电容器的封装尺寸为其芯片的尺寸，和通用的封装结构尺寸无法保持一致，可靠性也差，本实施例的制备方法也是为了解决这一现有的技术难题。
如图2所示，显示为单片所述硅基芯片电容器的结构示意图，所述硅基芯片电容器的结构依次包括：第一电极21、硅衬底22、介质层23及第二电极24，所述硅基芯片电容器各个结构的材料及尺寸大小可根据实际需要进行选择，在此不做限制，只要是硅基芯片电容器都可用于本实施例中的制备方法。
作为示例，所述基板1包括玻璃基板、金属基板、半导体基板、聚合物基板以及陶瓷基板中的一种。所述基板1的具体选择可根据实际情况进行选择，在此不做限制。
作为示例，于所述基板1上贴装所述芯片电容器2的贴装方法为表面贴装技术方法(Surface Mounted Technology，SMT)。
SMT是一种将无引脚或短引线表面组装元器件安装在印制电路板(PrintedCircuit Board，PCB)的表面或其它基板的表面上，通过再流焊或浸焊等方法加以焊接组装的电路装连技术，本实施例的所述芯片电容器2恰好为无引脚的元器件，可以通过此种方法贴装于所述基板1上，进行固晶。当然，也可根据实际需要进行选择，在此不做限制。
如图1及图4所示，作为示例，接着进行步骤S2，于所述基板1及所述芯片电容器2上形成第一塑封层3，将所述基板1及所述芯片电容器2包裹其中，所述第一塑封层3的高度高于所述芯片电容器2，形成封装结构。
作为示例，所述第一塑封层3包括聚酰亚胺层、硅胶层及环氧树脂层中的一层或两种以上的叠层；形成所述第一塑封层3的方法包括塑封工艺、压缩成型、传递模塑成型、液封成型、真空层压成型及旋涂成型中的一种。所述第一塑封层3通过撒料、加热融化、合模冷却等工艺后形成，这样可以填满所述基板1及所述芯片电容器2之间的空间间隙，将所述基板1及所述芯片电容器2包裹其中，具体的封装结构尺寸大小可以满足通用的封装结构尺寸规格，满足封装小尺寸，提高其可靠性，使其具有高性能。
这里需要说明的是，所述第一塑封层3的高度高于所述芯片电容器2的高度，至少要高于后续形成的所述扇出金属引线4的径向大小尺寸，以便于所述扇出金属引线4的形成与引出。
作为示例优选，需要研磨所述第一塑封层3的顶部，研磨所述第一塑封层3方法包括化学机械研磨法和机械研磨中的一种，提供平整的所述第一塑封层3有利于降低后续处理的工艺难度，进一步提高后续工艺品质。当然，为了节省工艺步骤，也可省去研磨步骤。
如图1及图5所示，作为示例，接着进行步骤S3，于所述封装结构上形成开孔，并于所述开孔内形成金属柱，作为扇出金属引线4，所述扇出金属引线4一端连接所述芯片电容器2，另一端从所述基板1旁引出所述第一塑封层3。
本实施例通过所述扇出金属引线4，缩短了信号传输路径，也减小了寄生电阻等参数，并且避免了打线工艺过程中的悬浮引线，可靠性也可以得到进一步的提高。
从图5中可以看出，所述扇出金属引线4可分为三部分，第一部分位于所述芯片电容器2上方，用于连接所述芯片电容器2，第二部分位于所述基板1及所述芯片电容器2的旁测，用于引出所述第一塑封层3，所述第一部分及所述第二部分均垂直于所述封装结构，开孔的形状及径向尺寸均相同，第三部分是用于连接所述第一部分及所述第二部分，平行于所述封装结构，在进行这部分的开孔时，与其他部分的开孔形状不同，但径向尺寸相同，这是为了避免所述扇出金属引线4因不同部分径向尺寸不同而造成电阻误差问题的出现，从而影响其可靠性，也避免位置发生偏移导致其形成开路，降低工艺偏差。
所述扇出金属引线4还有另一种呈现方式，可分为两部分，第一部分用于连接所述芯片电容器2，平行于所述封装结构，第二部分位于所述基板1及所述芯片电容器2的旁测，用于引出所述第一塑封层3，垂直于所述封装结构，所述第一部分与所述第二部分直接垂直连接。
所述扇出金属引线4一端用于连接所述芯片电容器2的所述第二电极24，另一端从所述基板1旁引出所述第一塑封层3时，可以以与其他部分相同的径向尺寸直接引出，作为示例优选，在引出所述第一塑封层3时，可以将即将引出部分做成面积稍比所述扇出金属引线4径向尺寸大的引脚，便于将所述芯片电容器2的信号引出，并与其他结构电连接。
这里需要注意的是，所述开孔的径向尺寸也即为所述扇出金属引线4的径向尺寸，在形成所述开孔时，需要提前预知所述扇出金属引线4的径向尺寸，并按照其径向尺寸进行所述开孔的制备，具体径向尺寸的大小可根据实际需要进行设置，在此不做限制。此外，部分开孔会直通所述芯片电容器2的所述第二电极24，需要保证在形成这部分开孔时，不损伤所述芯片电容器2。
作为示例，形成所述扇出金属引线4的方法为化学镀法或电镀法，在本实施例中优选采用电镀法；为防止所述扇出金属引线4的高度过高，而在后续工艺中断裂，限制其高度不超过1cm；因金属铜良好的导电性和低廉的价格，所述扇出金属引线4的材料在本实施例中优选采用金属铜，当然所述扇出金属引线4的材料包括并不限于所述金属铜，也可以为其他导电性良好的材料，可根据实际情况进行设置，在此不做限制。
如图1及图6所示，作为示例，接着最后步骤S4，于所述封装结构上形成第二塑封层5，将所述扇出金属引线4包裹其中，所述第二塑封层5的高度高于所述扇出金属引线4。
作为示例，所述第二塑封层5包括聚酰亚胺层、硅胶层及环氧树脂层中的一层或两种以上的叠层；形成所述第二塑封层5的方法包括塑封工艺、压缩成型、传递模塑成型、液封成型、真空层压成型及旋涂成型中的一种。所述第二塑封层5通过撒料、加热融化、合模冷却等工艺后形成，这样可以填满所述扇出金属引线4之间的间隙，将所述扇出金属引线4包裹其中，用于保护所述扇出金属引线4。
所述第二塑封层5和所述第一塑封层3的组成成分和形成工艺可以相同，也可以不同，具体可根据实际情况进行设置，在此不做限制。
作为示例，所述芯片电容器2的数量大于等于1；当所述芯片电容器2的数量大于等于2时，步骤S1后，还包括：于所述芯片电容器2上依次贴装其他所述芯片电容器，进行固晶，所述芯片电容器2的尺寸大小由靠近所述基板1的方向向远离所述基板1的方向依次减小，具体尺寸的减小可根据实际需要进行设置，在此不做限制。
如图7所示，作为具体实施例，所述芯片电容器2的数量为2，于所述基板1上贴装所述芯片电容器2，进行固晶后，再于所述芯片电容器2上贴装一个尺寸小于所述芯片电容器2的第二芯片电容器6，进行再次固晶，将所述第二芯片电容器6的第一电极贴合于所述芯片电容器2的第二电极24，所述芯片电容器之间的贴合采用点胶贴片工艺。所述第二芯片电容器6的尺寸小于所述芯片电容器2，是为了便于分别将所述芯片电容器2及所述第二芯片电容器6通过所述扇出金属引线4将信号引出。
这里需要注意的是，所述芯片电容器2及所述第二芯片电容器6的所述扇出金属引线4的最高高度应该相同，都是于所述封装结构上开孔形成的。
本实施例通过将多个所述芯片电容器2在进行堆叠并进行封装，可以进一步提高电容器的密度，满足封装小尺寸要求。
这里需要注意的是，所述扇出金属引线4的高度不超过1cm，所述芯片电容器2的堆叠数量需要根据所述扇出金属引线4的高度进行设置，具体堆叠数量还需要根据所述芯片电容器2的具体厚度进行设置，在此不做限制。
实施例二
本实施例提供一种电容器封装结构，由实施例一中的制备方法所制备，所述电容器封装结构依次包括：基板1、芯片电容器2、扇出金属引线4及封装层；所述封装层将所述基板1、所述芯片电容器2及所述扇出金属引线4包裹其中；所述扇出金属引线4一端与所述芯片电容器2连接，另一端从所述基板1旁引出所述封装层。
作为示例，所述芯片电容器2的数量大于等于1；当所述芯片电容器2的数量大于等于2时，所述芯片电容器2依次向远离所述基板1的方向堆叠，所述芯片电容器2的尺寸大小由靠近所述基板1的方向向远离所述基板1的方向依次减小。
综上所述，本发明提供一种电容器封装结构及其制备方法，所述电容器封装结构的制备方法包括：S1：提供基板及芯片电容器，并于所述基板上贴装所述芯片电容器，进行固晶；S2：于所述基板及所述芯片电容器上形成第一塑封层，将所述基板及所述芯片电容器包裹其中，所述第一塑封层的高度高于所述芯片电容器，形成封装结构；S3：于所述封装结构上形成开孔，并于所述开孔内形成金属柱，作为扇出金属引线，所述扇出金属引线一端连接所述芯片电容器，另一端从所述基板旁引出所述第一塑封层；S4：于所述封装结构上形成第二塑封层，将所述扇出金属引线包裹其中，所述第二塑封层的高度高于所述扇出金属引线。本发明的制备方法先将芯片电容器进行塑封，再进行开孔，可以大大减小封装的尺寸，使得封装后的尺寸和芯片电容器的尺寸基本保持一致，并且可以满足各种通用尺寸的规格要求，而且，通过本发明的封装结构大大提高芯片电容器的可靠性；本发明的制备方法通过扇出金属引线，缩短了信号传输路径，也减小了寄生电阻等参数，并且避免了打线工艺过程中的悬浮引线，可靠性也可以得到进一步的提高；本发明的制备方法成本低，无需开模，制造工艺具有很好的灵活性；本发明的封装结构简化了芯片电容器后续的使用步骤，使其更加便捷，并且兼具芯片电容器性能优异的特点。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种电容器封装结构的制备方法，其特征在于，所述电容器封装的制备方法包括：
S1：提供基板及芯片电容器，并于所述基板上贴装所述芯片电容器，进行固晶；
S2：于所述基板及所述芯片电容器上形成第一塑封层，将所述基板及所述芯片电容器包裹其中，所述第一塑封层的高度高于所述芯片电容器，形成封装结构；
S3：于所述封装结构上形成开孔，并于所述开孔内形成金属柱，作为扇出金属引线，所述扇出金属引线一端连接所述芯片电容器，另一端从所述基板旁引出所述第一塑封层；
S4：于所述封装结构上形成第二塑封层，将所述扇出金属引线包裹其中，所述第二塑封层的高度高于所述扇出金属引线。
2.根据权利要求1所述的电容器封装结构的制备方法，其特征在于：所述芯片电容器的数量大于等于1。
3.根据权利要求2所述的电容器封装结构的制备方法，其特征在于，当所述芯片电容器的数量大于等于2时，在步骤S1后，还包括：于所述芯片电容器上依次贴装其他所述芯片电容器，进行固晶，所述芯片电容器的尺寸大小由靠近所述基板的方向向远离所述基板的方向依次减小。
4.根据权利要求1所述的电容器封装结构的制备方法，其特征在于：所述芯片电容器为硅基芯片电容器。
5.根据权利要求1所述的电容器封装结构的制备方法，其特征在于：所述第一塑封层包括聚酰亚胺层、硅胶层及环氧树脂层中的一层或两种以上的叠层；所述第二塑封层包括聚酰亚胺层、硅胶层及环氧树脂层中的一层或两种以上的叠层。
6.根据权利要求1所述的电容器封装结构的制备方法，其特征在于：形成所述第一塑封层的方法包括塑封工艺、压缩成型、传递模塑成型、液封成型、真空层压成型及旋涂成型中的一种；形成所述第二塑封层的方法包括塑封工艺、压缩成型、传递模塑成型、液封成型、真空层压成型及旋涂成型中的一种。
7.根据权利要求1所述的电容器封装结构的制备方法，其特征在于：形成所述扇出金属引线的方法为化学镀法或电镀法。
8.根据权利要求1所述的电容器封装结构的制备方法，其特征在于：所述扇出金属引线的高度不超过1cm；所述扇出金属引线的材料包括金属铜。
9.一种电容器封装结构，其特征在于：所述电容器封装结构依次包括：
基板、芯片电容器、扇出金属引线及封装层；
所述封装层将所述基板、所述芯片电容器及所述扇出金属引线包裹其中；
所述扇出金属引线一端与所述芯片电容器连接，另一端从所述基板旁引出所述封装层。
10.根据权利要求9所述的电容器封装结构，其特征在于：所述芯片电容器的数量大于等于1；当所述芯片电容器的数量大于等于2时，所述芯片电容器依次向远离所述基板的方向堆叠，所述芯片电容器的尺寸大小由靠近所述基板的方向向远离所述基板的方向依次减小。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310161246.6A CN116190122A (zh) | 2023-02-24 | 2023-02-24 | 电容器封装结构及其制备方法 |
| PCT/CN2023/082762 WO2024174316A1 (zh) | 2023-02-24 | 2023-03-21 | 电容器封装结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310161246.6A CN116190122A (zh) | 2023-02-24 | 2023-02-24 | 电容器封装结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116190122A true CN116190122A (zh) | 2023-05-30 |
Family
ID=86445966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310161246.6A Pending CN116190122A (zh) | 2023-02-24 | 2023-02-24 | 电容器封装结构及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116190122A (zh) |
| WO (1) | WO2024174316A1 (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4880433B2 (ja) * | 2006-12-01 | 2012-02-22 | ニチコン株式会社 | チップ状固体電解コンデンサ |
| CN102157456B (zh) * | 2011-03-23 | 2014-05-28 | 南通富士通微电子股份有限公司 | 三维系统级封装方法 |
| CN210668105U (zh) * | 2019-10-30 | 2020-06-02 | 四川特锐祥科技股份有限公司 | 一种陶瓷电容器 |
| CN114664771A (zh) * | 2022-02-14 | 2022-06-24 | 致瞻科技(上海)有限公司 | 新型半导体电容封装结构及其封装方法 |
-
2023
- 2023-02-24 CN CN202310161246.6A patent/CN116190122A/zh active Pending
- 2023-03-21 WO PCT/CN2023/082762 patent/WO2024174316A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024174316A1 (zh) | 2024-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100881182B1 (ko) | 웨이퍼 사이에 형성된 디커플링 커패시터, 그 디커플링커패시터를 포함하는 웨이퍼 스택 패키지, 및 그 패키지제조 방법 | |
| US7242081B1 (en) | Stacked package structure | |
| US8030135B2 (en) | Methods for a multiple die integrated circuit package | |
| US8763242B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20080050859A1 (en) | Methods for a multiple die integrated circuit package | |
| TWI599009B (zh) | 半導體晶片封裝元件，半導體模組，半導體封裝元件之製造方法及半導體模組之製造方法 | |
| KR20110139983A (ko) | 반도체 패키지 | |
| KR20030064887A (ko) | 다중 계층 어레이 커패시터 및 그 제작 방법 | |
| CN102709260A (zh) | 半导体封装构造 | |
| KR20120040039A (ko) | 적층 반도체 패키지 및 그 제조 방법 | |
| US20100102430A1 (en) | Semiconductor multi-chip package | |
| KR100521279B1 (ko) | 적층 칩 패키지 | |
| US20130258623A1 (en) | Package structure having embedded electronic element and fabrication method thereof | |
| US20120252163A1 (en) | Stacked package, method of fabricating stacked package, and method of mounting stacked package fabricated by the method | |
| CN110634838A (zh) | 一种超薄扇出型封装结构及其制作方法 | |
| CN110299328B (zh) | 一种堆叠封装器件及其封装方法 | |
| CN107946282B (zh) | 三维扇出型封装结构及其制造方法 | |
| US8633057B2 (en) | Semiconductor package and method of fabricating the same | |
| CN108461483B (zh) | 一种嵌入式电容转接板封装结构及制造方法 | |
| KR101037695B1 (ko) | 캐패시터를 갖는 동박적층판 및 이를 이용한 인쇄회로기판 및 이를 이용한 반도체 패키지 | |
| CN116190122A (zh) | 电容器封装结构及其制备方法 | |
| US20050023659A1 (en) | Semiconductor chip package and stacked module having a functional part and packaging part arranged on a common plane | |
| US20090039493A1 (en) | Packaging substrate and application thereof | |
| CN218587155U (zh) | 封装模组及pcb板 | |
| TWI731737B (zh) | 導線架封裝結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |