CN116189560A - 显示装置 - Google Patents

Abstract

一种显示装置，包括：基板；第一驱动晶体管，设置在基板上或之上并且包括在第一子像素中；位于第一驱动晶体管上或之上的覆盖层；第一阳极，设置在第一驱动晶体管上或之上并且包括在第一子像素中；位于第一阳极上的第一发光层；以及位于第一发光层上的阴极。第一阳极包括在第一子像素的第一区域中的第一电极部分、在第一子像素的不同于第一区域的第二区域中的第二电极部分、以及连接第一电极部分和第二电极部分的第一导线部。覆盖层包括在与第一导线部交叠的区域中的第一沟槽。第一导线部包括设置在保护层上或之上并沿第一沟槽的第一和第二内侧表面以及底表面弯曲的第一弯曲部。

Description

显示装置

相关申请的交叉引用

本申请要求享有于2021年11月26日提交的韩国专利申请第10-2021-0166127号的优先权，为了所有目的通过引用将该韩国专利申请并入本文，如同在此完全阐述一样。

技术领域

本公开内容的实施方式涉及一种显示装置。

背景技术

在显示面板的制造中，由于各种原因，例如，当杂质存在于子像素的多个位置，使得子像素形成亮点或暗点时，可能会出现缺陷。例如，杂质可能存在于每个子像素的发光器件的阳极和阴极之间。在这种情况下，发光器件可能不发光，因此相应的子像素可能变成暗点。

发明内容

在相关技术的显示技术领域中，当发光器件的阳极和阴极之间由于工艺引入的杂质而形成阳极-阴极短路时，已经使用了通过用激光束照射阳极来切割阳极的一部分而将对应的子像素正常化的修复方法。然而，在这种修复方法中，需要单独的激光照射设备，并且激光束必须到达阳极。因此，存在在面板制造已完成的情况下不能进行修复的问题。此外，还存在在产品出厂后用户已取得显示装置时无法进行修复的问题。因此，本申请的发明人发明了一种修复方法，通过该方法可以在不照射激光束的情况下自切割阳极，从而使相应的子像素正常化。

本公开内容的实施方式提供一种显示装置，其具有能够使阳极的一部分自切割的结构。

还提供一种显示装置，其中，在面板制造期间或产品出厂后，可以进行通过反向偏置处理而使阳极的一部分能够自切割从而使相应的子像素正常化的修复处理。

根据实施方式，提供一种显示装置，包括：基板；第一驱动晶体管，设置在基板上或之上，并且包括在第一子像素中；位于第一驱动晶体管上或之上的覆盖层；第一阳极，设置在第一驱动晶体管上或之上并且包括在第一子像素中；位于第一阳极上的第一发光层；以及位于第一发光层上的阴极。

第一阳极可以包括设置在第一子像素的第一区域中的第一电极部分、设置在第一子像素的不同于第一区域的第二区域中的第二电极部分、以及连接第一电极部分和第二电极部分的第一导线部。

覆盖层可以在与第一导线部交叠的区域中包括第一沟槽。第一导线部可以包括设置在覆盖层上或之上并沿第一沟槽的第一内侧表面、底表面和第二内侧表面弯曲的第一弯曲部。

还提供了一种显示装置，包括：第一子像素，包括第一驱动晶体管、第一阳极和第一发光层；第二子像素，包括第二驱动晶体管、第二阳极和第二发光层；以及覆盖层，位于第一驱动晶体管和第二驱动晶体管与第一阳极和第二阳极之间，并且包括位于第一阳极的区域中的第一沟槽和位于第二阳极的区域中的第二沟槽。

第一阳极可以包括设置在第一子像素的第一区域中的第一电极部分、设置在第一子像素的不同于第一区域的第二区域中的第二电极部分、以及连接第一电极部分和第二电极部分的第一导线部。

第二阳极可以包括设置在第二子像素的第三区域中的第三电极部分、设置在第二子像素的不同于第三区域的第四区域中的第四电极部分、以及连接第三电极部分和第四电极部分的第二导线部。

当第一子像素是已经进行了自局部阳极修复(self-partial anode repair；SPARP)处理的子像素并且第二子像素是没有进行SPARP处理的子像素时，第一导线部可在覆盖层的第一沟槽内断开，并且第二导线部在覆盖层的第二沟槽内不断开。

根据实施方式，显示装置可以具有能够使阳极的一部分自切割的结构。

根据实施方式，在显示装置中，在面板制造期间或产品出厂之后，可以进行通过反向偏置处理使阳极的一部分能够自切割，从而使对应的子像素正常化的修复处理。

附图说明

本公开内容的上述和其他目的、特征和优点将从以下结合附图的详细描述中得到更清楚的理解，其中：

图1是例示根据实施方式的显示装置的系统结构的图；

图2例示了根据实施方式的显示装置中存在杂质的子像素中的阴极-阳极短路；

图3例示了根据实施方式的用于去除显示装置中的阴极-阳极短路的老化处理；

图4例示了在根据实施方式的显示装置中根据子像素类型的发光状态；

图5和图6是用于概念性地描述根据实施方式的显示装置的自局部阳极修复(SPARP)的第一子像素的等效电路；

图7至图9例示了根据实施方式的用于显示装置的SPARP的第一阳极的自切割使能结构的示例；

图10例示了根据实施方式的用于显示装置的SPARP的覆盖层的第一沟槽的示例；

图11例示了根据实施方式的用于显示装置的SPARP的覆盖层的第一沟槽的内侧表面倾斜结构的示例；

图12例示了根据实施方式的用于显示装置的SPARP的覆盖层的第一沟槽中的有机材料沉积结构的示例；

图13例示了根据实施方式的显示装置中的第一子像素的通过SPARP处理进行第一阳极自切割的示例；

图14例示了第一子像素的SPARP处理前后的第一子像素的发光状态的变化；

图15例示了根据实施方式的显示装置中的第一子像素中的第一驱动晶体管的示例和第二子像素中的第二驱动晶体管的示例；

图16例示了根据实施方式的显示装置中的第一子像素中的第一阳极的示例和第二子像素中的第二阳极的示例；

图17至图19例示了根据实施方式的显示装置中的第一子像素中的沟槽结构的示例和第二子像素中的沟槽结构的示例；

图20至图22例示了第一子像素的连接导线结构与第二子像素的连接导线结构之间的关系以及第一子像素的沟槽结构与第二子像素的沟槽结构之间的关系的示例；

图23是例示当根据实施方式的显示装置为透明显示器时设置有4个子像素的区域的平面图；并且

图24是例示图23的A-A′区域的截面图。

具体实施方式

在以下对本发明的示例或实施方式的描述中，将参照附图，在附图中通过图解的方式例示了可以实施的具体示例或实施方式，并且其中相同的附图标记和符号可以用于表示相同或相似的部件，即使它们在彼此不同的附图中显示。此外，在本发明的示例或实施方式的以下描述中，当确定描述可能使本发明的一些实施方式中的主题不太清楚时，将省略对并入在本文中的众所周知的功能和部件的详细描述。本文使用的诸如“包括”、“具有”、“包含”、“构成”、“由……制成”和“由……形成”等术语通常旨在允许添加其他部件，除非这些术语与术语“仅”一起使用。如本文所用，单数形式旨在包括复数形式，除非上下文另有明确指示。

诸如“第一”、“第二”、“A”、“B”、“(A)”或“(B)”之类的术语可以在本文中用于描述本发明的元件。这些术语中的每一个均不用于限定要素的本质、次序、顺序或数量等，而仅用于将相应要素与其他要素区分开来。

当提及第一元件与第二元件“连接或耦接”、“接触或交叠”时，应理解为不仅第一元件可以与第二元件“直接连接或耦接”或“直接接触或交叠”，而且第三元件也可以“插入”在第一和第二元件之间，或者第一和第二元件可以通过第四元件彼此“连接或耦接”、“接触或交叠”等。这里，第二元件可以包括在彼此“连接或耦接”、“接触或交叠”等的两个或更多个元件中的至少一个中。

在下文中，将参照附图详细描述各种实施方式。

图1是例示根据实施方式的显示装置100的系统配置的图。参照图1，根据实施方式的显示装置100的显示驱动系统可以包括显示面板110和驱动显示面板110的显示驱动器电路。

显示面板110可以包括显示图像的显示区域DA和不显示图像的非显示区域NDA。显示面板110可以包括设置在基板SUB上或之上的多个子像素SP以显示图像。显示面板110可以包括设置在基板SUB上或之上的多条信号线以驱动多个子像素SP。例如，多条信号线可以包括数据线DL、栅极线GL、驱动电压线等。

多条数据线DL中的每条可以布置成在第一方向(例如，列方向或行方向)上延伸。多条栅极线GL中的每条可以布置成在与第一方向交叉的方向上延伸。

显示驱动器电路可以包括数据驱动器电路120和栅极驱动器电路130，还包括控制器140以控制数据驱动器电路120和栅极驱动器电路130。

数据驱动器电路120可以将与图像信号对应的数据信号(也称为数据电压)输出到多条数据线DL。栅极驱动器电路130可以产生栅极信号并将栅极信号输出到多条栅极线GL。控制器140可以将从外部主机150输入的图像数据转换为具有可由数据驱动器电路120读取的数据信号格式的图像数据，并将图像数据提供给数据驱动器电路120。

数据驱动器电路120可以包括一个或多个源极驱动器集成电路(SDIC)。例如，每个SDIC可以通过带式自动键合(TAB)方法连接到显示面板110，通过玻璃上芯片(COG)方法或面板上芯片(COP)方法连接到显示面板110的接合焊盘，或实现为连接到显示面板110的膜上芯片(COF)结构。

栅极驱动器电路130可以通过TAB方法连接到显示面板110，通过COG方法或COP方法连接到显示面板110的接合焊盘，通过COF方法连接到显示面板110或通过面板内栅极(GIP)方法形成在显示面板110的非显示区域NDA中。

参照图1，在根据实施方式的显示装置100中，每个子像素SP包括发光器件ED和驱动发光器件ED的像素驱动器电路SPC。像素驱动器电路SPC可以包括驱动晶体管DRT、扫描晶体管SCT和存储电容器Cst。

驱动晶体管DRT可以通过控制流过发光器件ED的电流来驱动发光器件ED。扫描晶体管SCT可以将数据电压Vdata传送到驱动晶体管DRT的第二节点N2，即，栅极节点。存储电容器Cst可以被配置为将电压维持预定时间。

发光器件ED可以包括阳极AE、阴极CE和位于阳极AE和阴极CE之间的发光层EL。阳极AE可以是参与形成每个子像素SP的发光器件ED的像素电极，并且可以电连接到驱动晶体管DRT的第一节点N1。阴极CE可以是参与形成每个子像素SP的发光器件ED的公共电极，并且可以将基准电压EVSS施加到阴极CE。

例如，发光器件ED可以是有机发光二极管(OLED)、基于无机材料的发光二极管(LED)、作为自发射半导体晶体的量子点发光器件等。

驱动晶体管DRT可以是用于驱动发光器件ED的晶体管，并且可以包括第一节点N1、第二节点N2和第三节点N3。第一节点N1可以是源极节点或漏极节点，并且可以电连接到发光器件ED的阳极AE。第二节点N2可以是栅极节点，并且可以电连接到扫描晶体管SCT的源极节点或漏极节点。第三节点N3可以是漏极节点或源极节点，并且可以电连接到驱动电压线DVL，通过该驱动电压线DVL提供驱动电压EVDD。在下文中，为简洁起见，第一节点N2将被描述为源极节点，而第三节点N3将被描述为漏极节点。

扫描晶体管SCT可以切换数据线DL和驱动晶体管DRT的第二节点N2之间的连接。扫描晶体管SCT可以响应于通过扫描线SCL(即，栅极线GL的一种)提供的扫描信号SCAN来控制驱动晶体管DRT的第二节点N2与多条数据线DL中的对应的数据线DL之间的连接。

存储电容器Cst可以设置在驱动晶体管DRT的第一节点N1和第二节点N2之间。

图1所示的子像素SP的结构仅是为了说明而给出的示例。相反，子像素结构可以另外包括一个或多个晶体管或一个或多个电容器。此外，多个子像素可以全部具有相同的结构，或者多个子像素中的一些可以具有不同的结构。驱动晶体管DRT和扫描晶体管SCT中的每一个可以是N型晶体管或P型晶体管。

此外，根据实施方式的显示装置100可以具有顶部发光结构或底部发光结构。在下文中，作为示例，显示装置100将被描述为具有顶部发光结构。例如，在顶部发光结构的情况下，阳极AE可以由反射金属形成，而阴极CE可以由透明导电膜形成。

图2例示了根据实施方式的显示装置100中存在杂质的子像素SP中的阴极-阳极短路。参照图2，在面板制造工艺期间或面板制造工艺之后(例如，在产品出厂之后)，杂质可能存在于设置在显示面板110中的多个子像素SP中的子像素SP的区域中。当存在于子像素SP的区域中的杂质位于发光器件ED的阳极AE上时，阳极AE和阴极CE可能会被杂质电短路。这种现象将被称为阴极-阳极短路AC Short。

当形成阴极-阳极短路时，由驱动晶体管DRT提供的驱动电流可以从与驱动晶体管DRT的第一节点N1电连接的阳极AE直接流向阴极CE。因此，其中形成阴极-阳极短路的子像素SP中的发光器件ED可能不产生光，因此相应的子像素SP会变暗。因具有杂质的阴极-阳极短路而变暗的子像素SP也可以称为不良子像素Bad SP。

图3例示了根据实施方式的用于去除显示装置100中的阴极-阳极短路的老化处理。

参照图3，在面板制造过程中或产品出厂后的产品修复过程中，可以进行用于消除阴极-阳极短路的老化处理。老化处理是一种对子像素SP进行的修复方法。老化处理可以包括反向偏置处理，以在阴极CE和驱动晶体管DRT的第三节点N3之间施加反向偏置电压RBL。

可以由包括数据驱动器电路120、栅极驱动器电路130、控制器140、电源管理电路等的显示驱动器电路执行反向偏置处理。在反向偏置处理中，必须将导通电平电压提供给驱动晶体管DRT的第二节点N2以导通驱动晶体管DRT。这里，导通电平电压可以是通过扫描晶体管SCT提供给驱动晶体管DRT的第二节点N2的导通电平数据电压Vdata。在反向偏置处理中，必须将驱动电压EVDD转换为低电平电压，并且必须将基准电压EVSS转换为高电平电压。

在老化处理的反向偏置处理中，阴极CE可具有比阳极AE更高的电压。当执行反向偏置处理时，老化电流可以从阴极CE流到驱动晶体管DRT的第三节点N3。这里，老化电流可以流过驱动晶体管DRT。

当进行老化处理时，可能会在形成阴极-阳极短路的部分中产生热量。通过老化处理在具有阴极-阳极短路的部分中产生热量可以称为焦耳加热。在具有阴极-阳极短路的部分中产生的热量可以熔化阴极CE和杂质，从而消除阴极-阳极短路。

图4例示了正常子像素SP、其中形成了阴极-阳极短路AC Short的不良子像素SP、已经从其消除了阴极-阳极短路AC Short的正常化的子像素SP以及未从其消除阴极-阳极短路AC Short的不良子像素SP的发光状态。

当由具有正常发光状态(S1)的子像素SP的区域中的杂质形成阴极-阳极短路时，会使子像素SP的整个发光区域变暗(S2)。可以识别子像素SP的变暗状态(S2)，并且可以对变暗的子像素SP执行老化处理。

当在老化处理中消除阴极-阳极短路时，只有从其消除阴极-阳极短路的部分处于非发光状态，并且子像素SP的整体发光状态可以被识别为一般正常(S3-1)。当在老化处理中没有消除阴极-阳极短路时，子像素SP的整个发光区域会保持在变暗状态(S3-2)。

如上所述，在老化处理的情况中，可能经常发生阴极-阳极短路未消除且子像素SP未正常化的情况。因此，本公开内容的实施方式提出“自局部阳极修复(SPARP)”作为具有更高概率使具有杂质的不良子像素正常化的修复方法。

根据本公开内容的实施方式的SPARP是一种修复处理，它切割具有杂质的子像素SP的阳极AE的一部分，从而使子像素SP的一部分能够使用阳极AE的剩余部分发射光，从而使子像素SP正常化。

在根据实施方式的SPARP处理中，阳极AE的局部切割是一种如在老化处理中那样使阳极AE响应于反向偏置电压的施加而自切割的方法，而不是通过用激光束照射阳极AE或对阳极AE施加物理力来切割阳极AE的方法。

在根据实施方式的SPARP处理中，阳极AE可以具有用于SPARP的自切割使能结构(也称为沟槽结构)。此外，阳极AE下方的绝缘层可以具有沟槽，从而可以形成自切割使能结构(也称为沟槽结构)。这里，具有沟槽的绝缘层也可以称为覆盖层。

当根据实施方式的SPARP是通过部分切割子像素SP的阳极AE以及使用阳极AE的一半来点亮子像素SP的一半而使具有杂质的子像素SP正常化的修复方法时，SPARP可以被称为自半阳极修复(self-half anode repair；SHARP)。在下文中，为了简洁起见，将在假设SPARP是SHARP的情况下详细描述用于SPARP和SPARP处理的结构。

根据实施方式的SPARP处理可以在面板制造过程期间或在产品出厂后的产品修复处理期间执行，或者可以在产品出厂后在执行用户环境设置中的修复菜单功能时执行。

图5和图6是用于概念性地描述根据实施方式的显示装置100的SPARP的第一子像素SP1的等效电路。图5中所示的第一子像素SP的等效电路是正常子像素的等效电路，由于其中不存在杂质，因而不具有阴极-阳极短路。图6中所示的第一子像素SP的等效电路是通过根据实施方式的SPARP处理消除了阴极-阳极短路的子像素的等效电路。

参照图5，根据实施方式的显示装置100中的每个子像素SP可以包括第一发光器件ED1、第一驱动晶体管DRT1、第一扫描晶体管SCT1和第一存储电容器Cst1。每个子像素SP还可以包括对驱动晶体管DRT的第一节点N1和参考电压线RVL之间的连接进行切换的第一感测晶体管SENT1。第一感测晶体管SENT1可以由感测信号SENSE控制以便被导通或截止。

如图5所示，连接到第一扫描晶体管SCT1的栅极节点的扫描线SCL和第一感测晶体管SENT1的感测线SENL可以是不同的栅极线GL。或者，连接到第一扫描晶体管SCT1的栅极节点的扫描线SCL和第一感测晶体管SENT1的感测线SENL可以是同一条栅极线GL。

参照图5，对于根据实施方式的SPARP，第一发光器件ED1可以包括第一发光器件部分PED1和第二发光器件部分PED2。第一发光器件部分PED1和第二发光器件部分PED2可以并联连接到第一驱动晶体管DRT1的第一节点N1和阴极CE。

参照图5，第一发光器件ED1可以包括第一阳极AE1、第一发光层EL1和阴极CE。对于根据实施方式的SPARP，第一阳极AE1可以包括第一电极部分PAE1、第二电极部分PAE2和第一导线(或导电线)部CL1。

第一导线部CL1可以连接第一电极部分PAE1和第二电极部分PAE2，并通过接触孔CNT电连接到第一驱动晶体管DRT1的第一节点N1。

第一发光器件部分PED1可以包括第一电极部分PAE1、第一发光层EL1和阴极CE，而第二发光器件部分PED2可以包括第二电极部分PAE2、第一发光层EL1和阴极CE。

参照图5，响应于第一驱动晶体管DRT1的电流驱动，第一部分驱动电流Iped1可以流过第一发光器件部分PED1，而第二部分驱动电流Iped2可以流过第二发光器件部分PED2。因此，可以从对应于第一发光器件ED1的整个可发光区域发射光。

当由第一子像素SP1的区域中的杂质形成阴极-阳极短路时，可以执行根据实施方式的SPARP处理。例如，将假设由于在第一电极部分PAE1和第二电极部分PAE2中的第一电极部分PAE1与阴极CE之间存在杂质，而在第一电极部分PAE1和阴极CE之间形成了短路。

对于根据实施方式的SPARP处理，第一导线部CL1可以具有预定的切割点CP1和CP2。

第一导线部CL1中的预定的切割点CP1和CP2可以包括位于接触孔CNT与第一电极部分PAE1之间的第一切割点CP1和位于接触孔CNT与第二电极部分PAE2之间的第二切割点CP2中的一个或多个。在下文中，为了简洁起见，将假定第一切割点CP1(即，形成稍后描述的第一沟槽TRC1的点)和第二切割点CP2(即，形成稍后描述的第二沟槽TRC2的点)两者都存在。在预定的切割点CP1和CP2中，第一导线部CL1可以具有可以通过反向偏置处理容易地切割的结构(即，自切割使能结构)。

参照图6，在根据实施方式的SPARP处理中，在第一切割点CP1和第二切割点CP2当中，由于自切割使能结构的特性，第一导线部CL1可以在更邻近杂质位点PAE1至CE(即，阴极-阳极短路的位置)的第一切割点CP1处通过反向偏置处理被自切割。

参照图6，在根据实施方式的SPARP处理中，响应于第一驱动晶体管DRT1的电流驱动，没有电流被提供到第一发光器件部分PED1，而第二部分驱动电流Iped2可以流过第二发光器件部分PED2。因此，可以从与第一发光器件ED1对应的整个可发光区域中的与第二发光器件部分PED2对应的可发光区域发射光。也就是说，光只能从对应于第一发光器件ED1的整个可发光区域的一半发射。然而，由于可以从第一子像素SP的一部分发射光，所以可以将第一子像素SP识别为正常子像素。

在下文中，将更详细地描述在根据实施方式的上述SPARP处理中可以通过反向偏置处理容易地切割的第一阳极AE1的自切割使能结构。

图7至图9例示了根据实施方式的用于显示装置100的SPARP的第一阳极AE1的自切割使能结构的示例，并且图10例示了根据实施方式的用于显示装置100的SPARP的覆盖层OC的第一沟槽TRC1的示例。

参照图7至图10，对于根据实施方式的SPARP，第一阳极AE1可以具有自切割使能结构(也称为沟槽结构或SPARP结构)。这里，作为示例的第一阳极AE1可以包括在第一子像素SP中，并且可以是第一子像素SP中的第一发光器件ED1的像素电极。

第一子像素SP可以包括设置在基板SUB上或之上的第一驱动晶体管DRT1。覆盖层OC是一种绝缘层，可以设置在第一驱动晶体管DRT1上或之上。

第一阳极AE1可以设置在第一驱动晶体管DRT1上或之上，并且可以通过覆盖层OC中的接触孔CNT电连接到第一驱动晶体管DRT1的第一节点N1。第一发光层EL1可以设置在第一阳极AE1上。阴极CE可以设置在第一发光层EL1上。

参照图7至图10，第一阳极AE1可以包括第一电极部分PAE1、第二电极部分PAE2和第一导线部CL1。第一电极部分PAE1可以设置在第一子像素SP的第一区域A1中。第二电极部分PAE2可以设置在第一子像素SP的与第一区域A1不同的第二区域A2中。第一导线部CL1可以连接第一电极部分PAE1和第二电极部分PAE2。

第一发光层EL1可以设置在第一电极部分PAE1、第二电极部分PAE2和第一导线部CL1的全部上，或者可以仅设置在第一电极部分PAE1和第二电极部分PAE2上。

在第一发光层EL1中，位于第一电极部分PAE1上的部分和位于第二电极部分PAE2上的部分可以一体化。或者，第一发光层EL1可以分为位于第一电极部分PAE1上的部分和位于第二电极部分PAE2上的部分。

参照图7和图8，覆盖层OC可以在覆盖层OC与第一导线部CL1交叠的区域中包括第一沟槽TRC1。这里，第一沟槽TRC1的位置可以与第一导线部CL1中的预定的切割点CP1和CP2中的第一切割点CP1的位置相匹配。

第一导线部CL1可以包括设置在覆盖层OC上或之上的第一弯曲部BL1，并且第一弯曲部BL1沿着第一沟槽TRC1的第一内侧表面SIDE1a、底表面BOT1和第二内侧表面SIDE1b弯曲。

第一导线部CL1可以通过覆盖层OC中的接触孔CNT(参见图24)电连接到第一驱动晶体管DRT1的第一节点N1。

参照图7和图9，覆盖层OC还可以在覆盖层OC与第一导线部CL1交叠的区域中包括第二沟槽TRC2。这里，第二沟槽TRC2的位置可以与第一导线部CL1中的预定切割点CP1和CP2中的第二切割点CP2的位置相匹配。

第一导线部CL1还可以包括第二弯曲部BL2，第二弯曲部BL2设置在覆盖层OC上或之上，并且沿着第二沟槽TRC2的第一内侧表面SIDE2a、底表面BOT2和第二内侧表面SIDE2b弯曲。

第一沟槽TRC1可以位于接触孔CNT和第一电极部分PAE1之间，而第二沟槽TRC2可以位于接触孔CNT和第二电极部分PAE2之间。

第一沟槽TRC1可以具有这样的结构，当由存在于第一电极部分PAE1和阴极CE之间的杂质形成阴极-阳极短路时，第一导线部CL1的第一弯曲部BL1可以通过该结构自切割。第二沟槽TRC2可以具有这样的结构，当由存在于第二电极部分PAE2和阴极CE之间的杂质形成阴极-阳极短路时，第一导线部CL1的第二弯曲部BL2可以通过该结构自切割。

参照图7和图10，覆盖层OC的第一沟槽TRC1可以形成在与第一导线部CL1的纵向方向交叉的方向上。同样，覆盖层OC的第二沟槽TRC2可以在与第一导线部CL1的纵向方向交叉的方向上延伸。

参照图7和图8，第一有机材料OM1可以设置在第一沟槽TRC1内侧并且围绕第一沟槽TRC1。第一导线部CL1可以设置在第一有机材料OM1上。

第一有机材料OM1可以包括位于第一沟槽TRC1的第一内侧表面SIDE1a和第二内侧表面SIDE1b上的第一侧部有机材料OM1s。第一侧部有机材料OM1s可以延伸到第一沟槽TRC1的外部TOP1a和TOP1b。也就是说，第一侧部有机材料OM1s可以延伸到第一沟槽TRC1的外部TOP1a和TOP1b以设置在第一沟槽TRC1的外部TOP1a和TOP1b上。第一有机材料OM1还可以包括位于第一沟槽TRC1的底表面BOT1上的第一底部有机材料OM1b。

参照图7和图8，第一切割点CP1可以是第一侧部有机材料OM1s和第一底部有机材料OM1b之间的点。在根据实施方式的SPARP处理中，当执行反向偏置处理时，第一阳极AE1的第一导线部CL1可以在第一侧部有机材料OM1s和第一底部有机材料OM1b之间的第一切割点CP1容易地断开(例如，破损)。

如上所述，由于第一侧部有机材料OM1s和第一底部有机材料OM1b设置在形成于覆盖层OC中的第一沟槽TRC1的底表面BOT1和内侧表面SIDE1a和SIDE1b上并且第一侧部有机材料OM1s和第一底部有机材料OM1b是弯曲的，因此第一阳极AE1的第一导线部CL1可以设置为在根据实施方式的SPARP处理中执行反向偏置处理时，可在第一侧部有机材料OM1s和第一底部有机材料OM1b之间的第一切割点CP1处容易地断开。

参照图7和图9，第二有机材料OM2可以设置在第二沟槽TRC2内侧并且围绕第二沟槽TRC2。第一导线部CL1可以设置在第二有机材料OM2上。第二有机材料OM2可以包括位于第二沟槽TRC2的第一内侧表面SIDE2a和第二内侧表面SIDE2b上的第二侧部有机材料OM2s。第二侧部有机材料OM2s可以设置为延伸到第二沟槽TRC2的外部TOP2a和TOP2b。也就是说，第二侧部有机材料OM2s可以延伸到第二沟槽TRC2的外部TOP2a和TOP2b并且设置在第二沟槽TRC2的外部TOP2a和TOP2b上。第二有机材料OM2还可以包括位于第二沟槽TRC2的底表面BOT2上的第二底部有机材料OM2b。

参照图7和图9，第二切割点CP2可以是第二侧部有机材料OM2s和第二底部有机材料OM2b之间的点。在根据实施方式的SPARP处理中，当执行反向偏置处理时，第一阳极AE1的第一导线部CL1可以在第二侧部有机材料OM2s和第二底部有机材料OM2b之间的第二切割点CP2处容易地断开。

如上所述，由于第二侧部有机材料OM2s和第二底部有机材料OM2b设置在形成于覆盖层OC中的第二沟槽TRC2的内侧表面SIDE2a和SIDE2b以及底表面BOT2上，并且第二侧部有机材料OM2s和第二底部有机材料OM2b是弯曲的，因此第一阳极AE1的第一导线部CL1可以设置成当在根据实施方式的SPARP处理中执行反向偏置处理时可在第二侧部有机材料OM2s和第二底部有机材料OM2b之间的第二切割点CP2处容易地断开。

第一阳极AE1的状态可以依据根据实施方式的SPARP处理的存在或不存在或第一子像素SP的类型(例如，没有杂质的正常子像素或通过SPARP处理而正常化的子像素)而变化。

当第一子像素SP是正常子像素时，即，当第一子像素SP是未对其执行SPARP处理的子像素时，第一电极部分PAE1、第二电极部分PAE2和第一导线部CL1的全部可以被认为是电连接的。

当第一子像素SP是从具有由杂质引起的阴极-阳极短路的不良子像素正常化的子像素时，即，当第一子像素SP是通过SPARP处理从不良子像素正常化的子像素时，可认为第一电极部分PAE1和第二电极部分PAE2中的仅一个被电连接到第一导线部CL1。

在根据实施方式的SPARP处理中，具有阴极-阳极短路的第一阳极AE1的第一导线部CL1断开的难易程度可以根据覆盖层OC的沟槽结构(例如，宽度Wt、深度Dt、或者内侧表面倾角θt)或者第一导线部CL1的宽度WL而变化。

参照图8和图10，覆盖层OC的第一沟槽TRC1是一种槽，并且是第一阳极AE1的第一导线部CL1延伸通过的路径。第一阳极AEl的第一导线部CL1必然延伸穿过覆盖层OC的第一沟槽TRC1。可以沿着第一沟槽TRC1的第一内侧表面SIDE1a、底表面BOT1和第二内侧表面SIDE1b设置第一阳极AE1的第一导线部CL1。

参照图8和图10，第一沟槽TRC1的深度Dt可以是从第一沟槽TRC1的外部TOP1a和TOP1b到第一沟槽TRC1的底表面BOT1的高度。第一沟槽TRC1的宽度Wt可以是第一内侧表面SIDE1a和第二内侧表面SIDE1b之间的距离。可以基于底表面BOT1确定第一沟槽TRC1的宽度Wt。第一沟槽TRC1的内侧表面倾角θt可以是第一内侧表面SIDE1a或第二内侧表面SIDE1b与底表面BOT1之间的角度。

参照图7至图10，第一导线部CL1所延伸通过的第一沟槽TRC1和第二沟槽TRC2可以具有相同的结构(例如，相同的宽度Wt、深度Dt或内侧表面倾角θt)。

参照图7至图10，第一阳极AE1的第一导线部CL1可以具有预定宽度WL。第一导线部CL1的宽度WL可以对应于第一沟槽TRC1的长度Lt。第一沟槽TRC1的长度Lt可以等于第一导线部CL1的宽度WL，大于第一导线部CL1的宽度WL，或者小于第一导线部CL1的宽度WL。

图11例示了根据实施方式的用于显示装置100的SPARP的覆盖层OC的第一沟槽TRC1的内侧表面倾斜结构的示例。

第一沟槽TRC1的内侧表面倾角θt是第一沟槽TRC1的内侧表面SIDE1与第一沟槽TRC1的底表面BOT1之间的角度。这里，第一沟槽TRC1的内侧表面SIDE1可以是第一内侧表面SIDE1a或第二内侧表面SIDE1b。

如在情况1中，第一沟槽TRC1的内侧表面倾角θt可以在大于90°且小于180°的范围内。如在情况2中，第一沟槽TRC1的内侧表面倾角θt可以是90°(垂直)。如在情况3中，第一沟槽TRC1的内侧表面倾角θt可以在大于0°且小于90°的范围内。可以将情况1的内侧表面倾斜结构称为锥形结构，而可将情况3的内侧表面倾斜结构称为倒锥形结构。

第一阳极AE1的自切割使能结构是指这样的一种结构，通过该结构，第一阳极AE1的第一导线部CL1可以在第一沟槽TRC1内容易地断开。

作为第一阳极AE1的自切割使能结构，情况3的倒锥形结构可能是最合适的，情况2的垂直结构可能是次合适的。因此，对于第一阳极AE1的自切割使能结构，第一沟槽TRC1的第一内侧表面SIDEla或第二内侧表面SIDE1b与第一沟槽TRC1的底表面BOT1之间的角度可以等于或小于90°(情况2和情况3)。

图12例示了根据实施方式的用于显示装置100的SPARP的覆盖层OC的第一沟槽TRC1中的有机材料沉积结构的示例。

对于第一阳极AE1的自切割使能结构，第一有机材料OM1可以沉积在第一沟槽TRC1内侧和周围。

第一有机材料OM1可以包括位于第一沟槽TRC1的第一内侧表面SIDE1a和第二内侧表面SIDE1b上的第一侧部有机材料OM1s和位于第一沟槽TRC1的底表面BOT1上的第一底部有机材料OM1b。第一侧部有机材料OM1s可以延伸到第一沟槽TRC1的外部TOP1a和TOP1b以设置在第一沟槽TRC1的外部TOP1a和TOP1b上。

如在情况4中，第一侧部有机材料OM1s和第一底部有机材料OM1b可以彼此分离。或者，第一侧部有机材料OM1s和第一底部有机材料OM1b可以彼此连接。

图13例示了通过对根据实施方式的显示装置100中的第一子像素SP进行SPARP处理而自切割的第一阳极AE1的示例。

在第一子像素SP的区域中，在由第一阳极AE1的第一电极部分PAE1和阴极CE之间存在的杂质形成阴极-阳极短路的情况下，当对第一子像素SP执行根据实施方式的SPARP处理时，可以进行反向偏置处理(见图3)。

当执行反向偏置处理时，由于自切割使能结构(即，沟槽结构)的特性，第一导线部CL1可以在第一沟槽TRC1内自切割。特别地，第一导线部CL1可以在第一沟槽TRC1和第二沟槽TRC2中更邻近形成阴极-阳极短路的位置的第一沟槽TRC1内自切割。

这里，第一导线部CL1中的两个预定切割点CP1和CP2可以包括在接触孔CNT和第一电极部分PAE1之间的第一切割点CP1以及在接触孔CNT和第二电极部分PAE2之间的第二切割点CP2。第一切割点CP1可以在形成第一沟槽TRC1的位置处，第二切割点CP2可以在形成第二沟槽TRC2的位置处。

图14例示了在针对第一子像素SP的SPARP处理之前和之后的第一子像素SP的发光状态的变化。

第一阳极AE1的状态可以依据根据实施方式的SPARP处理的存在与否或第一子像素SP的类型(例如，没有杂质的正常子像素或通过SPARP处理正常化的子像素)而变化。

当第一子像素SP是正常子像素时，即，当第一子像素SP是未对其执行SPARP处理的子像素时，第一电极部分PAE1、第二电极部分PAE2和第一导线部CL1的全部可以被认为是电连接的。

因此，由第一驱动晶体管DRT1提供的驱动电流可以通过第一导线部CL1提供给第一电极部分PAE1和第二电极部分PAE2。因此，其中设置有第一电极部分PAE1的第一区域A1和其中设置有第二电极部分PAE2的第二区域A2都可以产生光，并且可以将第一子像素SP识别为正常产生光。

当由存在于第一阳极AE1的第一电极部分PAE1和阴极CE之间的杂质形成阴极-阳极短路时，设置有第一电极部分PAE1的第一区域A1和设置有第二电极部分PAE2的第二区域A2都不能产生光。因此，第一子像素SP会被识别为暗点。

当执行了根据实施方式的SPARP处理时，第一导线部CL1的第一弯曲部BL1可以处于断开状态。也就是说，第一导线部CL1的第一弯曲部BL1可以在第一沟槽TRC1内自切割。

因此，第一电极部分PAE1和第二电极部分PAE2中的第一电极部分PAE1不通过第一导线部CL1电连接到第一驱动晶体管DRT1。

因此，由第一驱动晶体管DRT1提供的驱动电流可以通过第一导线部CL1仅提供给第二电极部分PAE2。结果，在设置有第一电极部分PAE1的第一区域A1和设置有第二电极部分PAE2的第二区域A2中，第一区域A1不产生光，而只有第二区域A2能够产生光。如上所述，当第二区域A2(第一子像素SP的整个发光区域的一部分)产生光时，第一子像素SP可以被识别为正常发光。

图15例示了根据实施方式的显示装置100中的第一子像素SP1中的第一驱动晶体管DRT1的示例和第二子像素SP2中的第二驱动晶体管DRT2的示例，并且图16例示了根据实施方式的显示装置100中的第一子像素SP1中的第一阳极AE1的示例和第二子像素SP2中的第二阳极AE2的示例。

参照图15，设置在显示面板110中的多个子像素SP可以包括第一子像素SP和第二子像素SP2。第一子像素SP和第二子像素SP2中的每一个可以具有图1所示的子像素结构或图5所示的子像素结构。简而言之，第一子像素SP可以包括设置在基板SUB上或之上的第一驱动晶体管DRT1和第一发光器件ED1。第二子像素SP2可以包括设置在基板SUB上或之上的第二驱动晶体管DRT2和第二发光器件ED2。

第一发光器件ED1可以包括第一阳极AE1、第一发光层EL1和阴极CE。第二发光器件ED2可以包括第二阳极AE2、第二发光层EL2和阴极CE。

第一阳极AE1可以设置在第一驱动晶体管DRT1上或之上，并且包括在第一子像素SP中。第一发光层EL1可以设置在第一阳极AE1上。

第二阳极AE2可以设置在第二驱动晶体管DRT2上或之上，并且包括在第二子像素SP2中。第二发光层EL2可以设置在第二阳极AE2上。阴极CE可以设置在第一发光层EL1和第二发光层EL2上。

缓冲层BUF可以设置在基板SUB上或之上，并且第一驱动晶体管DRT1和第二驱动晶体管DRT2可以设置在缓冲层BUF上或之上。第一遮光层LS1可以设置在第一驱动晶体管DRT1下方，第二遮光层LS2可以设置在第二驱动晶体管DRT2下方。

第一驱动晶体管DRT1可以包括第一有源层ACT1、第一源极S1、第一漏极D1和第一栅极G1。第一有源层ACT1可以设置在缓冲层BUF上或之上，并且可包括第一沟道区CH1、第一源极导电区SC1和第一漏极导电区DC1。栅极绝缘膜GI可以设置在第一有源层ACT1上，第一栅极G1可以设置在栅极绝缘膜GI上。层间绝缘膜ILD可以设置在第一有源层ACT1和第一栅极G1上。第一源极S1和第一漏极D1可以设置在层间绝缘膜ILD上，并可分别通过层间绝缘膜ILD中的孔电连接到第一源极导电区SC1和第一漏极导电区DC1。

第二驱动晶体管DRT2可以包括第二有源层ACT2、第二源极S2、第二漏极D2和第二栅极G2。第二有源层ACT2可以设置在缓冲层BUF上或之上，并且可以包括第二沟道区CH2、第二源极导电区SC2和第二漏极导电区DC2。栅极绝缘膜GI可以设置在第二有源层ACT2上，第二栅极G2可以设置在栅极绝缘膜GI上。层间绝缘膜ILD可以设置在第二有源层ACT2和第二栅极G2上。第二源极S2和第二漏极D2可以设置在层间绝缘膜ILD上，并可通过层间绝缘膜ILD中的接触孔电连接到第二源极导电区SC2和第二漏极导电区DC2。

第一驱动晶体管DRT1的沟道尺寸可以是通过将第一沟道区CH1的宽度W1除以第一沟道区CH1的长度L1而获得的值W1/L1。第二驱动晶体管DRT2的沟道尺寸可以是通过将第二沟道区CH2的宽度W2除以第二沟道区CH2的长度L2而获得的值W2/L2。

例如，第一驱动晶体管DRT1的沟道尺寸W1/L1可以与第二驱动晶体管DRT2的沟道尺寸W2/L2相同。作为另一示例，第一驱动晶体管DRT1的沟道尺寸W1/L1可以不同于第二驱动晶体管DRT2的沟道尺寸W2/L2。

参照图16，第一阳极AE1可以包括设置在第一子像素SP1的第一区域A1中的第一电极部分PAE1、设置在第一子像素SP1的与第一区域A1不同的第二区域A2中的第二电极部分PAE2以及连接第一电极部分PAE1和第二电极部分PAE2的第一导线部CL1。

第一导线部CL1可以通过接触孔CNT电连接到第一驱动晶体管DRT1的第一节点N1。

覆盖层OC可以在与第一导线部CL1交叠的区域中包括第一沟槽TRC1。覆盖层OC还可以在与第一导线部CL1交叠的区域中包括第二沟槽TRC2。第一有机材料OM1可以设置在第一沟槽TRC1内侧和周围。第二有机材料OM2可以设置在第二沟槽TRC2内侧和周围。

第二阳极AE2可以包括设置在第二子像素SP2的第三区域A3中的第三电极部分PAE3、设置在第二子像素SP2的与第三区域A3不同的第四区域A4中的第四电极部分PAE4、以及将第三电极部分PAE3和第四电极部分PAE4连接的第二导线部CL2。

第二导线部CL2可以通过接触孔CNT电连接到第二驱动晶体管DRT2的第一节点N1。

覆盖层OC可以在与第二导线部CL2交叠的区域中包括第三沟槽TRC3。覆盖层OC还可以在与第二导线部CL2交叠的区域中包括第四沟槽TRC4。第三有机材料OM3可以设置在第三沟槽TRC3内侧和周围。第四有机材料OM4可以设置在第四沟槽TRC4内侧和周围。

在第一子像素SP1的区域中，覆盖层OC可以包括第一沟槽TRC1和第二沟槽TRC2。在第二子像素SP2的区域中，覆盖层OC可以包括第三沟槽TRC3和第四沟槽TRC4。

当第一子像素SP1的第一驱动晶体管DRTl的沟道尺寸Wl/L1与第二子像素SP2的第二驱动晶体管DRT2的沟道尺寸W2/L2相同或相似时，第一驱动晶体管DRT1的电流驱动能力可以与第二驱动晶体管DRT2的电流驱动能力相同或相似。在这种情况下，在第一子像素SP1的区域中的沟槽结构和阳极结构可以与在第二子像素SP2的区域中的沟槽结构和阳极结构相同或相似。

当第一子像素SP1的第一驱动晶体管DRT1的沟道尺寸W1/L1与第二子像素SP2的第二驱动晶体管DRT2的沟道尺寸W2/L2不同时，第一驱动晶体管DRT1的电流驱动能力可能不同于第二驱动晶体管DRT2的电流驱动能力。在这种情况下，在第一子像素SP1的区域中的沟槽结构和阳极结构可以不同于在第二子像素SP2的区域中的沟槽结构和阳极结构。

以下，例如，将描述在第一子像素SP1的第一驱动晶体管DRT1的沟道尺寸W1/L1小于第二子像素SP2的第二驱动晶体管DRT2的沟道尺寸W2/L2的情况下，第一子像素SP1的区域中的沟槽结构和阳极结构以及第二子像素SP2的区域中的沟槽结构和阳极结构。

第一沟槽TRC1和第二沟槽TRC2可以具有相同的结构，第三沟槽TRC3和第四沟槽TRC4可以具有相同的结构。因此，将使用第一沟槽TRC1来描述在第一子像素SP1的区域中的覆盖层OC的沟槽结构和阳极结构，并且将使用第三沟槽TRC3来描述在第二子像素SP2的区域中的覆盖层OC的沟槽结构和阳极结构。

参照图15和图16，在第一子像素SP1是已经对其执行SPARP处理的子像素并且第二子像素SP2是尚未对其执行SPARP处理的子像素的情况下，第一导线部CL1可以在覆盖层OC的第一沟槽TRC1内部断开，第二导线部CL2可以在覆盖层OC的第三沟槽TRC3内部没有断开。

图17至图19例示了根据实施方式的显示装置100中的第一子像素SP1中的沟槽结构的示例和第二子像素SP2中的沟槽结构的示例。

参照图17和图18，第一阳极AE1的第一导线部CL1可以设置在覆盖层OC上或之上，并且可以包括沿着第一沟槽TRC1的第一内侧表面SIDE1a、底表面BOT1和第二内侧表面SIDE1b弯曲的第一弯曲部BL1。第二阳极AE2的第二导线部CL2可以包括设置在覆盖层OC上或之上的第三弯曲部BL3，并且第三弯曲部BL3沿着第三沟槽TRC3的第一内侧表面SIDEla、底表面BOT1和第二内侧表面SIDE1b弯曲。

参照图17至图19，第一子像素SP1中的第一驱动晶体管DRT1的沟道尺寸W1/L1可以小于第二子像素SP2中的第二驱动晶体管DRT2的沟道尺寸W2/L2。因此，第二驱动晶体管DRT2可以具有比第一驱动晶体管DRT1更大的电流驱动能力，并驱动更大的电流流过第二阳极AE2。相反，第一驱动晶体管DRT1可以具有比第二驱动晶体管DRT2较小的电流驱动能力，并且驱动较小的电流流过第一阳极AE1。

参照图17，由于第一驱动晶体管DRT1的沟道尺寸W1/L1小于第二驱动晶体管DRT2的沟道尺寸W2/L2，所以第一沟槽TRC1的宽度Wt1可以比第三沟槽TRC3的宽度Wt2窄。

由于第一驱动晶体管DRT1的沟道尺寸W1/L1相对较小，因此第一驱动晶体管DRT1驱动流动的正常驱动电流的量可能相对较小。因此，可以将第一沟槽TRC1的宽度Wt1设计得相对较窄，使得第一沟槽TRC1可以容易地由SHARP处理中的反向偏置处理所引起的小的老化电流而断开。

参照图18，由于第一驱动晶体管DRT1的沟道尺寸W1/L1小于第二驱动晶体管DRT2的沟道尺寸W2/L2，所以第一沟槽TRC1的深度Dt1可以比第三沟槽TRC3的深度Dt2深。

由于第一驱动晶体管DRT1的沟道尺寸W1/L1相对较小，因此第一驱动晶体管DRT1驱动流动的正常驱动电流的量可能相对较小。因此，可以将第一沟槽TRC1的深度Dt1设计得较深，以使第一沟槽TRC1可以容易地由SHARP处理中的反向偏置处理所引起的小的老化电流断开。

参照图19，由于第一驱动晶体管DRT1的沟道尺寸W1/L1小于第二驱动晶体管DRT2的沟道尺寸W2/L2，所以第一导线部CL1的宽度WL1可以比第二导线部CL2的宽度WL2窄。

由于第一驱动晶体管DRT1的沟道尺寸W1/L1相对较小，所以第一驱动晶体管DRT1驱动流动的正常驱动电流的量可能相对较小。因此，可以将第一导线部CL1的宽度Wt1设计为相对较窄，以使得第一导线部CL1可以容易地由SHARP处理中的反向偏置处理所引起的小的老化电流断开。

图20至图22例示了第一子像素SP1的连接导线结构和第二子像素SP2的连接导线结构之间的关系以及第一子像素SP1的沟槽结构和第二子像素SP2的沟槽结构之间的关系的示例。

参照图20，当第一沟槽TRC1的宽度Wt1比第三沟槽TRC3的宽度Wt2窄或第一沟槽TRC1的深度Dt1比第三沟槽TRC3的深度Dt2深时，第一阳极AE1的第一导线部CL1的宽度WL1可以比第二阳极AE2的第二导线部CL2的宽度WL2宽。

参照图20，当第三沟槽TRC3的宽度Wt2比第一沟槽TRC1的宽度Wt1宽或者第三沟槽TRC3的深度Dt2比第一沟槽TRC1的深度Dt1浅时，第二阳极AE2的第二导线部CL2的宽度WL2可以比第一阳极AE1的第一导线部CL1的宽度WL1窄。

参照图20的结构，第一沟槽TRC1的宽度Wt1可以比第三沟槽TRC3的宽度Wt2窄，或者第一沟槽TRC1的深度Dt1比第三沟槽TRC3的深度Dt2深。因此，流过第一阳极AE1的第一导线部CL1的驱动电流的量可能减少。然而，由于第一阳极AE1的第一导线部CL1的宽度WL1被设计成比第二阳极AE2的第二导线部CL2的宽度WL2宽，因此流过第一阳极AE1的第一导线部CL1的驱动电流的量可增加，从而补偿驱动电流的降低。

参照图21，第一驱动晶体管DRT1的沟道尺寸W1/L1可以不同于第二驱动晶体管DRT2的沟道尺寸W2/L2。即使在这种情况下，第一导线部CL1的宽度WL1也可以与第二导线部CL2的宽度WL2相同。

然而，第一沟槽TRC1的宽度Wt1可以不同于第三沟槽TRC3的宽度Wt2，或者第一沟槽TRC1的深度Dt1可以不同于第三沟槽TRC3的深度Dt2。例如，第一沟槽TRC1的宽度Wt1可以比第三沟槽TRC3的宽度Wt2窄，或者第一沟槽TRC1的深度Dt1可以比第三沟槽TRC3的深度Dt2深。

根据图21的结构，即使在第一导线部CL1的宽度WL1和第二导线部CL2的宽度WL2相同的情况下，也能够通过将第一沟槽TRC1的宽度Wt1设定为比第三沟槽TRC3的宽度Wt2窄或将第一沟槽TRC1的深度Dt1设定为比第三沟槽TRC3的深度Dt2深，来使第一导线部CL1在第一沟槽TRC1内通过小量的老化电流容易地断开。

参照图22，第一驱动晶体管DRT1的沟道尺寸W1/L1可以不同于第二驱动晶体管DRT2的沟道尺寸W2/L2。在这种情况下，第一导线部CL1的宽度WL1可以不同于第二导线部CL2的宽度WL2。例如，第一导线部CL1的宽度WL1可以比第二导线部CL2的宽度WL2窄。

然而，第一沟槽TRC1的宽度Wt1可以与第三沟槽TRC3的宽度Wt2相同，或者第一沟槽TRC1的深度Dt1可以与第三沟槽TRC3的深度Dt2相同。

根据图22的结构，即使在第一沟槽TRC1的宽度Wt1与第三沟槽TRC3的宽度Wt2相同或者第一沟槽TRC1的深度Dt1与第三沟槽TRC3的深度Dt2相同的情况下，也能够通过将第一导线部CL1的宽度WL1设计成比第二导线部CL2的宽度WL2窄，来使第一导线部CL1在第一沟槽TRC1内通过小量的老化电流容易地断开。

图23是示出当根据实施方式的显示装置100是透明显示器时设置有四个子像素SP1、SP2、SP3和SP4的区域的平面图，并且图24是例示图23的A-A′区域的截面图，其中定位有图23中的第一阳极AE1的自切割使能结构(即，沟槽结构)。

参照图23，根据实施方式的显示装置100可以是透明显示器。根据实施方式的显示装置100可以包括透射区域TA和非透射区域。非透射区域可以是设置有子像素SP1、SP2、SP3和SP4的区域，子像素SP1、SP2、SP3和SP4的发光区域，或者是设置有子像素SP1、SP2、SP3和SP4的像素驱动器电路SPC的区域。透射区域的透射率可以等于或高于预定阈值透射率。

参照图23，例如，四个子像素SP1、SP2、SP3和SP4可以设置在两列中，并且透射区域TA可以设置在四个子像素SP1、SP2、SP3和SP4的两侧。

参照图23，四个子像素SP1、SP2、SP3和SP4中的每一个的阳极AE可以具有与上述相同的自切割使能结构。

第一子像素SP1的第一阳极AE1可以包括第一电极部分PAE1、第二电极部分PAE2和第一导线部CL1。第二子像素SP2的第二阳极AE2可以包括第三电极部分PAE3、第四电极部分PAE4和第二导线部CL2。第三子像素SP3的第三阳极AE3可以包括第五电极部分PAE5、第六电极部分PAE6和第三导线部CL3。第四子像素SP4的第四阳极AE4可以包括第七电极部分PAE7、第八电极部分PAE8和第四导线部CL4。

透射区域TA可以位于第一子像素SP1的一侧，并且第一导线部CL1可以设置为进入透射区域TA的一部分。第一导线部CLl可以延伸跨过覆盖层OC的至少一个沟槽TRC。有机材料OM可以设置在至少一个沟槽TRC内侧或周围，并且第一导线部CL1可以设置在有机材料OM上。第一导线部CL1可以通过接触孔CNT连接到第一子像素SP1的驱动晶体管DRT。

透射区域TA可以位于第二子像素SP2的一侧，并且第二导线部CL2可以设置为进入透射区域TA的一部分。第二导线部CL2可以延伸跨过覆盖层OC的至少一个沟槽TRC。有机材料OM可以设置在至少一个沟槽TRC内侧或周围，并且第二导线部CL2可以设置在有机材料OM上。第二导线部CL2可以通过接触孔CNT连接到第二子像素SP2的驱动晶体管DRT。

透射区域TA可以位于第三子像素SP3的一侧，并且第三导线部CL3可以设置为进入透射区域TA的一部分。第三导线部CL3可以延伸跨过覆盖层OC的至少一个沟槽TRC。有机材料OM可以设置在至少一个沟槽TRC内侧或周围，并且第三导线部CL3可以设置在有机材料OM上。第三导线部CL3可以通过接触孔CNT连接到第三子像素SP3的驱动晶体管DRT。

透射区域TA可以位于第四子像素SP4的一侧，并且第四导线部CL4可以设置为进入透射区域TA的一部分。第四导线部CL4可以延伸跨过覆盖层OC的至少一个沟槽TRC。有机材料OM可以设置在至少一个沟槽TRC内侧或周围，并且第四导线部CL4可以设置在有机材料OM上。第四导线部CL4可以通过接触孔CNT连接到第四子像素SP4的驱动晶体管DRT。

参照图24，A-A′区域可以是其中设置有包括在第一子像素SP1中的第一阳极AE1的第一导线部CL1的区域的一部分。A-A′区域可以是第一阳极AE1的自切割使能结构(即，沟槽结构)所在的区域。

参照图24，可以设置钝化膜PAS以覆盖第一子像素SP1中的第一驱动晶体管DRT1的第一漏极D1和第一源极S1。包括从基板SUB到第一驱动晶体管DRT1的截面结构与上面参照图15描述的截面结构相同。

参照图23至图24，覆盖层OC可以设置在钝化膜PAS上或之上。覆盖层OC可以包括形成在对应于第一切割点CP1的位置处的第一沟槽TRC1和形成在对应于第二切割点CP2的位置处的第二沟槽TRC2。第二有机材料OM2可以设置在第二沟槽TRC2的内部和外部。

第一阳极AE1可以包括第一电极部分PAE1、第二电极部分PAE2和第一导线部CLl。第一阳极AE1的第一导线部CL1可以包括连接至第一电极部分PAE1的第一连接部分、连接至第二电极部分PAE2的第二连接部分、以及第一连接部分和第二连接部分之间的联接部分。第一导线部CL1的联接部分可以通过第一沟槽TRC1和第二沟槽TRC2。

可以沿着第二沟槽TRC2的内侧表面和底表面设置第一导线部CL1的联接部分的通过第二沟槽TRC2的部分。此外，第一导线部CL1的联接部分的通过第二沟槽TRC2的部分可以设置在布置在沟槽TRC2的内侧和外部的第二有机材料OM2上。

第一导线部CL1的联接部分可以通过覆盖层OC中的接触孔CNT电连接到与第一驱动晶体管DRT1的第一源极S1相对应的第一节点N1。

堤BK可以设置在第一阳极AE1上。堤BK可以具有与第一子像素SP1的发光区域相对应的开口区域。这里，第一子像素SP1的发光区域可以匹配第一电极部分PAE1的位置和第二电极部分PAE2的位置。堤BK中的开口区域的位置可以匹配第一阳极AE1的第一电极部分PAE1和第二电极部分PAE2的位置。

第一发光层EL1可以设置在堤BK上。在堤BK的每个开口区域中，第一发光层EL1可以设置在第一电极部分PAE1和第二电极部分PAE2上。阴极CE可以设置在第一发光层EL1上，密封层ENCAP可以设置在阴极CE上或之上，黑矩阵BM和滤色器CF可以设置在密封层ENCAP的部分上，并且顶部基板TOP SUB可以设置在黑矩阵BM、滤色器CF以及未被黑矩阵BM或滤色器CF覆盖的密封层ENCAP的剩余部分上或之上。

绝缘层BUF、ILD和PAS可以设置在透射区域TA中，并且金属层不可以设置在透射区域TA中。这里，由于阴极CE是由透明导电膜形成的透明阴极，因此阴极CE可以设置在透射区域TA中。发光层EL可以设置在透射区域TA中。

上面的描述是为了使本领域的任何技术人员能够制作和使用本发明的技术思想，并且是在特定应用及其要求的背景下提供的。对所描述的实施方式的各种修改、添加和替换对于本领域技术人员来说将是显而易见的，并且本文限定的一般原理可以应用于其他实施方式和应用而不背离本发明的精神和范围。上述描述和附图仅为了说明目的提供了本发明的技术思想的示例。也就是说，所公开的实施方式旨在说明本发明的技术思想的范围。因此，本发明的范围不限于所示的实施方式，而是应符合与权利要求一致的最宽范围。本发明的保护范围应以所附权利要求为准，凡属于其等同范围内的技术思想均应理解为包含在本发明的范围内。

Claims (20)

1.一种显示装置，包括：

基板；

第一驱动晶体管，设置在所述基板上或之上并且包括在第一子像素中；

位于所述第一驱动晶体管上或之上的覆盖层；

第一阳极，设置在所述第一驱动晶体管上或之上并且包括在所述第一子像素中；

位于所述第一阳极上的第一发光层；以及

位于所述第一发光层上的阴极，

其中，所述第一阳极包括设置在所述第一子像素的第一区域中的第一电极部分、设置在所述第一子像素的不同于所述第一区域的第二区域中的第二电极部分、以及连接所述第一电极部分和所述第二电极部分的第一导线部，并且

其中所述覆盖层在与所述第一导线部交叠的区域中包括第一沟槽，并且所述第一导线部包括第一弯曲部，所述第一弯曲部设置在所述覆盖层上或之上并沿所述第一沟槽的第一内侧表面、底表面和第二内侧表面弯曲。

2.根据权利要求1所述的显示装置，其中所述第一导线部通过所述覆盖层中的接触孔电连接到所述第一驱动晶体管的第一节点。

3.根据权利要求2所述的显示装置，其中所述覆盖层在与所述第一导线部交叠的区域中还包括第二沟槽，并且所述第一导线部还包括第二弯曲部，所述第二弯曲部设置在所述覆盖层上或之上并且沿着所述第二沟槽的第一内侧表面、底表面和第二内侧表面弯曲，并且

其中所述第一沟槽位于所述接触孔与所述第一电极部分之间，并且所述第二沟槽位于所述接触孔与所述第二电极部分之间。

4.根据权利要求1所述的显示装置，其中所述第一沟槽在与所述第一导线部的纵向方向交叉的方向上延伸。

5.根据权利要求1所述的显示装置，还包括位于所述第一沟槽的所述第一内侧表面和所述第二内侧表面上的第一侧部有机材料，其中所述第一侧部有机材料延伸到所述第一沟槽的外部。

6.根据权利要求5所述的显示装置，还包括位于所述第一沟槽的所述底表面上的第一底部有机材料。

7.根据权利要求6所述的显示装置，其中所述第一侧部有机材料和所述第一底部有机材料彼此分离。

8.根据权利要求1所述的显示装置，其中所述第一沟槽的所述第一内侧表面或所述第二内侧表面与所述第一沟槽的所述底表面之间的角度等于或小于90°。

9.根据权利要求1所述的显示装置，其中所述第二电极部分连接到所述第一驱动晶体管，并且所述第一电极部分不连接到所述第一驱动晶体管。

10.根据权利要求1所述的显示装置，其中所述第一导线部的所述第一弯曲部是断开的。

11.根据权利要求1所述的显示装置，其中设置有所述第一电极部分的所述第一区域不发光，并且设置有所述第二电极部分的所述第二区域发光。

12.根据权利要求1所述的显示装置，还包括：

第二驱动晶体管，设置在所述基板上或之上并且包括在第二子像素中；

第二阳极，设置在所述第二驱动晶体管上或之上并且包括在所述第二子像素中；以及

位于所述第二阳极上的第二发光层，

其中所述第二阳极包括设置在所述第二子像素的第三区域中的第三电极部分、设置在所述第二子像素的不同于所述第三区域的第四区域中的第四电极部分、以及连接所述第三电极部分和所述第四电极部分的第二导线部，并且

其中所述覆盖层在与所述第二导线部交叠的区域中包括第三沟槽，并且所述第二导线部包括第三弯曲部，所述第三弯曲部设置在所述覆盖层上或之上并沿所述第三沟槽的第一内侧表面、底表面和第二内侧表面弯曲。

13.根据权利要求12所述的显示装置，其中所述第一驱动晶体管的沟道尺寸小于所述第二驱动晶体管的沟道尺寸，并且所述第一沟槽的宽度比所述第三沟槽的宽度窄。

14.根据权利要求12所述的显示装置，其中所述所述第一驱动晶体管的沟道尺寸小于所述第二驱动晶体管的沟道尺寸，并且所述第一沟槽的深度比所述第三沟槽的深度深。

15.根据权利要求12所述的显示装置，其中所述第一驱动晶体管的沟道尺寸小于所述第二驱动晶体管的沟道尺寸，并且所述第一导线部的宽度比所述第二导线部的宽度窄。

16.根据权利要求12所述的显示装置，其中，当所述第一导线部的宽度比所述第二导线部的宽度窄或者所述第一沟槽的深度比所述第三沟槽的深度深时，所述第一导线部的宽度比所述第二导线部的宽度宽。

17.根据权利要求12所述的显示装置，其中所述第一导线部的宽度与所述第二导线部的宽度相同，并且

所述第一沟槽的宽度与所述第三沟槽的宽度不同或者所述第一沟槽的深度与所述第三沟槽的深度不同。

18.根据权利要求12所述的显示装置，其中所述第一导线部的宽度不同于所述第二导线部的宽度，并且

所述第一沟槽的宽度与所述第三沟槽的宽度相同或者所述第一沟槽的深度与所述第三沟槽的深度相同。

19.根据权利要求1所述的显示装置，其中透射区域位于所述第一子像素的一侧，并且所述第一导线部设置为进入所述透射区域的一部分。

20.一种显示装置，包括：

第一子像素，包括第一驱动晶体管、第一阳极和第一发光层；

第二子像素，包括第二驱动晶体管、第二阳极和第二发光层；以及

覆盖层，位于所述第一驱动晶体管和所述第二驱动晶体管与所述第一阳极和所述第二阳极之间，并且包括位于所述第一阳极的区域中的第一沟槽和位于所述第二阳极的区域中的第二沟槽，

其中所述第一阳极包括设置在所述第一子像素的第一区域中的第一电极部分、设置在所述第一子像素的不同于所述第一区域的第二区域中的第二电极部分、以及连接所述第一电极部分和所述第二电极部分的第一导线部，

其中所述第二阳极包括设置在所述第二子像素的第三区域中的第三电极部分、设置在所述第二子像素的不同于所述第三区域的第四区域中的第四电极部分、以及连接所述第三电极部分和所述第四电极部分的第二导线部，并且

其中所述第一导线部在所述覆盖层的所述第一沟槽内断开，并且所述第二导线部在所述覆盖层的所述第二沟槽内没有断开。

Images