CN116171491A - 半导体装置、半导体装置的制造方法和电力转换装置 - Google Patents

半导体装置、半导体装置的制造方法和电力转换装置 Download PDF

Info

Publication number
CN116171491A
CN116171491A CN202180061687.8A CN202180061687A CN116171491A CN 116171491 A CN116171491 A CN 116171491A CN 202180061687 A CN202180061687 A CN 202180061687A CN 116171491 A CN116171491 A CN 116171491A
Authority
CN
China
Prior art keywords
semiconductor device
socket
terminal
semiconductor element
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180061687.8A
Other languages
English (en)
Inventor
岩井贵雅
藤野纯司
桥本知明
五藤洋一
铃木裕一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN116171491A publication Critical patent/CN116171491A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半导体装置(SD)具备半导体元件(5)、金属部件(1)、插座(ST)以及密封树脂(11)。在金属部件(1)上搭载有半导体元件(5)。插座(ST)与金属部件(1)电连接。密封树脂(11)密封半导体元件(5)和金属部件(1)。密封树脂(11)在半导体元件(5)与金属部件(1)彼此重叠的方向上包括第一面(S1)和第二面(S2)。插座(ST)被配置成从密封树脂(11)的第二面(S2)露出。在半导体元件(5)与金属部件(1)彼此重叠的方向上，插座(ST)被配置在比密封树脂(11)的外缘(11a)靠内侧的位置。

Description

半导体装置、半导体装置的制造方法和电力转换装置
技术领域
本公开涉及半导体装置、半导体装置的制造方法和电力转换装置。
背景技术
作为电力用的半导体装置的功率半导体装置被广泛用于工业设备、家电产品以及信息终端等产品。例如，在日本特开2018-125423号公报(专利文献1)中记载有功率半导体装置。在该公报所记载的功率半导体装置中，引线框架和外部端子从模制件的侧面向外侧突出。在外部端子设置有通孔。在对方侧端子插入通孔的状态下，将对方侧端子通过焊接与外部端子连接。由此，对方侧端子与外部端子电连接。
现有技术文献
专利文献
专利文献1：日本特开2018-125423号公报
发明内容
发明所要解决的课题
在上述公报所记载的功率半导体装置中，由于外部端子从模制件的侧面向外侧突出，因此难以使半导体装置小型化。此外，在对方侧端子插入通孔的状态下，将对方侧端子通过焊接与外部端子连接，因此难以将对方侧端子简单地与外部端子连接。
本公开是鉴于上述课题而完成的，其目的在于提供一种能够小型化且能够简单地进行连接的半导体装置、半导体装置的制造方法和电力转换装置。
用于解决课题的手段
本公开的半导体装置具备半导体元件、金属部件、插座以及密封树脂。在金属部件上搭载有半导体元件。插座与金属部件电连接。密封树脂密封半导体元件和金属部件。封装树脂在半导体元件与金属部件彼此重叠的方向上包括第一面和第二面，第二面相对于半导体元件位于与第一面相反的一侧。插座被配置成从密封树脂的第二面露出。在半导体元件与金属部件彼此重叠的方向上，插座被配置在比密封树脂的外缘靠内侧的位置。
发明效果
根据本公开的半导体装置，在半导体元件与金属部件彼此重叠的方向上，插座被配置在比密封树脂的外缘靠内侧的位置。因此，能够使半导体装置小型化，并且能够简单地进行连接。
附图说明
图1是示意性地示出实施方式1的半导体装置的结构的剖视图。
图2是示意性地示出实施方式1的半导体装置的结构的立体图。
图3是示出图1所示的插座的结构的放大剖视图。
图4是沿着图3的IV-IV线的剖视图。
图5是示意性地示出实施方式1的半导体装置的变形例1的结构的剖视图。
图6是示意性地示出实施方式1的半导体装置的变形例2的结构的剖视图。
图7是示意性地示出实施方式1的半导体装置的制造方法中的树脂密封前的搭载有各部件的框架的结构的俯视图。
图8是图7的VIII部的放大俯视图。
图9是示意性地示出实施方式1的半导体装置的制造方法中的在上模具及下模具的内部空间配置金属部件的工序的剖视图。
图10是示意性地示出实施方式1的半导体装置的制造方法中的封入密封树脂的工序的剖视图。
图11是示意性地示出实施方式1的半导体装置的变形例3中的插座的结构的剖视图。
图12是示意性地示出实施方式1的半导体装置的变形例3中的插座的结构的立体图。
图13是示意性地示出实施方式1的半导体装置的变形例4中的插座的结构的剖视图。
图14是示意性地示出将实施方式1的半导体装置安装于电子部件的方法的剖视图。
图15是示出图14所示的插座和对方侧端子的放大剖视图。
图16是示意性地示出实施方式1的半导体装置的变形例5的结构的剖视图。
图17是示意性地示出比较例的半导体装置的结构的剖视图。
图18是示意性地示出实施方式2的半导体装置的结构的剖视图。
图19是示意性地示出实施方式3的半导体装置的结构的剖视图。
图20是示意性地示出实施方式4的半导体装置的制造方法的剖视图。
图21是示意性地示出实施方式5的半导体装置的结构的剖视图。
图22是示意性地示出实施方式5的半导体装置的制造方法的剖视图。
图23是示意性地示出实施方式5的半导体装置的变形例的结构的剖视图。
图24是示出应用了实施方式6的电力转换装置的电力转换系统的结构的框图。
具体实施方式
下面根据附图对实施方式进行说明。另外，下面，对相同或相当的部分标注相同的标号，不进行重复的说明。
实施方式1
参照图1和图2，对实施方式1的半导体装置SD的结构进行说明。图1是实施方式1的半导体装置SD的xz方向的剖视图。图2是实施方式1的半导体装置SD的立体图。半导体装置SD是电力用的半导体装置。即，半导体装置SD是功率半导体装置。
半导体装置SD通过将搭载于金属部件1的半导体元件5利用密封树脂(模塑树脂)11密封而构成。半导体元件5例如包括作为电力用的半导体元件的功率半导体元件5a和IC(Integrated Circuit：集成电路)元件5b。功率半导体元件例如是IGBT(Insulated GateBipolar Transistor：绝缘栅双极晶体管)或MOSFET(Metal Oxide Semiconductor FieldEffect Transistor：金属氧化物半导体场效应晶体管)。
半导体装置SD主要具备金属部件1、导线4、半导体元件5、导电粘合剂6、密封树脂11、镀敷部17和插座ST。
在金属部件1上搭载有半导体元件5。插座ST与金属部件1电连接。金属部件1是引线框架LF。金属部件1包括主端子(功率引线端子)1a和信号端子(IC引线端子)1b。金属部件1的材料例如为铜。功率引线端子1a包括芯片焊盘(die pad)2和弯曲部19。
导电粘合剂6例如是焊锡、银膏等。导电粘合剂6包含导电粘合剂6a～6c。导电粘合剂6a～6c的种类可以相同，也可以不同。
功率半导体元件5a搭载于主端子(功率引线端子)1a。在功率引线端子1a的芯片焊盘2上借助导电粘合剂6a搭载有功率半导体元件5a。IC元件5b搭载于信号端子(IC引线端子)1b。在IC引线端子1b上借助导电粘合剂6b搭载有IC元件5b。在IC引线端子1b上借助导电粘合剂6c搭载有插座ST。
密封树脂11密封半导体元件5和金属部件1。密封树脂11在半导体元件5与金属部件1彼此重叠的方向上包括第一面S1和第二面S2。在本实施方式中，第一面S1是密封树脂11的下表面，第二面S2是密封树脂11的上表面。在半导体元件5与金属部件1彼此重叠的方向上，第二面S2相对于半导体元件5位于与第一面S1相反的一侧。
此外，密封树脂11将导线4、镀敷部17密封。各部件通过导线4连接。由此，形成电路。导线4的材料例如是金、银、铜、铝等金属。导线4包括导线4a、4b。导线4a将功率半导体元件5a与功率引线端子1a进行电连接。导线4b将功率半导体元件5a与IC元件5b进行电连接。导线4a、4b的材质和导线直径可以相同，也可以不同。
此外，在连接有导线4a、4b的功率引线端子1a上以及IC引线端子1b上构成有镀敷部17。通过镀敷部17，能够提高导线4a、4b与功率引线端子1a及IC引线端子1b的接合力。镀敷部17的材料例如是银等金属。在连接有电极端子3的IC引线端子1b上构成有镀敷部17。通过镀敷部17，能够提高导电粘合剂6c与IC引线端子1b的接合力。
插座ST构成为能够相对于对方侧端子进行拆装。插座ST构成为不使用焊接就能够固定于对方侧端子。插座ST的周围被密封树脂11覆盖。插座ST被配置成从密封树脂11的第二面S2露出。插座ST包括电极端子3和壳体7。电极端子3被安装于壳体7。电极端子3借助导电粘合剂6c与IC引线端子1b接合。插座ST构成为电极端子3从密封树脂11的第二面S2露出。IC引线端子1b的与插座ST相反的一侧的面被密封树脂11覆盖。
在半导体元件5与金属部件1彼此重叠的方向上，插座ST被配置在比密封树脂11的外缘11a靠内侧的位置。密封树脂11的外缘11a是在与半导体元件5和金属部件1彼此重叠的方向交叉的方向上位于密封树脂11的外侧的边缘的部分。插座ST被配置在比密封树脂11的侧面靠内侧的位置。插座ST被配置在密封树脂11的第二面S2的面内。
参照图1和图3，在本实施方式中，插座ST是凹插座。壳体7包括凹部RP。电极端子3构成为贯通凹部RP的底。电极端子3的前端TP被配置于壳体7的凹部RP。电极端子3的前端TP从壳体7露出。电极端子3的前端TP位于比密封树脂11的第二面S2靠第一面S1侧的位置。即，半导体装置SD的前端TP不从密封树脂11的第二面S2突出。
参照图3和图4，当在xz平面上观察时，电极端子3优选弯曲成L字型。通过使电极端子3弯曲成L字形状，能够增大与IC引线端子1b的接合面积。此外，电极端子3的xv方向的截面优选为长方形。由于电极端子3的截面不是圆形而是长方形，因此与IC引线端子1b的接合部的面积变大。由此，导电粘合剂6c的润湿性变得良好，因此接合部的可靠性提高。此外，电极端子3的y方向的宽度优选为接近IC引线端子1b的粗细的尺寸。具体而言，电极端子3的y方向的宽度优选为0.2mm以上且1.0mm以下左右。
将参照图5，对实施方式1的半导体装置SD的变形例1进行说明。在实施方式1的半导体装置SD的变形例1中，半导体装置SD包括绝缘部件14a和金属部15a。绝缘部件14a与芯片焊盘2接触。绝缘部件14a的材料例如是环氧树脂等。金属部15a与绝缘部件14a接触。金属部15a构成为从密封树脂11的第一面S1露出。金属部15a的材料例如是铜等金属。
参照图6，对实施方式2的半导体装置SD的变形例2进行说明。在实施方式1的半导体装置SD中，半导体装置SD包括绝缘基板18来代替芯片焊盘2。绝缘基板18包括绝缘部件14b、金属部15b以及金属图案16。在绝缘部件14b的密封树脂11的第一面S1侧的面上设置有金属部15b。金属部15b构成为从密封树脂11的第一面S1露出。在绝缘部件14b的密封树脂11的第二面S2侧的面上设置有金属图案16。功率半导体元件5a借助导电粘合剂6a和镀敷部17与金属图案16连接。此外，导线4a与金属图案16连接。
接着，参照图7～图11，对实施方式1的半导体装置SD的制造方法进行说明。
参照图7，多个半导体装置SD的引线框架LF彼此连结。图7示出了树脂密封前的搭载有各部件的引线框架LF。在图7中，为了容易观察，未图示导线4。在图7以及图8中，为了容易观察，镀敷部17由阴影线表示。
参照图8，示出了1个半导体装置SD的引线框架LF。在图8中，插座ST的外形由单点划线表示。通过金属板的蚀刻或冲裁而形成功率引线端子1a和IC引线端子1b后，通过使用弯曲模具的弯曲加工来形成弯曲部19。接着，将IC元件5b借助导电粘合剂6b粘接在IC引线端子1b上。将插座ST的电极端子3借助导电粘合剂6c接合在IC引线端子1b上。
配置在插座ST之下的镀敷部17在y方向上彼此错开地配置成2列。与镀敷部17被配置成1列相比，镀敷部17被配置成2列，由此，能够将插座ST在倾斜少的状态下利用导电粘合剂6c与镀敷部17接合。根据IC引线端子1b的图案，镀敷部17也可以为3列以上。此外，插座ST也可以被分割为多个。
将功率半导体元件5a借助导电粘合剂6a接合在芯片焊盘2上。接着，连接导线4a、4b。
接着，对使用了传递模塑法的树脂密封进行说明。
参照图9，在设置于下模具8与上模具9之间的内部空间IS配置搭载有半导体元件5和插座ST的金属部件1。在柱塞10上搭载压片树脂20。将引线框架LF使用下模具8和上模具9闭模。
参照图10，在闭模之后，柱塞10上升，由此，一边使压片树脂20熔融一边注入密封树脂11。此时，为了使树脂不侵入插座ST的内侧，优选插座ST的上表面无间隙地与上模具9接触。但是，难以以±数μm的精度管理导电粘合剂6c的厚度和IC引线端子1b的平行度。因此，也可以使用从下模具8沿z方向滑动的可动销21。
在本实施方式中，在半导体元件5及插座ST面向上模具9、金属部件1隔着可动销21而面向下模具8、且金属部件1被可动销21朝向上模具9按压而使得插座ST被按压于上模具9的状态下，将密封树脂11封入内部空间IS。
通过在树脂密封中将插座ST按压于上模具9，能够抑制密封树脂11向插座ST的内侧侵入。可动销21也可以使用多根。可动销21按压插座ST或插座ST之下的IC引线端子1b，直至填充了密封树脂11为止。优选在密封树脂11的填充完成后，在密封树脂11固化前，将可动销21拔出，并收纳于下模具8内。
在树脂密封后，切断功率引线端子1a及IC引线端子1b的剩余部分。此外，对功率引线端子1a实施弯曲加工。由此，半导体装置SD成为图2所示的外观形状。
参照图11以及图12，对实施方式1的半导体装置SD的变形例3进行说明。在实施方式1的半导体装置SD的变形例3中，壳体7包括顶面TS、凹部RP以及槽22。顶面TS构成为沿着密封树脂11的第二面S2。凹部RP构成为从顶面TS凹陷。槽22被设置于顶面TS。槽22构成为在顶面TS包围凹部RP。
在本实施方式中，壳体7的顶面TS是壳体7的上表面。槽22也可以是多列。从插座ST与上模具9的间隙侵入的密封树脂11积存于槽22，由此，流动阻力上升，因此能够抑制密封树脂11侵入到插座ST的内侧。此外，通过使插座ST与上模具9接触的面积变小，在插座ST被可动销21按压于上模具9时，面压上升，能够进一步减小插座ST与上模具9的间隙。
参照图13，对实施方式1的半导体装置SD的变形例4进行说明。在实施方式1的半导体装置SD的变形例4中，插座ST的壳体7的前端部23由热塑性树脂构成。壳体7的前端部23是与上模具9接触的部分。热塑性树脂优选在树脂密封中的下模具8和上模具9的温度下软化的材质。该温度例如为160℃以上且180℃以下。在插座ST与上模具9接触时，热塑性树脂软化而使插座ST与上模具9的间隙消失，由此能够抑制树脂向插座ST的内侧侵入。
接下来，参照图14以及图15，对将实施方式1的半导体装置SD安装于电子电路基板24的方法进行说明。
在电子电路基板24安装有对方侧端子25。对方侧端子25具有与插座ST对应的形状。在本实施方式中，对方侧端子25是凸插座。凸插座包括主体部MP和凸部PP。主体部MP被安装于电子电路基板24。凸部PP从主体部MP向与电子电路基板24相反的一侧突出。凸部PP构成为插入插座ST的凹部RP。主体部MP构成为在凸部PP插入插座ST的凹部RP的状态下碰到壳体7的上表面。插座ST的凹部RP的深度D具有比凸部PP的高度H大的尺寸。
在对方侧端子25内部，在由导电性的部件涂覆的端子插入部27a插入插座ST的电极端子3。同时，在电子电路基板24内，在由导电性的部件涂覆的端子插入部27b插入功率引线端子1a。功率引线端子1a优选在插入后被焊接。最后，将散热部件26隔着未图示的散热脂等粘接或螺纹固定于半导体装置SD。散热部件26的材料是铝等。
参照图16，对实施方式1的半导体装置SD的变形例5进行说明。在实施方式1的半导体装置SD的变形例5中，功率引线端子1a表面安装于电子电路基板24。功率引线端子1a弯曲。功率引线端子1a构成为沿着电子电路基板24的表面。
接着，与比较例对比着说明实施方式1的半导体装置SD的作用效果。
参照图17，比较例的半导体装置SD不具备插座ST。在比较例的半导体装置SD中，与功率引线端子1a同时地，在电子电路基板24内，在由导电性的部件涂覆的端子插入部27b插入IC引线端子1b。在IC引线端子1b插入端子插入部27b的状态下，将IC引线端子1b通过焊接与端子插入部27b连接。在比较例的半导体装置SD中，IC引线端子1b从密封树脂11的侧面向外侧突出。
与此相对，根据实施方式1的半导体装置SD，在半导体元件5与金属部件1彼此重叠的方向上，插座ST被配置在比密封树脂11的外缘11a靠内侧的位置。因此，插座ST不会从密封树脂11的侧面向外侧突出，因此能够使半导体装置SD小型化。此外，由于半导体装置SD通过插座ST连接，因此不通过焊接而连接。因此，能够简单地进行连接。由此，能够使半导体装置SD小型化，并且能够简单地进行连接。
此外，根据实施方式1的半导体装置SD，能够使电子电路基板24的面积减小与安装IC引线端子1b的面积相应的量。因此，能够降低成本。进而，能够实现高密度化。此外，由于1个半导体装置的引线框架LF多列连结而成为1个引线框架LF，因此IC引线端子1b变短，由此能够增加每一个引线框架LF的得到数。因此，提高了生产率。
此外，在实施方式1的半导体装置SD中，插座ST的周围被密封树脂11覆盖，从而插座ST难以从IC引线端子1b剥离。由此，可靠性提高。因此，能够多次插拔插座ST与对方侧端子25。
根据实施方式1的半导体装置SD，半导体元件5包括功率半导体元件5a。因此，能够使作为功率半导体装置的半导体装置SD小型化。
根据实施方式1的半导体装置SD，金属部件1是引线框架LF。因此，能够使大电流流过引线框架LF。
根据实施方式1的半导体装置SD，壳体7的槽22构成为在顶面TS包围凹部RP。因此，从顶面TS与上模具9的间隙向插座ST的内侧侵入的密封树脂11积存于槽22。由此，能够抑制在树脂密封时密封树脂11侵入插座ST的内侧。
根据实施方式1的半导体装置SD，壳体7的前端部23由热塑性树脂构成。因此，在壳体7的前端部23与上模具9接触时，热塑性树脂软化，由此前端部23与上模具9的间隙被填埋。由此，能够抑制在树脂密封时密封树脂11从前端部23与上模具9的间隙侵入插座ST的内侧。
根据实施方式1的半导体装置SD的制造方法，在半导体元件5以及插座ST面向上模具9、金属部件1隔着可动销21而面向下模具8、并且金属部件1被可动销21朝向上模具9按压而使得插座ST被按压于上模具9的状态下，将密封树脂11封入内部空间IS。因此，能够抑制在树脂密封时密封树脂11从插座ST与上模具9之间的间隙侵入插座ST的内侧。
实施方式2
实施方式2只要没有特别说明，则具有与上述的实施方式1相同的结构、制造方法以及效果。因此，对与上述的实施方式1相同的结构标注相同的标号，不重复说明。
参照附图18，对实施方式2的半导体装置SD的结构进行说明。图18是实施方式2的半导体装置SD的xz方向的剖视图。
实施方式2的半导体装置SD中，插座ST包括第一插座ST1和第二插座ST2。在本实施方式中，第一插座ST1及第二插座ST2分别是凹插座。第一插座ST1与信号端子(IC引线端子1b)连接。第二插座ST2与主端子(功率引线端子1a)连接。第二插座ST2内的电极端子3相比于1列更优选为多列。通过将多根电极端子3与1根功率引线端子1a连接，能够使更大的电流流通。
接着，对实施方式2的半导体装置SD的作用效果进行说明。
根据实施方式2的半导体装置SD，第一插座ST1与IC引线端子1b连接。第二插座ST2与功率引线端子1a连接。因此，第一插座ST1和第二插座ST2两者不会从密封树脂11的侧面向外侧突出，因此能够使半导体装置SD进一步小型化。此外，半导体装置SD通过第一插座ST1及第二插座ST2连接，因此不通过焊接而连接。因此，能够更简单地进行连接。
此外，根据实施方式2的半导体装置SD，能够使电子电路基板24的面积减小与安装功率引线端子1a以及IC引线端子1b的面积相应的量。因此，能够降低成本。此外，通过使功率引线端子1a变短，能够增加每一个引线框架LF的得到数。因此，提高了生产率。
此外，在电子电路基板24上安装半导体装置SD时，不需要使用焊锡。因此，凹插座和凸插座以无粘合剂的方式连接。因此，能够减少部件，并且能够削减工时而提高生产率。
此外，以往，在电子电路基板24上搭载了全部的部件之后，若电子电路基板24在检查工序中成为不良，则全部废弃。实施方式2的半导体装置SD以无粘合剂的方式与电子电路基板24连接，因此能够仅卸下半导体装置SD而替换为其他的电子电路基板24。因此，半导体装置SD的废弃量减少。
通过切断功率引线端子1a而露出于外部的端子露出部28也可以由液状密封材料等覆盖。在功率引线端子1a露出的情况下，由于散热部件26所接触的密封树脂11的第一面S1与功率引线端子1a的沿面距离29较短，因此在高电压下会发生短路。因此，动作电压有制约。通过使功率引线端子1a不露出，使电极端子3向密封树脂11的第二面S2的方向突出，沿面距离29变长。由此，能够以高电压进行动作。
实施方式3
实施方式3只要没有特别说明，则具有与上述的实施方式2相同的结构、制造方法以及效果。因此，对与上述的实施方式2相同的结构标注相同的标号，不重复说明。
参照附图19，对实施方式3的半导体装置SD的结构进行说明。图19是实施方式3的半导体装置SD的xz方向的剖视图。
实施方式3的半导体装置SD包括绝缘基板18。绝缘基板18以绝缘部件14c、金属部15c、金属图案16成为一体的方式构成。在本实施方式中，金属部件是粘接在绝缘部件14上的金属图案16。插座ST搭载在金属图案16上。绝缘部件14c的材料例如是陶瓷、环氧树脂等。金属部15c的材料例如是铜、铝等。金属图案16的材料例如是铜。
接着，对实施方式3的半导体装置SD的制造方法进行说明。
将功率半导体元件5a借助导电粘合剂6a连接在金属图案16上。将IC元件5b借助导电粘合剂6b连接在金属图案16上。在金属图案16上搭载安装有电极端子3的第一插座ST1，借助导电粘合剂6c，将电极端子3与金属图案16接合。在金属图案16上搭载安装有电极端子3的第二插座ST2，借助导电粘合剂6d，将电极端子3与金属图案16接合。
导电粘合剂6a～6d可以是同一部件，也可以是不同的部件。为了提高导电粘合剂6a～6d的密合性，也可以在导电粘合剂6a～6d与金属图案16之间配置镀敷部17。将金属图案16与功率半导体元件5a及IC元件5b经由导线4a、4b接合，形成电路。
之后，使用传递模塑法，用密封树脂11覆盖整体。为了在用上下的模具进行合模时减少模具彼此的接触，优选使用脱模膜等。
接着，对实施方式3的半导体装置SD的作用效果进行说明。
根据实施方式3的半导体装置SD，金属部件是粘接在绝缘部件14上的金属图案16，插座ST搭载在金属图案16上。因此，不使用引线框架就能够制造半导体装置SD。因此，能够削减部件。
并且，能够使电子电路基板24的面积减小与安装功率引线端子1a以及IC引线端子1b的面积相应的量。因此，能够降低成本。
而且，由于没有如图18所示的沿面距离29的制约，因此能够施加更大的电压。
实施方式4
实施方式4只要没有特别说明，则具有与上述的实施方式1相同的结构、制造方法以及效果。因此，对与上述的实施方式1相同的结构标注相同的标号，不重复说明。
参照图20，对实施方式4的半导体装置SD的制造方法进行说明。图20是实施方式4的半导体装置SD的xz方向的剖视图。
在实施方式1的半导体装置SD中，插座ST在树脂密封时被一体地埋入。与此相对，在实施方式4的半导体装置SD中，在树脂密封时在密封树脂11形成凹陷30。IC引线端子1b的一部分从凹陷30露出。为了去除在树脂密封时渗出到功率引线端子1a和IC引线端子1b的表面的模塑树脂毛刺，也可以在树脂密封后使用水、研磨剂等实施去毛刺。在去毛刺时，优选同时去除在凹陷30的部分处渗出到IC引线端子1b的表面的模塑树脂毛刺。插座ST嵌入凹部30，借助未图示的导电粘合剂连接电极端子3与IC引线端子1b。
接着，对实施方式4的半导体装置SD的作用效果进行说明。
根据实施方式4的半导体装置SD，密封树脂11不会侵入插座ST的内部。因此，能够容易地连接插座ST和电子电路基板侧的对方侧端子。
实施方式5
实施方式5只要没有特别说明，则具有与上述的实施方式1相同的结构、制造方法以及效果。因此，对与上述的实施方式1相同的结构标注相同的标号，不重复说明。
参照附图21，对实施方式5的半导体装置SD的结构进行说明。图21是实施方式5的半导体装置SD的xz方向的剖视图。
实施方式5的半导体装置SD具备电路基板32。电路基板32埋入IC引线端子1b上。金属部件包括设置在电路基板32上的金属图案31。插座ST搭载在金属图案31上。具体而言，安装有电极端子3的插座ST设置于电路基板32的金属图案31上，电极端子3与金属图案31借助导电粘合剂6c接合。
接着，对实施方式5的半导体装置SD的制造方法进行说明。
在通过金属板的蚀刻或冲裁而形成功率引线端子1a和IC引线端子1b之后，通过使用弯曲模具的弯曲加工来形成弯曲部19。接着，在IC引线端子1b上固定形成有金属图案31的电路基板32。固定优选使用未图示的粘合剂等。由功率半导体元件5a、IC元件5b、金属图案31、导线4a、4b形成电路。
参照图22，对使用了传递模塑法的树脂密封进行说明。在柱塞10上搭载压片树脂20，将功率引线端子1a及电路基板32使用下模具8及上模具9闭模。闭模之后，柱塞10上升，由此，一边使压片树脂20熔融一边注入密封树脂11。
在树脂密封后，切断功率引线端子1a的剩余部分而实施弯曲加工。之后，在露出的电路基板32上的金属图案31上搭载安装有电极端子3的插座ST，借助导电粘合剂6c，将电极端子3与金属图案31接合。
电路基板32上的金属图案31与引线框架相比，能够减小图案间的距离。通常，当通过蚀刻或冲裁而形成引线框架时，考虑到冲裁的冲头的宽度及蚀刻时的侧面的凹陷，图案间的距离变大。
优选电路基板32的-z方向、特别是位于插座ST的下方的部分被密封树脂11覆盖。
参照图23，对实施方式5的半导体装置SD的变形例进行说明。在实施方式5的半导体装置SD的变形例中，在图14所示的电子电路基板24上搭载有凹插座作为对方侧端子25，在电路基板32上连接有凸插座作为插座ST。
根据实施方式5的半导体装置SD，通过使用电路基板32，IC引线端子1b的部分的电路形成的自由度提高。此外，能够减小插座ST。通过插座ST的小型化，能够降低成本。
实施方式6
本实施方式将上述的实施方式1～5的半导体装置应用于电力转换装置。本公开并不限定于特定的电力转换装置，以下，作为实施方式6，对将本公开应用于三相逆变器的情况进行说明。
图24是示出应用了本实施方式的电力转换装置的电力转换系统的结构的框图。
图24所示的电力转换系统由电源100、电力转换装置200、负载300构成。电源100是直流电源，向电力转换装置200供给直流电力。电源100可以由各种电源构成，例如，可以由直流系统、太阳能电池、蓄电池构成，也可以由与交流系统连接的整流电路或AC/DC转换器构成。此外，也可以由将从直流系统输出的直流电力转换为规定的电力的DC/DC转换器构成电源100。
电力转换装置200是连接在电源100与负载300之间的三相逆变器，将从电源100供给的直流电力转换为交流电力，向负载300供给交流电力。如图24所示，电力转换装置200具备：主转换电路201，其将直流电力转换为交流电力并输出；以及控制电路203，其将对主转换电路201进行控制的控制信号输出到主转换电路201。
负载300是由从电力转换装置200供给的交流电力驱动的三相电动机。另外，负载300不限于特定的用途，是搭载于各种电气设备的电动机，例如作为面向混合动力汽车或电动汽车、铁轨车辆、电梯或空调设备的电动机使用。
以下，对电力转换装置200的详细情况进行说明。主转换电路201具备开关元件和续流二极管(未图示)，开关元件进行开关，从而将从电源100供给的直流电力转换为交流电力，并供给到负载300。主转换电路201的具体的电路结构有各种结构，但本实施方式的主转换电路201是两电平三相全桥电路，可以由6个开关元件和与各个开关元件反向并联的6个续流二极管构成。主转换电路201的各开关元件以及各续流二极管中的至少任意一个是相当于上述的实施方式1～5中的任意一个半导体装置的半导体装置202所具有的开关元件或者续流二极管。6个开关元件按照每2个开关元件串联连接而构成上下臂，各上下臂构成全桥电路的各相(U相、V相、W相)。而且，各上下臂的输出端子即主转换电路201的3个输出端子与负载300连接。
此外，主转换电路201具备驱动各开关元件的驱动电路(未图示)，但驱动电路也可以内置于半导体装置202，也可以是与半导体装置202分开地具备驱动电路的结构。驱动电路生成对主转换电路201的开关元件进行驱动的驱动信号，并供给到主转换电路201的开关元件的控制电极。具体而言，按照来自后述的控制电路203的控制信号，将使开关元件为接通状态的驱动信号和使开关元件为断开状态的驱动信号输出到各开关元件的控制电极。在将开关元件维持为接通状态的情况下，驱动信号是开关元件的阈值电压以上的电压信号(接通信号)，在将开关元件维持为断开状态的情况下，驱动信号成为开关元件的阈值电压以下的电压信号(断开信号)。
控制电路203对主转换电路201的开关元件进行控制，以向负载300供给期望的电力。具体而言，根据应该向负载300供给的电力，计算主转换电路201的各开关元件应成为接通状态的时间(接通时间)。例如，能够通过根据应输出的电压对开关元件的接通时间进行调制的PWM控制，对主转换电路201进行控制。然后，对主转换电路201所具备的驱动电路输出控制指令(控制信号)，使得在各时刻接通信号被输出到应成为接通状态的开关元件，断开信号被输出到应成为断开状态的开关元件。驱动电路根据该控制信号，向各开关元件的控制电极输出接通信号或断开信号作为驱动信号。
在本实施方式的电力转换装置中，应用实施方式1～5的半导体装置作为构成主转换电路201的半导体装置202，因此能够使电力转换装置小型化，并且能够实现简单地连接。
在本实施方式中，对将本公开应用于两电平三相逆变器的例子进行了说明，但本公开不限于此，能够应用于各种电力转换装置。在本实施方式中，设为两电平的电力转换装置，但也可以是三电平或多电平的电力转换装置，在向单相负载供给电力的情况下，也可以将本公开应用于单相的逆变器。此外，在向直流负载等供给电力的情况下，也可以将本公开应用于DC/DC转换器或AC/DC转换器。
此外，应用了本公开的电力转换装置并不限定于上述的负载为电动机的情况，例如，也可以用作放电加工机或激光加工机、或者感应加热烹调器或非接触供电系统的电源装置，还可以用作太阳能发电系统或蓄电系统等的功率调节器。
本次公开的实施方式应认为在全部方面都是示例，而并非限制。本公开的范围不是由上述的说明表示，而是由权利要求书表示，意在包含与权利要求书等同的意义及范围内的所有变更。
标号说明
1：金属部件；1a：功率引线端子；1b：引线端子；2：芯片焊盘；3：电极端子；4：导线；5：半导体元件；5a：功率半导体元件；5b：元件；6：导电粘合剂；7：壳体；8：下模具；9：上模具；10：柱塞；11：密封树脂；14：绝缘部件；16、31：金属图案；17：镀敷部；18：绝缘基板；21：可动销；22：槽；23：前端部；24：电子电路基板；25：对方侧端子；32：电路基板；100：电源；200：电力转换装置；201：主转换电路；202：半导体装置；203：控制电路；300：负载；LF：引线框架；RP：凹部；S1：第一面；S2：第二面；ST：插座；ST1：第一插座；ST2：第二插座；TP：前端；TS：顶面。

Claims (11)

1.一种半导体装置，其具备：
半导体元件；
金属部件，其搭载有所述半导体元件；
插座，其与所述金属部件电连接；以及
密封树脂，其密封所述半导体元件和所述金属部件，
所述密封树脂在所述半导体元件与所述金属部件彼此重叠的方向上包括第一面和第二面，所述第二面相对于所述半导体元件位于与所述第一面相反的一侧，
所述插座被配置成从所述密封树脂的所述第二面露出，
在所述半导体元件与所述金属部件彼此重叠的所述方向上，所述插座被配置在比所述密封树脂的外缘靠内侧的位置。
2.根据权利要求1所述的半导体装置，其中，
所述半导体元件包括功率半导体元件和IC元件，
所述金属部件包括主端子和信号端子，
所述功率半导体元件搭载于所述主端子，
所述IC元件搭载于所述信号端子。
3.根据权利要求2所述的半导体装置，其中，
所述金属部件是引线框架。
4.根据权利要求2或3所述的半导体装置，其中，
所述插座包括第一插座和第二插座，
所述第一插座与所述信号端子电连接，
所述第二插座与所述主端子电连接。
5.根据权利要求1所述的半导体装置，其中，
所述半导体装置还具备绝缘部件，
所述金属部件是粘接在所述绝缘部件上的金属图案，
所述插座搭载在所述金属图案上。
6.根据权利要求1所述的半导体装置，其中，
所述半导体装置还具备电路基板，
所述金属部件包括设置在所述电路基板上的金属图案，
所述插座搭载在所述金属图案上。
7.根据权利要求1～6中的任意一项所述的半导体装置，其中，
所述插座包括电极端子和安装有所述电极端子的壳体，
所述壳体包括：顶面；凹部，其构成为从所述顶面凹陷；以及槽，其设置于所述顶面，
所述槽构成为在所述顶面包围所述凹部。
8.根据权利要求1～6中的任意一项所述的半导体装置，其中，
所述插座包括电极端子和安装有所述电极端子的壳体，
所述壳体的前端部由热塑性树脂构成。
9.根据权利要求1～6中的任意一项所述的半导体装置，其中，
所述插座包括多个电极端子和安装有所述多个电极端子的壳体，
所述壳体包括凹部，
所述多个电极端子构成为贯通所述凹部的底。
10.一种半导体装置的制造方法，其包括以下工序：
在设置于下模具与上模具之间的内部空间内，配置搭载有半导体元件和插座的金属部件；以及
在所述半导体元件及所述插座面向所述上模具、所述金属部件隔着可动销而面向所述下模具、且所述金属部件被所述可动销朝向所述上模具按压而使得所述插座被按压于所述上模具的状态下，将密封树脂封入所述内部空间。
11.一种电力转换装置，其具备：
主转换电路，其具有权利要求1～9中的任意一项所述的半导体装置，对输入的电力进行转换并输出；以及
控制电路，其将控制所述主转换电路的控制信号输出到所述主转换电路。
CN202180061687.8A 2020-09-14 2021-08-24 半导体装置、半导体装置的制造方法和电力转换装置 Pending CN116171491A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020153682 2020-09-14
JP2020-153682 2020-09-14
PCT/JP2021/030921 WO2022054560A1 (ja) 2020-09-14 2021-08-24 半導体装置、半導体装置の製造方法および電力変換装置

Publications (1)

Publication Number Publication Date
CN116171491A true CN116171491A (zh) 2023-05-26

Family

ID=80631583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180061687.8A Pending CN116171491A (zh) 2020-09-14 2021-08-24 半导体装置、半导体装置的制造方法和电力转换装置

Country Status (3)

Country Link
JP (1) JP7450740B2 (zh)
CN (1) CN116171491A (zh)
WO (1) WO2022054560A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0894244A (ja) * 1994-09-21 1996-04-12 Sharp Corp 冷凍冷蔵庫
JP4007741B2 (ja) * 2000-01-12 2007-11-14 三菱電機株式会社 半導体装置
JP4825259B2 (ja) 2008-11-28 2011-11-30 三菱電機株式会社 電力用半導体モジュール及びその製造方法
JP5218442B2 (ja) * 2010-02-09 2013-06-26 三菱電機株式会社 電力用半導体装置
CN110753997A (zh) * 2017-06-21 2020-02-04 三菱电机株式会社 半导体装置、电力转换装置及半导体装置的制造方法

Also Published As

Publication number Publication date
JP7450740B2 (ja) 2024-03-15
JPWO2022054560A1 (zh) 2022-03-17
WO2022054560A1 (ja) 2022-03-17

Similar Documents

Publication Publication Date Title
US9136193B2 (en) Semiconductor device and method of manufacturing the same
US9431326B2 (en) Semiconductor device and manufacturing method thereof
US11244836B2 (en) Semiconductor apparatus, power conversion device, and method for manufacturing semiconductor apparatus
JP5339800B2 (ja) 半導体装置の製造方法
TWI404177B (zh) 功率半導體電路裝置及其製造方法
JP2017163135A (ja) 半導体モジュール
US11961780B2 (en) Semiconductor module, power conversion device, and manufacturing method of semiconductor module
CN110323186B (zh) 半导体装置、半导体装置的制造方法以及电力变换装置
CN111199960B (zh) 半导体装置及其制造方法、以及电力转换装置
JP2012182250A (ja) 半導体装置
JP6644196B1 (ja) 半導体装置およびその製造方法ならびに電力変換装置
CN112041984B (zh) 功率半导体装置及其制造方法以及电力变换装置
CN113261095A (zh) 半导体装置、半导体装置的制造方法及电力转换装置
CN110880488A (zh) 半导体装置及电力转换装置
CN116171491A (zh) 半导体装置、半导体装置的制造方法和电力转换装置
WO2022239112A1 (ja) 半導体装置及び電力変換装置
CN110998832B (zh) 半导体装置以及半导体模块
CN110268518B (zh) 半导体装置及电力转换装置
JP2012119488A (ja) 半導体装置の製造方法及び半導体装置
CN112956006A (zh) 半导体装置的制造方法、半导体装置、电力转换装置以及移动体
JP2022067815A (ja) 半導体装置、電力変換装置および半導体装置の製造方法
CN118553692A (zh) 半导体装置及电力转换装置
CN117276224A (zh) 半导体装置、半导体装置组及电力变换装置
CN117321763A (zh) 功率半导体装置以及电力转换装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination