CN116134599A - 优化的接触结构 - Google Patents

优化的接触结构 Download PDF

Info

Publication number
CN116134599A
CN116134599A CN202180062859.3A CN202180062859A CN116134599A CN 116134599 A CN116134599 A CN 116134599A CN 202180062859 A CN202180062859 A CN 202180062859A CN 116134599 A CN116134599 A CN 116134599A
Authority
CN
China
Prior art keywords
contact
upper portion
width
cross
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180062859.3A
Other languages
English (en)
Inventor
鲍军静
袁骏
P·冯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN116134599A publication Critical patent/CN116134599A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

公开了优化的接触结构及其制作技术。至少一个方面包括半导体裸片。半导体裸片包括衬底和布置在衬底内的接触。接触包括具有第一竖直截面的第一部分，第一竖直截面具有第一截面区域。第一竖直截面具有第一宽度和第一高度。接触还包括具有第二竖直截面的第二部分，第二竖直截面具有小于第一截面区域的第二截面区域。第二竖直截面包括下部分，下部分具有第一宽度并且具有小于第一高度的第二高度，并且包括上部分，上部分布置在下部分上方，并且具有小于第一宽度的第二宽度并且具有小于第一高度的第三高度。

Description

优化的接触结构
相关申请的交叉引用
本专利申请要求2020年10月02日提交的、题目为“OPTIMIZED CONTACTSTRUCTURE”的美国非临时申请号17/061709的权益，该申请被转让给本申请的受让人，并且通过引用以其整体明确并入本文。
技术领域
本公开总体上涉及晶片制造方法，并且更具体但非排他地，涉及优化的接触结构及其制造技术。
背景技术
图1A图示了具有接触和栅极的常规互补金属氧化物半导体(CMOS)结构的一部分，例如，诸如具有n型(NMOS)和p型(PMOS)晶体管的简单反相器。在图1A所示的结构中，接触和栅极是导电材料的竖直板结构，彼此平行并且临近。这在每个接触和栅极之间产生寄生电容。寄生电容与彼此平行的接触和栅极的区域成比例，与彼此面对的接触和栅极的表面之间的距离(在图1A中被标记为D1)成反比。CMOS器件的操作速度与该寄生电容成反比，因此期望减小接触与栅极之间的寄生电容(在本文中被称为“接触-栅极电容”)。减小该电容将增加CMOS器件的操作速度，从而增加其性能。
图1B图示了一种被采用以减小CMOS器件中的接触-栅极电容的常规方法。在图1B图示的CMOS结构中，接触的一部分被去除，以便减小接触的与栅极结构平行的区域，从而减小接触-栅极寄生电容。剩余接触结构的高度在图1B中被标记为H。然而，该方法有缺点：去除接触结构的部分会增加接触的内部电阻，因为截面区域小得多，这会降低性能，并且去除过多的接触结构可能引起电开路情况。为避免电开路的可能性并且维持可接受的低内部电阻，高度H被设置为保守值。另一方面，如果没有足够的接触结构被去除，例如高度H过于保守，寄生电容的减少将微不足道。
因此，存在对克服用于减小接触-栅极电容的常规方法的缺陷的系统、装置和方法(包括本文提供的方法、系统和装置)的需求。
发明内容
以下呈现与一个或多个方面和/或示例有关的简化概述，该一个或多个方面和/或示例与本文公开的装置和方法相关联。如此，以下概述不应当被视为与所有预期的方面和/或示例有关的详尽纵览，以下概述也不应当被认为标识与所有预期的方面和/或示例有关的关键或决定要素，或描绘与任何特定方面和/或示例相关联的范围。相应地，以下概述仅具有在下面呈现的详细描述之前，以简化形式呈现与关于本文公开的装置和方法的一个或多个方面和/或示例有关的某些概念的目的。
根据本文公开的各个方面，至少一个方面包括半导体裸片。半导体裸片包括衬底和布置在衬底内的接触。接触包括具有第一竖直截面的第一部分，该第一竖直截面具有第一截面区域。第一竖直截面具有第一宽度和第一高度。接触还包括具有第二竖直截面的第二部分，该第二竖直截面具有小于第一截面区域的第二截面区域。第二竖直截面包括下部分和上部分，下部分具有第一宽度并且具有小于第一高度的第二高度，上部分布置在下部分上方并且具有小于第一宽度的第二宽度并且具有小于第一高度的第三高度。
根据本文公开的各个方面，至少一个方面包括一种用于制造半导体裸片的方法。方法包括提供衬底并且产生至少部分嵌入在衬底内的接触。接触包括具有第一竖直截面的第一部分，第一竖直截面具有第一截面区域。第一竖直截面具有第一宽度和第一高度。接触还包括具有第二竖直截面的第二部分，第二竖直截面具有小于第一截面区域的第二截面区域。第二竖直截面包括下部分和上部分，下部分具有第一宽度并且具有小于第一高度的第二高度，上部分布置在下部分上方并且具有小于第一宽度的第二宽度并且具有小于第一高度的第三高度。
根据本文公开的各个方面，至少一个方面包括一种用于制造接触的方法。方法包括在衬底内产生具有第一宽度、第一长度和第一深度的接触孔。方法包括在接触孔的至少一部分内沉积导电材料，从而形成接触的第一部分。方法包括蚀刻导电材料的第一部分，以产生具有第一宽度、小于第一长度的第二长度和小于第一深度的第二深度的凹槽。方法包括在凹槽内沉积具有厚度T的共形间隔材料。方法包括将共形间隔材料各向异性蚀刻至深度＝T，以暴露凹槽底部处的导电材料。方法包括在暴露的导电材料上选择性地沉积附加的导电材料，直至小于第二深度的第三深度，从而形成接触的第二部分的上部分，上部分具有第二宽度和小于第二长度的第三长度，并且形成接触的第二部分的下部分，下部分具有第一宽度和第一高度。方法包括去除共形间隔材料，以在接触的第二部分的外表面与凹槽的内表面之间产生间隙。
基于附图和详细描述，与本文公开的装置和方法相关联的其他特征和优点对于本领域技术人员将是明显的。
附图说明
对本公开的方面及其许多伴随优点的更完整理解将因其在参考结合附图考虑的以下详细描述时变得更好理解而易于获得，附图仅出于图示目的被呈现，而不是对本公开的任何限制。附图不是按比例绘制的。
图1A图示了常规互补金属氧化物半导体(CMOS)结构的一部分；
图1B图示了减少接触-栅极寄生电容的常规方法；
图2A至图2C图示了根据一些方面的优化接触的部分的视图；
图3A至图3C图示了根据一些方面的优化接触的部分的视图；
图4至图6图示了根据一些方面的用于制造优化接触的示例性过程的部分；
图7和图8图示了根据一些方面的用于制造优化接触的方法；
图9图示了根据本公开的一个或多个方面的示例性移动设备；以及
图10图示了根据本公开的一个或多个方面的可以与上述集成设备或半导体裸片中的任一个集成的各种电子设备。
根据惯例，附图所描绘的特征可以未按比例绘制。因此，为了清楚起见，可以任意扩大或缩小所描绘特征的尺寸。根据惯例，为了清楚起见，附图中的一些附图被简化。因此，附图可以未描绘特定装置或方法的所有组件。此外，贯穿说明书和附图，相同的附图标记表示相同的特征。
具体实施方式
在针对特定实施例的以下描述和相关附图中图示了本公开的方面。在不脱离本文教导的范围的情况下，可以设计备选方面或实施例。此外，本文的说明性实施例的众所周知的元素可能未被详细描述或可能被省略，以免混淆本公开中教导的相关细节。
在某些描述的示例实施方式中，标识了其中各种组件结构和操作部分可以从已知的常规技术取得并且随后根据一个或多个示例性实施例安排的实例。在这种实例中，已知的常规组件结构和/或操作部分的内部细节可以被省略，以帮助避免对本文公开的说明性实施例中图示的概念的潜在混淆。
本文使用的术语仅用于描述特定实施例的目的，并不旨在进行限制。如本文所使用的，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文另有明确指示。将进一步理解，术语“包括”、“包含”、“具有”和/或“含有”在本文中使用时指定所陈述的特征、整数、步骤、操作、元素和/或组件的存在，但不排除一个或多个其他特征、整数、步骤、操作、元素、组件和/或它们的组的存在或添加。
为了充分说明本公开的设计的方面，提供了制造方法。其他制造方法也是可能的，并且所讨论的制造方法仅用于帮助理解本文公开的概念。
图2A图示了根据一些方面的具有优化接触的半导体裸片200的一部分的透视图。在图2A中，半导体裸片200包括衬底202，在衬底202中部分嵌入了接触204A、接触204B和接触204C，它们可以被统称为接触204。接触204可以由钨、钴或其他导电材料制成。栅极206也部分地嵌入在衬底202中。接触204和栅极206分开一定距离，其中接触204和栅极206之间的最小距离是距离S1。每个接触204包括具有第一竖直截面的第一部分，第一竖直截面具有第一区域，并且包括具有第二竖直截面的第二部分，第二竖直截面具有第二区域。第一部分具有高度H1和宽度W1。具有第二竖直截面的第二部分包括下部分，下部分具有高度H2和宽度W1并且距栅极206距离S1，并且包括上部分，上部分具有高度H3和宽度W2(其中W2小于W1)并且距栅极206距离S2(其中S2大于S1)。电接触208将接触204A连接到更高层级的导体，并且绝缘层210存在于接触204A和衬底202之间。在一些方面，H1大约为50nm，H2大约为10nm，并且H3可以在10nm-30nm的范围内。
图2B图示了根据一些方面的优化接触204A的平面图(i)和三个截面图(ii)、(iii)和(iv)。在图2B中，接触204A包括具有第一截面区域的第一截面AA，并且包括具有第二截面区域的第二截面BB。在截面图(ii)至(iv)中，接触204A在每一侧上有间隔器材料212。
在截面图AA(ii)中，接触204A的整个截面区域具有宽度W1，并且它一直延伸到衬底202的表面到电接触208。在图2B中，接触204A包括具有第二截面区域的第二截面BB。
在截面图BB(iii)中，下部分具有宽度W1和高度H2，在下部分顶部上方的上部分具有宽度W2和高度H3，其中W2小于W1。因为W2小于W1，与常规接触相比，截面BB的上部分距栅极206更远的距离S3。仅为了方便起见，并且不对要求保护的主题施加任何限制，上部分在本文中可以被称为竖直鳍。在一些方面，诸如图2A、图2B和图2C中所示的那些方面，竖直鳍具有基本矩形的截面形状。
截面图CC和DD(iv)看起来彼此相似。如下文将更详细解释的，由于产生截面BB的晶片过程的工件，这些截面不包括具有宽度W2和高度H3的上部分。
由于电容与导电板之间的距离成反比，因此与图1A和图1B中的常规结构相比，接触204A和栅极206之间的寄生电容减小，并且截面BB具有足够大的截面区域，以使接触204A的内部电阻的增加最小化。
图2C图示了根据一些方面的优化接触204A的平面图(i)和三个截面图(ii)、(iii)和(iv)。图2C中的接触204A与图2B中的接触204A的不同之处在于，在图2B中，接触的上部分(即，竖直鳍)被SiO2或其他绝缘材料包围并与之接触，但是在图2C中，竖直鳍被气隙214包围，气隙214具有比SiO2高的介电系数，并且因此与图2B中的接触204A相比，将寄生接触-栅极电容减小甚至更多。
图3A图示了根据一些方面的具有优化接触的半导体裸片300的一部分的透视图。在图3A中，半导体裸片300包括衬底302，在衬底302中部分嵌入了接触304A、接触304B和接触304C，它们可以被统称为接触304。栅极306也部分地嵌入在衬底302中。每个接触304包括具有第一竖直截面的第一部分，第一竖直截面具有第一区域，并且包括具有第二竖直截面的第二部分，第二竖直截面具有第二区域。接触304和栅极306之间的最小距离是距离S1。每个接触304包括具有第一竖直截面的第一部分，第一竖直截面具有第一区域，并且包括具有第二竖直截面的第二部分，第二竖直截面具有第二区域。具有第二竖直截面的第二部分包括下部分，下部分具有高度H2和宽度W1，并且距栅极306距离S1，并且包括上部分，上部分具有高度H3和最大宽度W2(其中W2小于W1)，并且距栅极306平均距离S2(其中S2大于S1)。电接触308将接触304A连接到更高层级的导体，并且绝缘层310存在于接触304A和衬底302之间。在一些方面，诸如图3A、图3B和图3C中所示，接触的第二部分的上部分具有基本三角形的截面形状。
图3B图示了根据一些方面的接触304A的平面图(i)和三个截面图AA(ii)、BB(iii)和CC、DD(iv)。在图3B中，接触304A包括具有第一截面区域的第一截面AA。在截面图(ii)至(iv)中，接触304A在每一侧上有间隔器材料312。
在截面图AA(ii)中，接触302A的整个截面区域具有宽度Wl，并且它一直延伸到衬底302的表面到电接触308。在图3B中，接触304A包括具有第二截面区域的第二截面BB。
在截面图BB(iii)中，下部分具有宽度W1和高度H2，并且上部分具有基本三角形的截面形状，三角形具有宽度W2的底边并且在下部分顶部上方具有高度H3，其中W2小于W1。因为W2小于W1，并且因为上部分在截面上基本是三角形，所以与常规接触相比，截面BB的上部分距栅极306更远的平均距离S4。
截面图CC和DD(iv)看起来彼此相似。如下文将更详细解释的，由于产生截面BB的晶片过程的工件，这些截面不包括具有宽度W2和高度H3的上部分。
由于电容与导电板之间的距离成反比，因此与图1A和图1B中的常规结构相比，接触304A和栅极306之间的寄生电容减小，并且与相同W1值和H2值的接触202A相比减小。然而，因为接触304A的截面BB的截面区域小于接触204A的截面BB的截面区域，所以对于W1和H2的相同值，接触304A的内部电阻可能略高于接触204A的内部电阻。
图3C图示了根据一些方面的接触304A的平面图(i)和三个截面图AA(ii)、BB(iii)和CC、DD(iv)。图3C中的接触304A与图3B中的接触304A的不同之处在于，在图3B中，接触的上部分被SiO2或其他绝缘材料包围并与之接触，但在图3C中，接触的上部分被气隙314包围，气隙314具有比SiO2高的介电系数，因此与图3B中的接触302A相比，将寄生接触-栅极电容减小甚至更多。
图4图示了根据一些方面的用于制造优化接触的示例性过程的部分。图4示出了将成为优化接触(诸如，图2中的任何接触204或图3中的任何接触304)的截面BB的等效物的事物。在图4中，(i)示出了多个步骤之后的过程，该多个步骤导致衬底400包括具有宽度W1、深度D1(其也可以被称为高度H1)和长度L1(在该截面图中不可见)的嵌入接触402，嵌入接触402被绝缘层404包围，例如接触孔经由化学气相沉积(CVD)用钨(元素缩写“W”)填充，跟随有化学机械平坦化(CMP)。在图4中，(ii)示出了蚀刻步骤的结果，蚀刻步骤包括保护钨的第一部分不被蚀刻，但竖直蚀刻钨的第二部分，这去除了钨中的一些钨，并且留下深度D2的凹槽，其中剩余的钨具有宽度W1和高度H2。在图4中，(iii)示出了沉积共形材料以产生具有厚度T的牺牲间隔器406的结果。在图4中，(iv)示出了牺牲间隔器406的各向异性蚀刻的结果，其中在凹槽的底部暴露接触402。在图4中，(v)示出了选择性钨沉积步骤的结果，该步骤至少部分地填充在(ii)处产生的凹槽并且产生接触402的上部分，该上部分具有小于W1的第二宽度W2。在图4中，(vi)示出了选择性蚀刻以去除牺牲间隔器406的结果。在图4中，如此产生的间隙具有宽度S3。接触402的下部分将具有宽度W1和高度H2，并且接触402的上部分将具有宽度W2和高度H3。第二宽度W2将是第一宽度W1和牺牲层厚度T的函数，使得W2＝W1-2*T。尽管在图4的截面图中未示出，但接触402的上部分也将具有长度L2＝L1-2*T。然后，图4(vi)中所示的结果可以根据图5或图6中所示的那样被进一步处理。
图5图示了根据一些方面的用于制造优化接触的示例性过程的部分。在图5(i)中，图4(vi)中所示的结果跟随有填充物材料500(诸如SiO2)的共形(例如回流)沉积，填充物材料500填充凹槽的其余部分，并且完全包围接触402的上部分。备选地，在图5(ii)中，图4(vi)中所示的结果跟随有填充物材料502的非共形(例如，CVD)沉积，填充物材料502再次可以是SiO2并且它没有完全填充接触402上方的凹槽，而是留下至少一部分凹槽未被填充，例如，留下包围接触402的上部分的气隙504。
图6图示了根据一些方面的用于制造优化接触的示例性过程的部分。在图6(i)中，图4(vi)中所示的结果跟随有氩气溅射步骤。氩离子倾向于最快地修整最尖锐的边缘，结果接触402的上部分的基本矩形截面被蚀刻成基本三角形截面，诸如图6(i)中所示。在图6(ii)中，图6(i)中所示的结果跟随有填充物材料500的共形沉积，填充物材料500填充凹槽的其余部分并且完全包围接触402的上部分。备选地，在图6(iii)中，图6(i)中所示的结果跟随有填充物材料502的非共形沉积，填充物材料502没有完全填充接触402上方的凹槽，而是留下至少一部分凹槽未被填充，例如，留下气隙504。该填充物材料502可以是非共形绝缘材料，诸如SiO2。
如此创建的优化接触可以是半导体裸片的一部分，该半导体裸片还包括布置在衬底内的栅极结构，栅极结构的至少一部分基本是平面的、基本平行于接触，并且与接触的第二竖直截面的下部分分开第一距离，并且与接触的第二竖直截面的上部分分开第二距离，第二距离大于第一距离。
图7是图示根据本公开的一些示例的用于制造半导体裸片的部分方法700的流程图。如图7中所示，部分方法700可以在框702中以提供衬底开始。部分方法700可以在框704中以产生接触继续，该接触至少部分地嵌入在衬底内。接触包括具有第一竖直截面的第一部分，第一竖直截面具有第一截面区域。接触还包括具有第二竖直截面的第二部分，第二竖直截面具有小于第一截面区域的第二截面区域。第一竖直截面具有第一宽度(W1)和第一高度(H1)。第二竖直截面包括具有宽度(W1)和第二高度(H2)的第一部分，并且还包括第二部分，第二部分布置在第一部分上方，并且具有小于W1的第二宽度(W2)和第三高度(H3)。
在一些方面，第二竖直截面的上部分基本是矩形的。在一些方面，第二竖直截面的上部分至少部分被绝缘材料包围。在一些方面，绝缘材料包括SiO2。在一些方面，绝缘材料包括空气。
在一些方面，第二竖直截面的上部分基本是三角形的。在一些方面，第二竖直截面的上部分至少部分被绝缘材料包围。在一些方面，绝缘材料包括SiO2。在一些方面，绝缘材料包括空气。
在一些方面，导电材料包括钨。在一些方面，导电材料包括钴。
在一些方面，方法还包括产生布置在衬底内的栅极结构，栅极结构的至少一部分基本是平面的、基本平行于接触，并且与接触的第二竖直截面的下部分分开第一距离，并且与接触的第二竖直截面的上部分分开第二距离，第二距离大于第一距离。
与现有技术相比，本文描述的优化接触具有许多技术优势。例如，因为接触的第二部分的上部分比接触的第二部分的下部分窄，所以上部分具有比常规接触小的寄生接触-栅极寄生电容。上部分的存在还允许下部分的高度减小，因为这两个部分的组合截面区域足以避免接触的内部电阻的增加。因此，虽然对于常规接触设计，寄生电容的减小导致内部电阻的增加，反之亦然(即，它们是相互排斥的性能优势)，但本文描述的优化接触可以实现减小的寄生电容，而没有内部电阻的增加。换句话说，与常规接触不同，本文公开的优化接触表现出改进的交流(AC)性能，而没有直流(DC)性能的降级。
图8是图示根据本公开的一些示例的用于在半导体裸片内制造接触的部分方法800的流程图。如图8中所示，部分方法800可以在框802中开始，其中在衬底内创建接触孔，该接触孔具有第一宽度、第一长度和第一深度。在一些方面，接触孔可以通过各向同性或各向异性蚀刻过程产生。部分方法800可以在框804中继续，其中在接触孔内沉积导电材料以形成具有第一宽度和第一长度的接触。在一些方面，导电材料可以包括金属。导电材料的示例包括但不限于钨和钴。在一些方面，在沉积导电材料之前，可以在接触孔内沉积共形绝缘材料。
部分方法800可以在框806中继续，其中保护接触的第一部分不被蚀刻。在一些方面，通过抗蚀剂层或绝缘层保护接触的第一部分不被蚀刻。部分方法800可以在框808中继续，其中竖直蚀刻接触的第二部分以产生凹槽，该凹槽具有第一宽度、小于第一长度的第二长度和小于第一深度的第二深度，使得接触的第二部分具有第一宽度和第一高度。在一些方面，竖直蚀刻过程是各向异性蚀刻过程。
部分方法800可以在框810中继续，其中在凹槽内沉积具有厚度T的共形间隔材料。部分方法800可以在框812中继续，其中将共形间隔材料各向异性蚀刻至深度＝T，以暴露接触的第二部分中的至少一些。部分方法800可以在框814中继续，其中将附加的导电材料选择性地沉积到接触的第二部分上，直至小于第二深度的第三深度，形成接触的第二部分的上部分，该上部分具有第二宽度和小于第二长度的第三长度，形成接触的第二部分的下部分，该下部分具有第一宽度和第一高度。部分方法800可以在框816中继续，其中去除共形间隔材料，以在接触的第二部分的上部分的外表面与凹槽的内表面之间产生间隙。
在一些方面，所得间隙将具有大约T的宽度。在一些方面，第二宽度＝第一宽度-2*T，并且其中第三长度＝第二长度-2*T。在一些方面，接触的第二部分的上部分具有基本矩形的截面形状。
在一些方面，部分方法800还包括：将绝缘材料沉积到凹槽中，以至少部分地填充接触的第二部分的上部分的外表面与凹槽的内表面之间的间隙。在一些方面，绝缘材料是共形材料，其完全填充接触的第二部分的上部分的外表面与凹槽的内表面之间的间隙。在一些方面，绝缘材料是非共形绝缘材料，其填充凹槽的上部分，但留下接触的第二部分的上部分的外表面与凹槽的内表面之间的间隙的至少一部分未被填充。
在一些方面，部分方法800还包括：产生栅极结构，栅极结构至少部分嵌入在衬底内，栅极结构的至少一部分基本平行于接触，并且与接触的第二部分的下部分分开第一距离，并且与接触的第二部分的上部分分开第二距离，第二距离大于第一距离。
在一些方面，部分方法800还包括蚀刻接触的第二部分的上部分以减小其截面区域。在一些方面，接触的第二部分的上部分具有基本三角形的截面形状。
在一些方面，部分方法800还包括：将绝缘材料沉积到凹槽中，以至少部分地填充接触的第二部分的上部分的外表面与凹槽的内表面之间的间隙。在一些方面，绝缘材料是共形材料，其完全填充接触的第二部分的上部分的外表面与凹槽的内表面之间的间隙。在一些方面，绝缘材料是非共形绝缘材料，其填充凹槽的上部分，但留下接触的第二部分的上部分的外表面与凹槽的内表面之间的间隙的至少一部分未被填充。
在一些方面，部分方法800还包括：产生栅极结构，栅极结构至少部分嵌入在衬底内，栅极结构的至少一部分基本平行于接触，并且与接触的第二部分的下部分分开第一距离，并且与接触的第二部分的上部分分开第二距离，第二距离大于第一距离。
图9图示了根据本公开的一些示例的示例性移动设备。现在参考图9，根据示例性方面配置的移动设备的框图被描绘并且通常被指定为移动设备900。根据一些方面，移动设备900可以被配置为无线通信设备。如所示的，移动设备900包括处理器902。处理器902被示为包括本领域公知的指令管线904、缓冲器处理单元(BPU)906、分支指令队列(BIQ)908和节流器910。为了清楚起见，从处理器902的该视图中省略了这些块的其他公知的细节(例如，计数器、条目、置信字段、加权和、比较器等)。处理器902可以通过链路通信耦合到存储器912，该链路可以是裸片到裸片或芯片到芯片的链路。移动设备900还包括显示器914和显示器控制器916，其中显示器控制器916耦合到处理器902和显示器914。
在一些方面，图9可以包括：耦合到处理器902的编码器/解码器(CODEC)918(例如，音频和/或语音CODEC)；耦合到CODEC 918的扬声器920和麦克风922；以及耦合到无线天线926和处理器902的无线控制器电路924(其可以包括调制解调器、射频(RF)电路装置、滤波器等，其可以使用一个或多个倒装芯片设备来被实现，如本文所公开的)。
在存在上述框中的一个或多个框的特定方面中，处理器902、显示控制器916、存储器912、CODEC 918和无线控制器电路924可以被包括在系统级封装或片上系统设备(包括但不限于半导体裸片200或半导体裸片300)，系统级封装或片上系统设备可以全部或部分地使用本文公开的技术来被实现。输入设备928(例如，物理或虚拟键盘)、电源930(例如，电池)、显示器914、输入设备928、扬声器920、麦克风922、无线天线926和电源930可以在片上系统设备外部，并且可以耦合到片上系统设备的诸如接口或控制器的组件。
应当注意，虽然图9描绘了移动设备，但是处理器902和存储器912也可以被集成到机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、个人数字助理(PDA)、固定位置数据单元、计算机、膝上型计算机、平板计算机、通信设备、移动电话或其他类似设备。
图10图示了根据本公开的各种示例的可以与前述集成设备中的任一个或半导体设备1000集成的各种电子设备，半导体设备1000可以是半导体裸片200或半导体裸片300。例如，移动电话设备1002、膝上型计算机设备1004和固定位置终端设备1006均可以被视为一般用户设备(UE)并且可以包括例如本文描述的半导体裸片200或半导体裸片300。例如，半导体裸片200或半导体裸片300可以是本文描述的集成电路、裸片、集成设备、集成设备封装、集成电路设备、设备封装、集成电路(IC)封装、层叠封装设备中的任一个。图10中图示的移动电话设备1002、膝上型计算机设备1004和固定位置终端设备1006仅仅是示例性的。其他电子设备也可以是特征设备，包括但不限于设备(例如，电子设备)的组，包括移动设备、手持个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理)、使能全球定位系统(GPS)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如仪表读取装备)、通信设备、智能电话、平板计算机、计算机、可穿戴设备、服务器、路由器、机动车交通工具(例如，自动交通工具)中实现的电子设备、物联网(IoT)设备，或存储或取回数据或计算机指令的任何其他设备，或其任何组合。
前述公开的封装、设备和功能可以被设计和配置成存储在计算机可读介质上的计算机文件(例如，光栅传输语言(RTL)、图形数据库系统信息交换(GDSII)、Gerber等)。一些或所有这种文件可以被提供给基于这种文件制造设备的制造处理者。所得产品可以包括半导体晶片，半导体晶片然后被切割成半导体裸片，并且被封装成倒装芯片或其他封装。然后可以在本文所述的设备中采用该封装。
应当理解，本文公开的各个方面可以被描述为本领域技术人员描述和/或认识的结构、材料和/或设备的功能等同物。例如，在一个方面，装置可以包括用于执行上述各种功能的部件。应当理解，前述方面仅作为示例被提供，并且要求保护的各个方面不限于作为示例引用的特定附图标记和/或说明。
图2A-图10中所示的组件、过程、特征和/或功能中的一个或多个可以被重新布置和/或被组合成单个组件、过程、特征或功能，或者被并入在数个组件、过程、或功能中。在不脱离本公开的情况下，还可以添加附加的元素、组件、过程和/或功能。还应当注意，本公开中的图2A-图10以及对应的描述不限于裸片和/或IC。在一些实施方式中，图2A-图10及其对应的描述可以用于制造、创建、提供和/或生产集成设备。在一些实施方式中，设备可以包括裸片、集成设备、裸片封装、集成电路(IC)、设备封装、集成电路(IC)封装、晶片、半导体设备、层叠封装(PoP)设备和/或中介器。
如本文所使用的，术语“用户装备”(或“UE”)、“用户设备”、“用户终端”、“客户端设备”、“通信设备”、“无线设备”、“无线通信设备”、“手持式设备”、“移动设备”、“移动终端”、“移动站”、“手机”、“接入终端”、“订户设备”、“订户终端”、“订户站”、“终端”以及其变型可以互换地指代可以接收无线通信和/或导航信号的任何合适的移动或固定设备。这些术语包括但不限于音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、机动车交通工具中的机动车设备，和/或通常由人携带和/或具有通信能力(例如，无线、蜂窝、红外、短范围无线电等)的其他类型的便携式电子设备。这些术语还旨在包括与另一设备通信的设备，该另一设备可以诸如通过短距离无线、红外、有线连接或其他连接来接收无线通信和/或导航信号，无论是在该设备还是在其他设备处出现卫星信号接收、辅助数据接收，和/或与位置有关的处理。此外，这些术语旨在包括所有设备，包括无线和有线通信设备，它们能够经由无线电接入网络(RAN)与核心网络进行通信，并且UE可以通过核心网络与诸如因特网的外部网络连接，以及与其他UE连接。当然，对于UE来说，连接到核心网络和/或因特网的其他机制也是可能的，诸如通过有线接入网络、无线局域网(WLAN)(例如，基于电气和电子工程师协会(IEEE)802.11等)，等等。UE可以由多种类型的设备中的任何一种来实施，包括但不限于印刷电路(PC)卡、紧凑型闪存设备、外部或内部调制解调器、无线或有线电话、智能电话、平板计算机、追踪设备、资产标签等等。UE可以通过其向RAN发送信号的通信链路被称为上行链路信道(例如，反向流量信道、反向控制信道、接入信道等)。RAN可以通过其向UE发送信号的通信链路被称为下行链路或前向链路信道(例如，寻呼信道、控制信道、广播信道、前向流量信道等)。如本文所使用的，术语流量信道(TCH)可以指代上行链路/反向或下行链路/前向流量信道。
电子设备之间的无线通信可以是基于不同的技术，诸如码分多址(CDMA)、宽带CDMA(W-CDMA)、时分多址(TDMA)、频分多址(FDMA))、正交频分复用(OFDM)、全球移动通信系统(GSM)、第三代合作伙伴计划(3GPP)长期演进(LTE)、第五代(5G)新无线电(NR)、蓝牙(BT)、蓝牙低功耗(BLE)、IEEE802.11(WiFi)和IEEE 802.15.4(Zigbee/Thread)或可以用于无线通信网络或数据通信网络的其他协议。蓝牙低功耗(也被称为蓝牙LE、BLE和蓝牙智能)是一种由蓝牙特别兴趣小组设计和销售的无线个人区域网络技术，旨在在维持类似通信范围的同时，显著降低功耗和成本。在2010年，随着蓝牙核心规范版本4.0的采用和蓝牙5的更新，BLE被合并到主要的蓝牙标准中。
词语“示例性”在本文中用于表示“用作示例、实例或说明”。本文描述为“示例性”的任何细节不应当被解释为优于其他示例。同样，术语“示例”不意味着所有示例都包括所讨论的特征、优势或操作模式。此外，特定特征和/或结构可以与一个或多个其他特征和/或结构组合。此外，在此描述的装置的至少一部分可以被配置成执行在此描述的方法的至少一部分。
应当注意，术语“连接”、“耦合”或其任何变型意指元件之间的任何直接或间接的连接或耦合，并且可以涵盖中间元件在两个元件之间的存在(该两个元件经由中间元件“连接”或“耦合”在一起)，除非连接被明确地公开为直接连接。
本文对使用诸如“第一”、“第二”等名称的元素的任何引用不限制这些元素的数量和/或顺序。相反，这些名称被用作区分两个以上元素和/或多个元素实例的便利方法。此外，除非另有说明，元素的集合可以包括一个或多个元素。
本领域技术人员将理解，可以使用各种不同技术和技艺中的任一种来表示信息和信号。例如，贯穿上述描述可能被引用的数据、指令、命令、信息、信号、位、符号和码片可以由电压、电流、电磁波、磁场或粒子、光场或粒子、或其任何组合表示。
本申请中的任何陈述或图示都不旨在将任何组件、动作、特征、利益、优势或等效物献给公众，无论该组件、动作、特征、利益、优势或等效物是否被记载在权利要求书中。
此外，本领域技术人员应当理解，结合本文公开的示例描述的各种说明性逻辑块、模块、电路和算法动作可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，各种说明性组件、块、模块、电路和动作在上面根据其功能被一般化描述。这种功能性被实现为硬件还是软件取决于特定应用和施加在整体系统上的设计约束。技术人员可以针对每个特定应用以不同方式实现所描述的功能，但是这种实现决定不应当被解释为导致偏离本公开的范围。
虽然已经结合设备描述了一些方面，但是应当理解，这些方面也构成了对对应方法的描述，因此设备的块或组件也应当被理解为对应的方法动作，或者被理解为方法动作的特征。与之类似地，结合方法动作或作为方法动作描述的方面也构成对对应设备的对应块或细节或特征的描述。一些或所有方法动作可以由硬件装置(或使用硬件装置)执行，例如，诸如微处理器、可编程计算机或电子电路。在一些示例中，一些或多个方法动作可以由这种装置执行。
在上面的详细描述中可以看出，不同的特征在示例中被组合在一起。这种公开方式不应当被理解为所要求保护的示例具有比相应权利要求中明确提及的特征更多的特征的意图。相反，本公开可以包括少于所公开的个体示例的所有特征。因此，所附权利要求应当视为被包含在描述中，其中每个权利要求本身可以作为单独示例。虽然每个权利要求本身可以作为单独示例，但应当注意，尽管权利要求中的从属权利要求可以引用具有一个或多个权利要求的具体组合，但其他示例也可以涵盖或包括所述从属权利要求与任何其他从属权利要求的主题内容的组合，或任何特征与其他从属和独立权利要求的组合。这种组合在本文被提出，除非明确表达不想要特定的组合。此外，还旨在使权利要求的特征可以被包括在任何其他独立权利要求中，即使所述权利要求不直接从属于该独立权利要求。
还应当注意，描述或权利要求中公开的方法、系统和装置可以由包括用于执行所公开方法的相应动作和/或功能的部件的设备来实现。
此外，在一些示例中，单个动作可以被细分为多个子动作或包含多个子动作。这种子动作可以被包含在单个动作的公开中，并且是单个动作的公开的一部分。
虽然前述公开示出了本公开的说明性示例，但是应当注意，在不脱离如由所附权利要求限定的本公开的范围的情况下，可以在本文中进行各种改变和修改。根据本文描述的公开的示例的方法权利要求的功能和/或动作不需要以任何特定顺序执行。此外，公知的要素将不被详细描述或可以被省略，以免混淆本文公开的方面和示例的相关细节。此外，尽管可能以单数形式描述或要求保护本公开的要素，但除非明确声明限制为单数，否则复数形式被预期。

Claims (39)

1.一种半导体裸片，包括：
衬底；以及
布置在所述衬底内的接触，所述接触包括：
具有第一竖直截面的第一部分，所述第一竖直截面具有第一截面区域，所述第一竖直截面具有第一宽度和第一高度；以及
具有第二竖直截面的第二部分，所述第二竖直截面具有小于所述第一截面区域的第二截面区域，所述第二竖直截面包括：
下部分，具有所述第一宽度，并且具有小于所述第一高度的第二高度；以及
上部分，布置在所述下部分上方，并且具有小于所述第一宽度的第二宽度，并且具有小于所述第一高度的第三高度。
2.根据权利要求1所述的半导体裸片，其中所述第二竖直截面的所述上部分基本是矩形。
3.根据权利要求2所述的半导体裸片，其中所述第二竖直截面的所述上部分至少部分被绝缘材料包围。
4.根据权利要求3所述的半导体裸片，其中所述绝缘材料包括SiO2。
5.根据权利要求3所述的半导体裸片，其中所述绝缘材料包括空气。
6.根据权利要求1所述的半导体裸片，其中所述第二竖直截面的所述上部分基本是三角形。
7.根据权利要求6所述的半导体裸片，其中所述第二竖直截面的所述上部分至少部分被绝缘材料包围。
8.根据权利要求7所述的半导体裸片，其中所述绝缘材料包括SiO2。
9.根据权利要求7所述的半导体裸片，其中所述绝缘材料包括空气。
10.根据权利要求1所述的半导体裸片，其中所述接触包括导电材料。
11.根据权利要求10所述的半导体裸片，其中所述导电材料包括钨。
12.根据权利要求10所述的半导体裸片，其中所述导电材料包括钴。
13.根据权利要求1所述的半导体裸片，还包括布置在所述衬底内的栅极结构，所述栅极结构的至少部分基本是平面的、基本平行于所述接触，并且与所述接触的所述第二竖直截面的所述下部分分开第一距离，并且与所述接触的所述第二竖直截面的所述上部分分开第二距离，所述第二距离大于所述第一距离。
14.一种制造半导体裸片的方法，所述方法包括：
提供衬底；以及
产生至少部分嵌入在所述衬底内的接触，所述接触包括：
具有第一竖直截面的第一部分，所述第一竖直截面具有第一截面区域，所述第一竖直截面具有第一宽度和第一高度；以及
具有第二竖直截面的第二部分，所述第二竖直截面具有小于所述第一截面区域的第二截面区域，所述第二竖直截面包括：
下部分，具有所述第一宽度，并且具有小于所述第一高度的第二高度；以及
上部分，布置在所述下部分上方，并且具有小于所述第一宽度的第二宽度，并且具有小于所述第一高度的第三高度。
15.根据权利要求14所述的方法，其中所述第二竖直截面的所述上部分基本是矩形。
16.根据权利要求15所述的方法，其中所述第二竖直截面的所述上部分至少部分被绝缘材料包围。
17.根据权利要求16所述的方法，其中所述绝缘材料包括SiO2。
18.根据权利要求16所述的方法，其中所述绝缘材料包括空气。
19.根据权利要求14所述的方法，其中所述第二竖直截面的所述上部分基本是三角形。
20.根据权利要求19所述的方法，其中所述第二竖直截面的所述上部分至少部分被绝缘材料包围。
21.根据权利要求20所述的方法，其中所述绝缘材料包括SiO2。
22.根据权利要求20所述的方法，其中所述绝缘材料包括空气。
23.根据权利要求14所述的方法，其中所述接触包括导电材料。
24.根据权利要求23所述的方法，其中所述导电材料包括钨。
25.根据权利要求23所述的方法，其中所述导电材料包括钴。
26.根据权利要求14所述的方法，还包括产生栅极结构，所述栅极结构布置在所述衬底内，所述栅极结构的至少部分基本是平面的、基本平行于所述接触，并且与所述接触的所述第二竖直截面的所述下部分分开第一距离，并且与所述接触的所述第二竖直截面的所述上部分分开第二距离，所述第二距离大于所述第一距离。
27.一种在半导体裸片内制造接触的方法，所述方法包括：
在衬底内产生具有第一宽度、第一长度和第一深度的接触孔；
在所述接触孔内沉积导电材料，以形成具有所述第一宽度和所述第一长度的所述接触；
保护所述接触的第一部分不被蚀刻；
竖直蚀刻所述接触的第二部分，以产生具有所述第一宽度、小于所述第一长度的第二长度和小于所述第一深度的第二深度的凹槽，使得所述接触的所述第二部分具有所述第一宽度和第一高度；
在所述凹槽内沉积具有厚度T的共形间隔材料；
将所述共形间隔材料各向异性地蚀刻至深度＝T，以暴露所述接触的所述第二部分中的至少一些；
将附加的导电材料选择性地沉积到所述接触的所述第二部分上，直至小于所述第二深度的第三深度，从而形成所述接触的所述第二部分的上部分，所述上部分具有第二宽度和小于所述第二长度的第三长度，并且形成所述接触的所述第二部分的下部分，所述下部分具有所述第一宽度和所述第一高度；以及
去除所述共形间隔材料，以在所述接触的所述第二部分的所述上部分的外表面和所述凹槽的内表面之间产生间隙。
28.根据权利要求27所述的方法，其中所述第二宽度＝所述第一宽度-2*T，并且其中所述第三长度＝所述第二长度-2*T。
29.根据权利要求27所述的方法，其中所述接触的所述第二部分的所述上部分具有基本矩形的截面形状。
30.根据权利要求27所述的方法，还包括将绝缘材料沉积到所述凹槽中，以至少部分地填充所述接触的所述第二部分的所述上部分的所述外表面与所述凹槽的所述内表面之间的所述间隙。
31.根据权利要求30所述的方法，其中所述绝缘材料是共形材料，所述共形材料完全填充所述接触的所述第二部分的所述上部分的所述外表面与所述凹槽的所述内表面之间的所述间隙。
32.根据权利要求30所述的方法，其中所述绝缘材料是非共形绝缘材料，所述非共形绝缘材料填充所述凹槽的上部分，但留下所述接触的所述第二部分的所述上部分的所述外表面与所述凹槽的所述内表面之间的所述间隙的至少部分未被填充。
33.根据权利要求30所述的方法，还包括：
产生栅极结构，所述栅极结构至少部分嵌入在所述衬底内，所述栅极结构的至少部分基本平行于所述接触，并且与所述接触的所述第二部分的所述下部分分开第一距离，并且与所述接触的所述第二部分的所述上部分分开第二距离，所述第二距离大于所述第一距离。
34.根据权利要求27所述的方法，还包括蚀刻所述接触的所述第二部分的所述上部分以减小其截面区域。
35.根据权利要求34所述的方法，其中所述接触的所述第二部分的所述上部分具有基本三角形的截面形状。
36.根据权利要求34所述的方法，还包括将绝缘材料沉积到所述凹槽中，以至少部分地填充所述接触的所述第二部分的所述上部分的所述外表面与所述凹槽的所述内表面之间的所述间隙。
37.根据权利要求36所述的方法，其中所述绝缘材料是共形材料，所述共形材料完全填充所述接触的所述第二部分的所述上部分的所述外表面与所述凹槽的所述内表面之间的所述间隙。
38.根据权利要求36所述的方法，其中所述绝缘材料是非共形绝缘材料，所述非共形绝缘材料填充所述凹槽的上部分，但留下所述接触的所述第二部分的所述上部分的所述外表面与所述凹槽的所述内表面之间的所述间隙的至少部分未被填充。
39.根据权利要求36所述的方法，还包括：
产生栅极结构，所述栅极结构至少部分嵌入在所述衬底内，所述栅极结构的至少部分基本平行于所述接触，并且与所述接触的所述第二部分的所述下部分分开第一距离，并且与所述接触的所述第二部分的所述上部分分开第二距离，所述第二距离大于所述第一距离。
CN202180062859.3A 2020-10-02 2021-08-10 优化的接触结构 Pending CN116134599A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/061,709 2020-10-02
US17/061,709 US11387335B2 (en) 2020-10-02 2020-10-02 Optimized contact structure
PCT/US2021/045420 WO2022072069A1 (en) 2020-10-02 2021-08-10 Optimized contact structure

Publications (1)

Publication Number Publication Date
CN116134599A true CN116134599A (zh) 2023-05-16

Family

ID=77640743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180062859.3A Pending CN116134599A (zh) 2020-10-02 2021-08-10 优化的接触结构

Country Status (7)

Country Link
US (1) US11387335B2 (zh)
EP (1) EP4205169B9 (zh)
KR (1) KR20230078674A (zh)
CN (1) CN116134599A (zh)
BR (1) BR112023005251A2 (zh)
TW (1) TW202215597A (zh)
WO (1) WO2022072069A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490345B2 (en) * 2014-01-17 2016-11-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9330972B2 (en) 2014-08-12 2016-05-03 Globalfoundries Inc. Methods of forming contact structures for semiconductor devices and the resulting devices
US9443944B2 (en) 2014-11-14 2016-09-13 Globalfoundries Inc. Integrated circuits with middle of line capacitance reduction in self-aligned contact process flow and fabrication methods
US9985109B2 (en) 2016-10-25 2018-05-29 International Business Machines Corporation FinFET with reduced parasitic capacitance
US10381267B2 (en) 2017-04-21 2019-08-13 International Business Machines Corporation Field effect device with reduced capacitance and resistance in source/drain contacts at reduced gate pitch
KR102609372B1 (ko) 2018-08-31 2023-12-06 삼성전자주식회사 반도체 소자

Also Published As

Publication number Publication date
EP4205169B1 (en) 2024-04-03
EP4205169B9 (en) 2024-07-03
KR20230078674A (ko) 2023-06-02
EP4205169C0 (en) 2024-04-03
EP4205169A1 (en) 2023-07-05
US20220109053A1 (en) 2022-04-07
WO2022072069A1 (en) 2022-04-07
TW202215597A (zh) 2022-04-16
US11387335B2 (en) 2022-07-12
BR112023005251A2 (pt) 2023-04-25

Similar Documents

Publication Publication Date Title
CN107851659B (zh) 具有气隙间隔体的晶体管
US20160126240A1 (en) Methods and apparatuses for forming multiple radio frequency (rf) components associated with different rf bands on a chip
EP3758055A1 (en) Devices with air gapping within and between stacked transistors and process for providing such
US20220028758A1 (en) Backside power distribution network (pdn) processing
EP4205169B1 (en) Optimized contact structure and methods of its manufacture
CN110634945A (zh) 晶体管栅极形状构造方法
US11164952B2 (en) Transistor with insulator
CN117178356A (zh) 金属氧化物金属(mom)电容器中的线路后端(beol)高电阻(hi-r)导体层
US20210407998A1 (en) Device channel profile structure
US20230282716A1 (en) High performance device with double side contacts
US10854604B1 (en) Offset gate contact
US20220336607A1 (en) Transistor cell with self-aligned gate contact
US20230154829A1 (en) Recess structure for padless stack via
CN117136432A (zh) 半导体器件
CN113785391A (zh) 具有低寄生电容的半导体器件
KR20160088293A (ko) 마이크로전자 트랜지스터 콘택 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination