CN116130429A - Csp滤波器的封装结构、制备方法、电路结构和电子设备 - Google Patents

Csp滤波器的封装结构、制备方法、电路结构和电子设备 Download PDF

Info

Publication number
CN116130429A
CN116130429A CN202211616796.4A CN202211616796A CN116130429A CN 116130429 A CN116130429 A CN 116130429A CN 202211616796 A CN202211616796 A CN 202211616796A CN 116130429 A CN116130429 A CN 116130429A
Authority
CN
China
Prior art keywords
ring
chip
module substrate
photoresist
solder resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211616796.4A
Other languages
English (en)
Inventor
葛恒东
洪胜平
周斌
余财祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanchip Tianjin Electronic Technology Co Ltd
Original Assignee
Vanchip Tianjin Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanchip Tianjin Electronic Technology Co Ltd filed Critical Vanchip Tianjin Electronic Technology Co Ltd
Publication of CN116130429A publication Critical patent/CN116130429A/zh
Priority to PCT/CN2023/128763 priority Critical patent/WO2024114268A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Acoustics & Sound (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明公开了一种CSP滤波器的封装结构、制备方法、电路结构和电子设备。该封装结构包括模组基板，模组基板的表面围设有一圈阻焊环；芯片，芯片的表面形成有光刻胶环，且芯片的表面还形成有连接凸柱，连接凸柱位于光刻胶环所围设的区域内；芯片倒装在模组基板上，以使阻焊环与光刻胶环相贴合，从而围设成封闭的容纳腔体；连接凸柱位于容纳腔体内，并与模组基板焊接固定；塑封层，塑封于模组基板的表面，以完全覆盖芯片。该封装结构通过光刻胶环、阻焊环配合模组基板的表面和芯片的表面能够共同形成封闭的容纳腔体，以用于对内部的功能元件进行保护，可省去对芯片的覆膜工艺，不仅节约了生产成本，而且简化了生产流程，提高了生产效率。

Description

CSP滤波器的封装结构、制备方法、电路结构和电子设备
技术领域
本发明涉及一种CSP滤波器的封装结构，同时也涉及该封装结构的制备方法，以及包括该封装结构的电路结构和电子设备，属于半导体封装技术领域。
背景技术
滤波器根据实现方式的不同可以分为很多种，比如LC滤波器、腔体滤波器、声学滤波器、介质滤波器等，而在移动通信领域，由于便携式电子设备的尺寸普遍较小、功率较低，因此需要小体积、高性能的声学滤波器。目前，国内主流的封装工艺是CSP(Chip ScalePackage，芯片级封装)，即将压电芯片、基板、金属球、树脂封装膜通过倒装和树脂封装工艺进行CSP封装，以实现电信号与机械信号的传输和器件的封装保护。
在申请号为202010056269.7的中国发明申请中，公开了一种声表面波滤波器的芯片级封装结构及其制备方法。该芯片级封装结构包括压电基体，该压电基体的内部有电极和叉指换能器，墙层、顶层、导电柱和异质金属层位于压电基体上；墙层、顶层与压电基体的IDT面之间形成封闭空腔；导电柱和异质金属层将PAD和焊点连接。该芯片级封装结构通过设置空腔，提高封装可靠性且体积最小化；使得墙层边缘位置可以与PAD边缘齐平，使封装结构的尺寸小型化；并且采用异质金属层，将导电柱与焊点进行焊接，芯片级封装后具有更强的抗变形和更小的翘曲，保证产品的可靠性和一致性。
发明内容
本发明所要解决的首要技术问题在于提供一种CSP滤波器的封装结构。
本发明所要解决的另一技术问题在于提供一种CSP滤波器的封装结构的制备方法。
本发明所要解决的另一技术问题在于提供一种电路结构。
本发明所要解决的另一技术问题在于提供一种电子设备。
为实现上述技术目的，本发明采用以下的技术方案：
根据本发明实施例的第一方面，提供一种CSP滤波器的封装结构，包括：
模组基板，所述模组基板的表面围设有阻焊环；
芯片，所述芯片的表面形成有光刻胶环，且所述芯片的表面还形成有连接凸柱，所述连接凸柱位于所述光刻胶环所围设的区域内；
所述芯片倒装在所述模组基板上，以使所述阻焊环与所述光刻胶环相贴合，从而围设成封闭的容纳腔体；所述连接凸柱位于所述容纳腔体内，并与所述模组基板焊接固定；
塑封层，塑封于所述模组基板的表面，以完全覆盖所述芯片。
其中较优地，所述阻焊环具有第一预设高度h1，所述光刻胶环具有第二预设高度h2，所述连接凸柱具有第三预设高度H，所述h1、h2和H满足以下关系：H＜h1+h2+5um。
其中较优地，所述阻焊环与所述光刻胶环相贴合，以使所述阻焊环与所述光刻胶环之间形成预设大小的缝隙；其中，所述预设大小的缝隙小于所述塑封层的塑封材料的颗粒直径。
其中较优地，所述芯片的表面形成有用于保护所述芯片的钝化层，所述钝化层的表面开设有电镀槽，且所述电镀槽位于所述光刻胶环所围设的区域内；
所述电镀槽的底部设有金属引脚，所述金属引脚上电镀形成有所述连接凸柱。
其中较优地，所述连接凸柱包括第一电镀段和第二电镀段，所述第一电镀段形成于所述金属引脚上，并具有第一预设形状，所述第二电镀段形成于所述第一电镀段的顶部，并具有第二预设形状；其中，形成所述第一电镀段的材料与形成所述第二电镀段的材料不同。
其中较优地，所述第一电镀段呈圆柱形，并由Cu材料形成；所述第二电镀段呈半球形，并由SnAg材料形成；
所述第一电镀段呈圆柱形，并由Cu材料形成；所述第二电镀段呈半球形，并由SnAg材料和Ni材料共同形成。
其中较优地，所述塑封层的塑封材料至少满足：所述塑封材料的颗粒直径大于预设直径；和/或，所述塑封材料的流动速度小于预设流速；和/或，所述塑封材料的粘性大于预设粘性。
根据本发明实施例的第二方面，提供一种CSP滤波器的封装结构的制备方法，包括以下步骤：
在芯片的表面围设一圈光刻胶围墙，形成光刻胶环；
在所述光刻胶环围设的区域内，电镀形成连接凸柱；
在模组基板的表面围设一圈阻焊剂，形成阻焊环；
将芯片倒装在模组基板上，以使得所述光刻胶环与阻焊环相接触，从而围设成封闭的容纳腔体，并使所述连接凸柱位于所述容纳腔体内，并与所述模组基板的表面相接触；
通过回流焊，将所述连接凸柱与所述模组基板的表面焊接固定，从而使得所述光刻胶环与所述阻焊环紧密贴合；
将塑封材料塑封于模组基板的表面，以完全覆盖所述芯片，从而形成CSP滤波器的封装结构。
根据本发明实施例的第三方面，提供一种电路结构，其中包括上述CSP滤波器的封装结构。
根据本发明实施例的第四方面，提供一种电子设备，其中包括上述CSP滤波器的封装结构。
与现有技术相比较，本发明具有以下的技术效果：
1.当芯片贴装在模组基板上后，光刻胶环、阻焊环配合模组基板的表面和芯片的表面能够共同形成封闭的容纳腔体，以用于对内部的功能元件进行保护，可省去对芯片的覆膜工艺，不仅节约了生产成本，而且简化了生产流程，提高了生产效率。
2.阻焊环具有第一预设高度h1，光刻胶环具有第二预设高度h2，连接凸柱具有第三预设高度H，h1、h2和H满足以下关系：H＜h1+h2+5um。从而可根据阻焊环和光刻胶环高度的不同，对连接凸柱的高度进行精确控制，以保证最佳的安装效果。
3.连接凸柱由第一电镀段和第二电镀段分别电镀成型，并分别具有不同的形状，以在焊接过程中缩小阻焊环与光刻胶环之间的缝隙，并保证连接凸柱不会占用过多的空间。
4.塑封层的塑封材料满足预设的条件，从而减少塑封材料进入容纳槽的可能性，保证塑封效果。
附图说明
图1为本发明第一实施例提供的一种CSP滤波器的封装结构的结构示意图；
图2为本发明第一实施例中，模组基板与阻焊环的组合结构示意图；
图3为本发明第一实施例中，芯片的结构示意图；
图4为本发明第一实施例中，芯片与连接凸柱的组合结构示意图
图5为本发明第一实施例中，芯片贴装在模组基板上的结构示意图；
图6为本发明第二实施例提供的另一种CSP滤波器的封装结构的制备方法流程图；
图7为本发明第三实施例提供的一种电路结构示意图。
具体实施方式
下面结合附图和具体实施例对本发明的技术内容进行详细具体的说明。
<第一实施例>
图1所示为本发明第一实施例提供的一种CSP滤波器的封装结构，包括模组基板1、阻焊环2、芯片3、光刻胶环4、连接凸柱5和塑封层6。其中，模组基板1和阻焊环2用于供滤波器芯片进行贴装，芯片3、光刻胶环4和连接凸柱5共同构成滤波器芯片，塑封层6用于对滤波器芯片进行填充封装。
如图2所示，模组基板1的表面围设有一圈阻焊环2，而且模组基板1的表面还设有基板引脚(Pad)101。如图3和图4所示，芯片3的表面形成有光刻胶环4，且芯片3的表面还形成有连接凸柱5，该连接凸柱5位于光刻胶环4所围设的区域内。芯片3倒装在模组基板1上，以使阻焊环2与光刻胶环4相贴合，从而围设成封闭的容纳腔体10，该连接凸柱5位于容纳腔体10内，并与模组基板1焊接固定。塑封层6塑封于模组基板1的表面，以完全覆盖芯片3。
具体封装时，由于芯片3表面的光刻胶环4的位置与模组基板1表面的阻焊环2的位置相对应，因此，如图5所示，当芯片3贴装在模组基板1上后，光刻胶环4、阻焊环2配合模组基板1的表面和芯片3的表面能够共同形成封闭的容纳腔体10，以用于对内部的功能元件(例如：IDT)进行保护。并且，本实施例中，通过连接凸柱5与模组基板1的焊接固定，一方面提高了芯片3与模组基板1连接的稳定性；另一方面，在焊接过程中通过连接凸柱5端部的部分融化而降低连接凸柱5的高度，从而使得阻焊环2与光刻胶环4更加紧密贴合，以缩小阻焊环2与光刻胶环4之间的缝隙，能够避免塑封材料进入到容纳腔体10内。由此，可省去对芯片3的覆膜工艺，不仅节约了生产成本，而且简化了生产流程，提高了生产效率。
可以理解的是，在实际生产过程中，当阻焊环2与光刻胶环4相贴合时，阻焊环2与光刻胶环4之间不可能完全密封，从而使得阻焊环2与光刻胶环4之间会形成预设大小的缝隙。本实施例中，通过在连接凸柱5与模组基板1的焊接过程中，将阻焊环2与光刻胶环4之间的缝隙不断缩小，最终形成该预设大小的缝隙，从而使得该预设大小的缝隙小于塑封层6的塑封材料的颗粒直径。由此，塑封层6的塑封材料无法通过该预设大小的缝隙进入到容纳腔体10内。
此外，优选地，该塑封层6的塑封材料应至少满足以下条件之一：第一、塑封材料的颗粒直径大于预设直径；第二，塑封材料的流动速度小于预设流速；第三，塑封材料的粘性大于预设粘性。可以理解的是，当塑封材料的颗粒直径越大时，则越不容易通过缝隙流入容纳腔体10内，反之，则越容易流入容纳腔体10内。类似的，当塑封材料的流动速度越慢时，则越不容易通过缝隙流入容纳腔体10内，反之，则越容易流入容纳腔体10内。当塑封材料的粘性越大时，则越不容易通过缝隙流入容纳腔体10内，反之，则越容易流入容纳腔体10内。因此，在选择塑封材料时，应尽可能选择颗粒直径较大、流动速度较慢、粘性较大的材料，从而能够在塑封过程中，减少塑封材料进入容纳腔体10的可能性，以避免污染滤波器。可以理解的是，本实施例中列举的三种条件仅为较优的选择条件，在其他实施例中，还可以新增其他的选择条件，并且，塑封材料满足的条件越多，则塑封效果越好，具体可根据实际塑封需求对塑封材料进行适应性选择即可。
如图1所示，在上述实施例中，优选地，阻焊环2具有第一预设高度h1，光刻胶环4具有第二预设高度h2，连接凸柱5具有第三预设高度H，h1、h2和H满足以下关系：H＜h1+h2+5um。
由此，可根据阻焊环2和光刻胶环4高度的不同，对连接凸柱5的高度进行精确控制，以保证最佳的安装效果。
如图3所示，在上述实施例中，芯片3的表面形成有用于保护芯片3的钝化层301，钝化层301的表面开设有电镀槽302，且电镀槽302位于光刻胶环4所围设的区域内。该电镀槽302的底部设有金属引脚(Pad)303，金属引脚303上电镀形成有该连接凸柱5(如图4所示)。由此，利用电镀的方式形成该连接凸柱5，通过控制电镀时间能够精准控制连接凸柱5的电镀高度，以满足安装需求。
如图4所示，在上述实施例中，优选地，连接凸柱5包括第一电镀段51和第二电镀段52。具体的，第一电镀段51呈圆柱形(也可以是长方体形)，并由Cu材料形成，在电镀该第一电镀段51之前需要预先在金属引脚303上溅射一层薄薄的金属层，然后，在该金属层上电镀Cu材料，当电镀一定高度后停止Cu材料的电镀，形成该圆柱形的第一电镀段51。完成第一电镀段51的电镀后，在第一电镀段51的顶部电镀SnAg材料，并使得SnAg材料呈半球状，直至该连接凸柱5的整体高度达到第三预设高度H(包含基板引脚101)时停止电镀。可以理解的是，本实施例中，与模组基板1进行焊接固定的是第二电镀段52，通过将第二电镀段52设计为半球状，从而在于模组基板1进行焊接的过程中，第二电镀段52受热融化，从而与模组基板1的表面大面积接触，最终焊接完成后的第二电镀段52大致呈圆柱形状(如图1所示)，因此，在焊接过程中，第二电镀段52的高度会略有降低，以此来缩小阻焊环2与光刻胶环4之间的缝隙。此外，第一电镀段51设计为圆柱形状是为了将第二电镀段52的起始电镀高度升高，从而避免第二电镀段52占用过大的面积，如果直接从金属引脚303开始电镀一个半球状的第二电镀段52，则第二电镀段52的尺寸会过大，不利于其余元件的安装以及与模组基板1的焊接。
在另一实施例中，也可以是第一电镀段51呈圆柱形，并由Cu材料形成；第二电镀段52呈半球形，并由SnAg材料和Ni材料(也可以选用其他材料)共同形成。该第一电镀段51和第二电镀段52的具体电镀材料可根据实际需要进行适应性选择，在此不做限定。
<第二实施例>
在第一实施例的基础上，本发明第二实施例还提供一种CSP滤波器的封装结构的制备方法，具体包括步骤S1～S6：
S1：在芯片3的表面围设一圈光刻胶围墙，形成光刻胶环4。
如图3所示，在芯片3的表面形成钝化层301，并在钝化层301的表面围设一圈光刻胶围墙，形成光刻胶环4。并且，在该钝化层301的表面开设电镀槽302，使得电镀槽302位于该光刻胶环4所围设的区域内，并将金属引脚303设置于电镀槽302内。
S2：在光刻胶环4围设的区域内，电镀形成连接凸柱5。
如图4所示，当形成光刻胶环4后，预先在金属引脚303上溅射一层薄薄的金属层，然后，在金属层上电镀Cu材料，形成圆柱形的第一电镀段51。之后，在第一电镀段51上电镀SnAg材料，形成半球形的第二电镀段52，从而形成该连接凸柱5。其中，通过控制电镀时间使得电镀后的整体高度H’满足公式：H’＝H+基板引脚101的高度，并且，H＜h1+h2+5um。
S3：在模组基板1的表面围设一圈阻焊剂，形成阻焊环2。
如图2所示，在预制的模组基板1上围设一圈阻焊剂，从而形成阻焊环2。可以理解的是，该阻焊环2可以在形成模组基板1时，与模组基板1一体成型，也可以在形成模组基板1后，在模组基板1上二次成型该阻焊环2。其中，该步骤S3与步骤S1可同时进行，以提高生产效率。
S4：贴装芯片。
如图5所示，通过将芯片3倒装在模组基板1上，以使得光刻胶环4与阻焊环2相接触，从而围设成封闭的容纳腔体10，并使得连接凸柱5位于容纳腔体10内且与模组基板1的表面相接触。
S5：焊接连接凸柱5。
具体的，当完成芯片3的贴装后，通过回流焊，将连接凸柱5与模组基板1的表面焊接固定，从而使得光刻胶环4与阻焊环5紧密贴合。
S6：塑封。
如图1所示，当完成连接凸柱5的焊接固定后，将塑封材料塑封于模组基板1的表面，以完全覆盖芯片3，从而形成上述CSP滤波器的封装结构。
此外，可以理解的是，上述步骤S1～S6仅为单个CSP滤波器的封装结构的制备过程，在具体生产时，可将多个模组基板1同时放置于载板上，从而一次性完成多个CSP滤波器的封装结构的制备，后续通过单片切割形成单个CSP滤波器的封装结构，以提高生产效率。
<第三实施例>
如图7所示，在第一实施例的基础上，本发明第三实施例还提供一种电路结构。该电路结构包括电路板100，以及安装在电路板100上的多个上述CSP滤波器的封装结构101，和/或其他分立元器件102、103。
<第四实施例>
在第一实施例的基础上，本发明第四实施例还提供一种电子设备，该电子设备包括上述CSP滤波器的封装结构，可以是智能手机、平板电脑、可穿戴电子设备、智能网联汽车等。
上面对本发明所提供的CSP滤波器的封装结构、制备方法、电路结构和电子设备进行了详细的说明。对本领域的一般技术人员而言，在不背离本发明实质内容的前提下对它所做的任何显而易见的改动，都将构成对本发明专利权的侵犯，将承担相应的法律责任。

Claims (10)

1.一种CSP滤波器的封装结构，其特征在于包括：
模组基板，所述模组基板的表面围设有阻焊环；
芯片，所述芯片的表面形成有光刻胶环，且所述芯片的表面还形成有连接凸柱，所述连接凸柱位于所述光刻胶环所围设的区域内；
所述芯片倒装在所述模组基板上，以使所述阻焊环与所述光刻胶环相贴合，从而围设成封闭的容纳腔体；所述连接凸柱位于所述容纳腔体内，并与所述模组基板焊接固定；
塑封层，塑封于所述模组基板的表面，以完全覆盖所述芯片。
2.如权利要求1所述的封装结构，其特征在于：
所述阻焊环具有第一预设高度h1，所述光刻胶环具有第二预设高度h2，所述连接凸柱具有第三预设高度H，所述h1、h2和H满足以下关系：H＜h1+h2+5um。
3.如权利要求1所述的封装结构，其特征在于：
所述阻焊环与所述光刻胶环相贴合，以使所述阻焊环与所述光刻胶环之间形成预设大小的缝隙；其中，所述预设大小的缝隙小于所述塑封层的塑封材料的颗粒直径。
4.如权利要求1所述的封装结构，其特征在于：
所述芯片的表面形成有用于保护所述芯片的钝化层，所述钝化层的表面开设有电镀槽，且所述电镀槽位于所述光刻胶环所围设的区域内；
所述电镀槽的底部设有金属引脚，所述金属引脚上电镀形成有所述连接凸柱。
5.如权利要求4所述的封装结构，其特征在于：
所述连接凸柱包括第一电镀段和第二电镀段，所述第一电镀段形成于所述金属引脚上，并具有第一预设形状，所述第二电镀段形成于所述第一电镀段的顶部，并具有第二预设形状；其中，形成所述第一电镀段的材料与形成所述第二电镀段的材料不同。
6.如权利要求5所述的封装结构，其特征在于：
所述第一电镀段呈圆柱形，并由Cu材料形成；所述第二电镀段呈半球形，并由SnAg材料形成；
所述第一电镀段呈圆柱形，并由Cu材料形成；所述第二电镀段呈半球形，并由SnAg材料和Ni材料共同形成。
7.如权利要求3所述的封装结构，其特征在于：
所述塑封层的塑封材料至少满足：所述塑封材料的颗粒直径大于预设直径；和/或，所述塑封材料的流动速度小于预设流速；和/或，所述塑封材料的粘性大于预设粘性。
8.一种CSP滤波器的封装结构的制备方法，其特征在于包括以下步骤：
在芯片的表面围设一圈光刻胶围墙，形成光刻胶环；
在所述光刻胶环围设的区域内，电镀形成连接凸柱；
在模组基板的表面围设一圈阻焊剂，形成阻焊环；
将芯片倒装在模组基板上，以使得所述光刻胶环与阻焊环相接触，从而围设成封闭的容纳腔体，并使所述连接凸柱位于所述容纳腔体内，并与所述模组基板的表面相接触；
通过回流焊，将所述连接凸柱与所述模组基板的表面焊接固定，从而使得所述光刻胶环与所述阻焊环紧密贴合；
将塑封材料塑封于模组基板的表面，以完全覆盖所述芯片，从而形成CSP滤波器的封装结构。
9.一种电路结构，其特征在于包括权利要求1～7中任意一项所述的CSP滤波器的封装结构。
10.一种电子设备，其特征在于包括权利要求1～7中任意一项所述的CSP滤波器的封装结构。
CN202211616796.4A 2022-12-01 2022-12-15 Csp滤波器的封装结构、制备方法、电路结构和电子设备 Pending CN116130429A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/CN2023/128763 WO2024114268A1 (zh) 2022-12-01 2023-10-31 Csp滤波器的封装结构、制备方法、电路结构及电子设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202211539215 2022-12-01
CN2022115392151 2022-12-01

Publications (1)

Publication Number Publication Date
CN116130429A true CN116130429A (zh) 2023-05-16

Family

ID=86296540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211616796.4A Pending CN116130429A (zh) 2022-12-01 2022-12-15 Csp滤波器的封装结构、制备方法、电路结构和电子设备

Country Status (2)

Country Link
CN (1) CN116130429A (zh)
WO (1) WO2024114268A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024114268A1 (zh) * 2022-12-01 2024-06-06 唯捷创芯(天津)电子技术股份有限公司 Csp滤波器的封装结构、制备方法、电路结构及电子设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8900931B2 (en) * 2007-12-26 2014-12-02 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
CN103474367A (zh) * 2013-09-27 2013-12-25 江阴长电先进封装有限公司 一种芯片的微凸点封装结构的成形方法
CN104868872A (zh) * 2015-04-21 2015-08-26 江苏长电科技股份有限公司 声表面波滤波器封装结构
CN108512523B (zh) * 2017-11-06 2021-12-14 苏州汉天下电子有限公司 压电声波器件的封装方法及封装结构
CN114499448A (zh) * 2021-12-28 2022-05-13 厦门云天半导体科技有限公司 基于倒装对位键合的扇出型滤波器封装结构及其制作方法
CN115085684A (zh) * 2022-07-18 2022-09-20 偲百创(无锡)科技有限公司 一种功率放大器模组封装结构及其封装方法
CN116130429A (zh) * 2022-12-01 2023-05-16 唯捷创芯(天津)电子技术股份有限公司 Csp滤波器的封装结构、制备方法、电路结构和电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024114268A1 (zh) * 2022-12-01 2024-06-06 唯捷创芯(天津)电子技术股份有限公司 Csp滤波器的封装结构、制备方法、电路结构及电子设备

Also Published As

Publication number Publication date
WO2024114268A1 (zh) 2024-06-06

Similar Documents

Publication Publication Date Title
CN101335253B (zh) 半导体封装体以及使用半导体封装体的半导体器件
US7772687B2 (en) Multiple electronic component containing substrate
CN100386875C (zh) 半导体器件
JP2001319992A (ja) 配線基板、半導体装置及びそれらの製造方法
KR20060080549A (ko) 반도체 장치
US8841759B2 (en) Semiconductor package and manufacturing method thereof
US20080036094A1 (en) Functional device-mounted module and a method for mounting functional device-mounted module
JP5370599B2 (ja) 電子部品モジュールおよび電子部品素子
WO2007075648A2 (en) Component stacking for integrated circuit electronic package
WO2024114268A1 (zh) Csp滤波器的封装结构、制备方法、电路结构及电子设备
CN114823651A (zh) 一种带有滤波器的射频系统模块封装结构及方法
CN114695146A (zh) 一种板级系统级封装方法、结构、电路板及形成方法
CN109037430B (zh) 带有双围堰及外移通孔的芯片封装结构及其制作方法
CN212342619U (zh) 一种圆片级芯片扇出三维堆叠封装结构
CN212461680U (zh) 一种圆片级芯片扇出三维堆叠封装结构
CN211125623U (zh) 模组化封装结构
JP4898396B2 (ja) 弾性波デバイス
CN112509932A (zh) 一种系统级封装方法和电子设备
CN218958893U (zh) 低成本空腔滤波器模组、电路及电子产品
JP3781998B2 (ja) 積層型半導体装置の製造方法
CN115763436B (zh) 打线式电磁屏蔽结构、屏蔽方法、电路结构和电子设备
CN221151326U (zh) 芯片封装结构以及射频前端模组
CN219350227U (zh) 一种带有滤波器的射频系统模块封装结构
CN220254474U (zh) 一种滤波器封装结构、模组及电子产品
CN219477945U (zh) 空腔滤波器系统级封装模组和电子产品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination