CN116092938A - 堆叠纳米片环栅晶体管及其制备方法 - Google Patents

堆叠纳米片环栅晶体管及其制备方法 Download PDF

Info

Publication number
CN116092938A
CN116092938A CN202211431331.1A CN202211431331A CN116092938A CN 116092938 A CN116092938 A CN 116092938A CN 202211431331 A CN202211431331 A CN 202211431331A CN 116092938 A CN116092938 A CN 116092938A
Authority
CN
China
Prior art keywords
source
forming
layer
channel
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211431331.1A
Other languages
English (en)
Inventor
高建峰
刘卫兵
周娜
李俊杰
杨涛
李俊峰
罗军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202211431331.1A priority Critical patent/CN116092938A/zh
Publication of CN116092938A publication Critical patent/CN116092938A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种堆叠纳米片环栅晶体管及其制备方法，具体包括：提供衬底，衬底一侧具有支撑部，在支撑部上具有交替层叠的牺牲层和沟道层，支撑部、牺牲层和沟道层构成鳍片；形成跨鳍片的假栅；在假栅两侧形成侧墙；在侧墙两侧形成源/漏区域；从源/漏区域向中心方向刻蚀掉牺牲层的边缘部分，形成内嵌的凹槽；沉积内侧墙介质，覆盖整个表面并充满凹槽；利用各向异性刻蚀，去除内侧墙介质位于水平方向上的部分；在源/漏区域的底部形成隔离层；利用各向同性刻蚀，去除内侧墙介质位于垂直方向上的部分；将沟道层进行外延生长，在隔离层上方形成源/漏极。本发明利用源/漏区域底部的隔离层，消除源漏之间的衬底寄生沟道。

Description

堆叠纳米片环栅晶体管及其制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种堆叠纳米片环栅晶体管及其制备方法。
背景技术
GAAFET(Gate all around Field Effect Transistors)，又称环栅晶体管，是一种继续延续现有半导体技术路线的新兴技术，可进一步增强栅极控制能力，克服当前技术的物理缩放比例和性能限制。
GAA-FET的一种实现结构，是以堆叠纳米片(Stacked Nanosheet)形式出现的。堆叠纳米片GAA-FET源漏之间的衬底寄生沟道(寄生FinFET)会导致GAA器件特性劣化，短沟下栅控失效，因此常规堆叠纳米片GAA-FET的CMOS集成工艺中，通常需要在硅衬底(或阱区域)上进行与器件源漏掺杂类型相反的重掺杂，以削弱或避免源漏之间的衬底寄生沟道漏电。但是，重掺杂的衬底分别在源漏区域之间形成双边重掺杂PN结，从而增大了源漏区域的反向结漏电，并增加器件的整体漏电流。
发明内容
为解决上述问题，本发明提供了一种堆叠纳米片环栅晶体管及其制备方法，通过集成工艺在源漏区域底部形成一层隔离层，消除了源漏之间的衬底寄生沟道。
一方面，本发明提供一种堆叠纳米片环栅晶体管的制备方法，包括：
提供衬底，所述衬底的一侧具有支撑部，在所述支撑部上具有交替层叠的牺牲层和沟道层，所述支撑部、所述牺牲层和所述沟道层构成鳍片，在相邻的两个鳍片之间形成有浅槽隔离区；
形成跨所述鳍片的假栅；
在所述假栅两侧形成侧墙；
对所述鳍片进行刻蚀，刻蚀停止于所述支撑部的表面，在所述侧墙两侧形成用于制备源/漏极的源/漏区域；
从所述源/漏区域向中心方向刻蚀掉所述牺牲层的边缘部分，形成内嵌的凹槽；
沉积内侧墙介质，所述内侧墙介质覆盖整个表面并充满所述凹槽；
利用各向异性刻蚀，去除所述内侧墙介质位于水平方向上的部分；
在所述源/漏区域的底部形成隔离层；
利用各向同性刻蚀，去除所述内侧墙介质位于垂直方向上的部分；
将所述沟道层进行外延生长，在所述隔离层上方形成源/漏极。
可选地，所述在所述源/漏区域的底部形成隔离层，包括：
通过沉积绝缘介质的方式形成所述隔离层。
可选地，所述绝缘介质包括氧化硅、氮化硅和氮氧化硅的任意一种。
可选地，所述在所述源/漏区域的底部形成隔离层，包括：
对所述源/漏区域进行氧化处理，在所述支撑部的表面形成一层氧化物薄膜，将所述氧化物薄膜作为所述隔离层。
可选地，所述氧化物薄膜为氧化硅。
可选地，所述方法还包括：
形成所述源/漏极之后，沉积层间介质，对所述层间介质进行化学机械抛光，直至露出所述假栅；
去除所述假栅；
去除所述牺牲层，释放所述沟道层以形成纳米片沟道；
形成环绕所述纳米片沟道的金属栅；
形成分别与所述源/漏极和所述金属栅接触的接触孔，在所述接触孔中形成导电通道。
另一方面，本发明提供一种堆叠纳米片环栅晶体管，包括：
衬底，所述衬底的一侧具有支撑部；
纳米片沟道，位于所述支撑部上，包括多个沟道层；
金属栅，环绕所述纳米片沟道；
源/漏极，与所述纳米片沟道连接；
隔离层，位于所述源/漏极下方。
可选地，所述隔离层为一层绝缘介质，形成于所述支撑部表面上方。
可选地，所述隔离层为所述支撑部本身的表面材料被氧化后形成的一层氧化物薄膜。
可选地，还包括：
层间介质，位于所述源/漏极上方；
形成于所述层间介质内的分别与所述源/漏极和所述金属栅连接的导电通道。
本发明提供的堆叠纳米片环栅晶体管及其制备方法，在形成内侧墙的过程中，通过沉积绝缘介质的方式或者对源/漏区域进行氧化处理的方式，在源/漏区域的底部形成一个隔离层，然后在隔离层上方通过沟道层的外延生长形成源/漏极，相比于现有技术，该隔离层可以消除源漏之间的衬底寄生沟道。通过本发明可以去除有源区的重掺杂等步骤，节省工艺成本。
附图说明
图1为本发明一实施例在提供的衬底上形成鳍片后的立体结构示意图；
图2为图1所示结构沿X-X’方向的剖面视图；
图3为形成假栅之后的立体结构示意图；
图4为图3所示结构沿Y-Y’方向的剖面视图；
图5为形成侧墙之后的立体结构示意图；
图6为图5所示结构沿Y-Y’方向的剖面视图；
图7为刻蚀鳍片形成源/漏区域之后的立体结构示意图；
图8为图7所示结构沿Y-Y’方向的剖面视图；
图9为刻蚀牺牲层边缘之后沿Y-Y’方向的剖面视图；
图10为沉积内侧墙介质之后沿Y-Y’方向的剖面视图；
图11为去除内侧墙介质水平部分之后沿Y-Y’方向的剖面视图；
图12为源/漏区域的底部形成隔离层之后沿Y-Y’方向的剖面视图；
图13为去除内侧墙介质垂直部分之后沿Y-Y’方向的剖面视图；
图14为形成源/漏极之后沿Y-Y’方向的剖面视图；
图15为源/漏极上方沉积层间介质之后沿Y-Y’方向的剖面视图；
图16为去除假栅之后沿Y-Y’方向的剖面视图；
图17为去除牺牲层之后沿Y-Y’方向的剖面视图；
图18为形成金属栅之后沿Y-Y’方向的剖面视图；
图19为形成导电通道之后沿Y-Y’方向的剖面视图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
本发明一实施例提供一种堆叠纳米片环栅晶体管的制备方法，包括以下步骤：
S1，提供衬底，衬底的一侧具有支撑部，在支撑部上具有交替层叠的牺牲层和沟道层，支撑部、牺牲层和沟道层构成鳍片，在相邻的两个鳍片之间形成有浅槽隔离区；
S2，形成跨鳍片的假栅；
S3，在假栅两侧形成侧墙；
S4，对鳍片进行刻蚀，刻蚀停止于支撑部的表面，在侧墙两侧形成用于制备源/漏极的源/漏区域；
S5，从源/漏区域向中心方向刻蚀掉牺牲层的边缘部分，形成内嵌的凹槽；
S6，沉积内侧墙介质，该内侧墙介质覆盖整个表面并充满内嵌的凹槽；
S7，利用各向异性刻蚀，去除内侧墙介质位于水平方向上的部分；
S8，在源/漏区域的底部形成隔离层；
S9，利用各向同性刻蚀，去除内侧墙介质位于垂直方向上的部分；
S10，将沟道层进行外延生长，在隔离层上方形成源/漏极。
下面对上述步骤进行更详细地描述。
在步骤S1，参考图1和图2，图1示出了在衬底101上形成鳍片结构后的立体结构示意图，图2示出了图1的立体结构沿X-X’方向的剖面视图。首先，提供衬底101，一般采用硅衬底，衬底101的一侧具有支撑部1011，在支撑部1011上具有交替层叠的牺牲层102和沟道层103，图1示出了3层牺牲层102和3层沟道层103交替层叠的情形，牺牲层102常用的是SiGe，沟道层103常用的是Si，牺牲层102/沟道层103为超晶格结构，支撑部1011、牺牲层102和沟道层103构成鳍片，在相邻的两个鳍片之间形成有浅槽隔离STI(Shallow TrenchIsolation)区104。上述结构的制备过程可以参照现有技术实现，本申请不再展开叙述。
在步骤S2，形成跨鳍片的假栅。参考图3和图4，图3示出了形成跨鳍片的假栅后的立体结构示意图，图4示出了图3的立体结构沿Y-Y’方向的剖面视图。具体步骤为：沉积假栅材料层(多晶硅或者非晶硅)，然后沉积假栅硬掩膜层，该假栅硬掩膜层的材料可以是氧化物、碳化物、有机物等。通过光刻和刻蚀工艺形成跨鳍片的假栅105，刻蚀后，保留假栅105上方的假栅硬掩膜层106。
在步骤S3，在假栅两侧形成侧墙。参考图5和图6，图5示出了形成侧墙后的立体结构示意图，图6示出了图5的立体结构沿Y-Y’方向的剖面视图。具体步骤为：沉积一层侧墙介质，可以是氮化硅或掺杂氧化硅等介质，然后刻蚀水平方向的侧墙介质，仅保留假栅105和假栅硬掩膜层106侧壁的介质，形成侧墙107。
在步骤S4，对鳍片进行刻蚀，刻蚀停止于支撑部的表面，在侧墙两侧形成用于制备源/漏极的源/漏区域。参考图7和图8，图7示出了形成源/漏区域后的立体结构示意图，图8示出了图7的立体结构沿Y-Y’方向的剖面视图。具体步骤为：采用假栅硬掩膜层106和侧墙107作为掩膜，通过刻蚀工艺对鳍片进行源漏刻蚀。
在步骤S5，参考图9，在图8的基础上，从源/漏区域向中心方向刻蚀掉牺牲层(本实施例中SiGe层)102的边缘部分，形成内嵌的凹槽。刻蚀时考虑牺牲层(SiGe层)102和沟道层(Si层)103具有比较大的刻蚀选择比，保证沟道层103的完整。
在步骤S6，参考图10，沉积内侧墙介质1081，可以与前面沉积的侧墙介质相同，例如氮化硅，掺杂氧化硅，或掺杂碳化硅NDC，该内侧墙介质1081覆盖整个表面并充满内嵌的凹槽。
在步骤S7，参考图11，利用各向异性刻蚀，去除内侧墙介质1081位于水平方向上的部分。
在步骤S8，在源/漏区域的底部形成隔离层，本实施例给出两种可行的实现方式。参考图12的(a)，通过沉积绝缘介质的方式在源/漏区域的底部形成隔离层1091。绝缘介质包括氧化硅、氮化硅和氮氧化硅的任意一种。或者，参考图12的(b)，对源/漏区域进行氧化处理，在支撑部的表面形成一层氧化物薄膜，将氧化物薄膜作为隔离层1092。由于一般衬底是硅衬底，因此这层氧化物薄膜为氧化硅。另外沟道层也是硅材料，由于内侧墙介质1081垂直部分的隔离作用，在进行氧化处理时，沟道层不会被氧化。
在步骤S9，利用各向同性刻蚀，去除内侧墙介质1081位于垂直方向上的部分，剩余的内侧墙介质构成内侧墙108。与图12给出的两种实施方式相对应地，图13的(a)示出了图12的(a)所示结构去除内侧墙介质位于垂直方向上的部分之后的结构示意图，图13的(b)示出了图12的(b)所示结构去除内侧墙介质位于垂直方向上的部分之后的结构示意图。
在步骤S10，沟道层103两端是暴露的，将沟道层103进行外延生长，在隔离层1091/1092上方形成源/漏极。具体地，源漏区域可利用合适的方法如金属有机化学气相沉积、分子束外延、液相外延、气相外延、选择性外延成长(selective epitaxial growth,SEG)、类似方法或前述的组合形成源极/漏极。同时对源漏区域进行掺杂，对于P型F，ET源漏区材料为硼(B)掺杂SiGe(SiGe:B)，对于N型FET，源漏区材料为磷(P)掺杂硅(Si)(Si:P)。图14的(a)示出了在隔离层1091上方形成源/漏极110的结构示意图，图14的(b)示出了在隔离层1092上方形成源/漏极110的结构示意图。
由上述制备过程可知，本发明实施例提供的堆叠纳米片环栅晶体管的制备方法，在形成内侧墙的过程中，通过沉积绝缘介质的方式或者对源/漏区域进行氧化处理的方式，在源/漏区域的底部形成一个隔离层，然后在隔离层上方形成源/漏极，相比于现有技术，该隔离层可以消除源漏之间的衬底寄生沟道。通过本发明可以去除有源区的重掺杂等步骤，节省工艺成本。
进一步地，在执行完步骤S10之后，还包括一些后续工艺。图14虽然给出了两种形成源/漏极110的结构示意图，但不论哪种结构，后续工艺都是相同的，以下仅以图14的(a)所示结构为基础结构进行举例说明。
具体地，制备方法还包括：
步骤S11，参考图15，形成源/漏极110之后，沉积层间介质111，对层间介质111进行化学机械抛光，并去除假栅硬掩膜层106，直至露出所述假栅105。
步骤S12，参考图16，去除假栅105，通过选择性刻蚀或者腐蚀工艺，将前述的多晶硅(PolySi，p-si)或非晶硅(a-si)形成的假栅105蚀掉。
步骤S13，参考图17，去除牺牲层102，释放沟道层103以形成纳米片沟道。
步骤S14，参考图18，形成环绕纳米片沟道的金属栅112。依次沉积高K金属栅，并进行CMP。
步骤S15，参考图19，在顶部沉积层间介质，并进行介质CMP，然后进行接触孔光刻与刻蚀，形成分别与源/漏极110和金属栅112接触的接触孔，在接触孔中形成导电通道113。
另一方面，本发明另一实施例还提供一种堆叠纳米片环栅晶体管，可以参考图14，包括：
衬底101，衬底的一侧具有支撑部；
纳米片沟道，位于支撑部上，包括多个沟道层103；
金属栅112，环绕纳米片沟道；
源/漏极110，与纳米片沟道连接；
隔离层1091/1092，位于源/漏极110下方。
作为一种实施方式，如图14的(a)所示，隔离层1091为一层绝缘介质，形成于支撑部表面上方。
作为一种实施方式，如图14的(b)所示，隔离层1092为支撑部本身的表面材料被氧化后形成的一层氧化物薄膜。
另外，参考图19，本发明实施例的堆叠纳米片环栅晶体管，还包括：
层间介质111，位于源/漏极110上方；
形成于层间介质111内的分别与源/漏极110和金属栅112连接的导电通道113。
本发明实施例的堆叠纳米片环栅晶体管，是经过前述方法实施例所形成的，其中各部分的材料及特性可以参考上述方法实施例，在此不再展开论述。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种堆叠纳米片环栅晶体管的制备方法，其特征在于，所述方法包括：
提供衬底，所述衬底的一侧具有支撑部，在所述支撑部上具有交替层叠的牺牲层和沟道层，所述支撑部、所述牺牲层和所述沟道层构成鳍片，在相邻的两个鳍片之间形成有浅槽隔离区；
形成跨所述鳍片的假栅；
在所述假栅两侧形成侧墙；
对所述鳍片进行刻蚀，刻蚀停止于所述支撑部的表面，在所述侧墙两侧形成用于制备源/漏极的源/漏区域；
从所述源/漏区域向中心方向刻蚀掉所述牺牲层的边缘部分，形成内嵌的凹槽；
沉积内侧墙介质，所述内侧墙介质覆盖整个表面并充满所述凹槽；
利用各向异性刻蚀，去除所述内侧墙介质位于水平方向上的部分；
在所述源/漏区域的底部形成隔离层；
利用各向同性刻蚀，去除所述内侧墙介质位于垂直方向上的部分；
将所述沟道层进行外延生长，在所述隔离层上方形成源/漏极。
2.根据权利要求1所述的方法，其特征在于，所述在所述源/漏区域的底部形成隔离层，包括：
通过沉积绝缘介质的方式形成所述隔离层。
3.根据权利要求2所述的方法，其特征在于，所述绝缘介质包括氧化硅、氮化硅和氮氧化硅的任意一种。
4.根据权利要求1所述的方法，其特征在于，所述在所述源/漏区域的底部形成隔离层，包括：
对所述源/漏区域进行氧化处理，在所述支撑部的表面形成一层氧化物薄膜，将所述氧化物薄膜作为所述隔离层。
5.根据权利要求4所述的方法，其特征在于，所述氧化物薄膜为氧化硅。
6.根据权利要求1所述的方法，其特征在于，所述方法还包括：
形成所述源/漏极之后，沉积层间介质，对所述层间介质进行化学机械抛光，直至露出所述假栅；
去除所述假栅；
去除所述牺牲层，释放所述沟道层以形成纳米片沟道；
形成环绕所述纳米片沟道的金属栅；
形成分别与所述源/漏极和所述金属栅接触的接触孔，在所述接触孔中形成导电通道。
7.一种堆叠纳米片环栅晶体管，其特征在于，包括：
衬底，所述衬底的一侧具有支撑部；
纳米片沟道，位于所述支撑部上，包括多个沟道层；
金属栅，环绕所述纳米片沟道；
源/漏极，与所述纳米片沟道连接；
隔离层，位于所述源/漏极下方。
8.根据权利要求7所述的堆叠纳米片环栅晶体管，其特征在于，所述隔离层为一层绝缘介质，形成于所述支撑部表面上方。
9.根据权利要求7所述的堆叠纳米片环栅晶体管，其特征在于，所述隔离层为所述支撑部本身的表面材料被氧化后形成的一层氧化物薄膜。
10.根据权利要求7所述的堆叠纳米片环栅晶体管，还包括：
层间介质，位于所述源/漏极上方；
形成于所述层间介质内的分别与所述源/漏极和所述金属栅连接的导电通道。
CN202211431331.1A 2022-11-15 2022-11-15 堆叠纳米片环栅晶体管及其制备方法 Pending CN116092938A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211431331.1A CN116092938A (zh) 2022-11-15 2022-11-15 堆叠纳米片环栅晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211431331.1A CN116092938A (zh) 2022-11-15 2022-11-15 堆叠纳米片环栅晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN116092938A true CN116092938A (zh) 2023-05-09

Family

ID=86203298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211431331.1A Pending CN116092938A (zh) 2022-11-15 2022-11-15 堆叠纳米片环栅晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN116092938A (zh)

Similar Documents

Publication Publication Date Title
TWI699885B (zh) 半導體結構與其製作方法
KR100555567B1 (ko) 다중가교채널 트랜지스터 제조 방법
US8722472B2 (en) Hybrid CMOS nanowire mesh device and FINFET device
US20220359733A1 (en) Semiconductor device
US8709888B2 (en) Hybrid CMOS nanowire mesh device and PDSOI device
US20050199948A1 (en) Fin field effect transistors with epitaxial extension layers and methods of forming the same
US11469146B2 (en) Methods of performing fin cut etch processes for FinFET semiconductor devices
US10056467B2 (en) Semiconductor fin structure and method of forming the same
JP2011009296A (ja) 半導体装置及びその製造方法
KR100618827B1 (ko) ＦｉｎＦＥＴ을 포함하는 반도체 소자 및 그 제조방법
US20170365606A1 (en) Structure and method to prevent epi short between trenches in finfet edram
KR100618904B1 (ko) ＦｉｎＦＥＴ을 구비하는 반도체 소자 및 그 제조 방법
US20090014802A1 (en) Semiconductor device and method for manufacturing the same
US7256464B2 (en) Metal oxide semiconductor transistor and fabrication method thereof
CN115763254A (zh) 堆叠纳米片环栅晶体管及其制备方法
US10008496B1 (en) Method for forming semiconductor device having continuous fin diffusion break
CN116072542A (zh) 环珊tfet器件的制备方法
CN116092938A (zh) 堆叠纳米片环栅晶体管及其制备方法
US9653365B1 (en) Methods for fabricating integrated circuits with low, medium, and/or high voltage transistors on an extremely thin silicon-on-insulator substrate
JP2014049717A (ja) 半導体装置の製造方法および半導体装置
CN112992899B (zh) 一种半导体器件及其制造方法
CN113130488B (zh) 一种半导体器件及其制造方法
CN116722029A (zh) 一种半导体器件及其制备方法
US20210091211A1 (en) Semiconductor device
CN118299380A (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination