CN116089186A - 服务器调试系统、服务器和服务器调试方法 - Google Patents
服务器调试系统、服务器和服务器调试方法 Download PDFInfo
- Publication number
- CN116089186A CN116089186A CN202211695778.XA CN202211695778A CN116089186A CN 116089186 A CN116089186 A CN 116089186A CN 202211695778 A CN202211695778 A CN 202211695778A CN 116089186 A CN116089186 A CN 116089186A
- Authority
- CN
- China
- Prior art keywords
- debugging
- debug
- server
- signal
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2294—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by remote test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/2733—Test interface between tester and unit under test
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本申请涉及一种服务器调试系统、服务器和服务器调试方法,包括:调试管理模块,用于分别与至少一个待调试处理器的多个调试接口、本地调试设备连接;处理模块,与调试管理模块连接,用于向调试管理模块发送第一控制信号,还用于在接收到终端设备的调试信号时向调试管理模块发送所述调试信号;其中,调试管理模块还用于根据第一控制信号选择性地将目标待调试处理器的各所述调试接口连通至目标调试对象,并根据来自目标调试对象的调试信号,对与目标调试对象连接的调试接口进行调试,目标调试对象包括本地调试设备和终端设备中的至少一个。基于此,可以实现本地和远程对调试接口进行兼容调试,节约研发成本和资源。
Description
技术领域
本申请涉及服务器技术领域,特别是涉及一种服务器调试系统、服务器和服务器调试方法。
背景技术
在嵌入式系统的设计中,为了保证设计的正确性以及减少设计风险,需要对中央处理器(central processing unit,CPU)芯片进行验证和测试,由于CPU是通过引脚与外围交流的,需要传输的数据会通过引脚输入或者输出,因此可以通过连接CPU外围的联合测试工作组(Joint Test Action Group,JTAG)接口以监控JTAG引脚的信号,从而达到调试CPU的目的。
然而,随着芯片复杂程度的增加和研发团队的扩容,若需实现让外地的研发团队进行调试,则需要将主板或者系统整机分配到各个研发区域团队,如此会增加成本和资源浪费,且调试手段不灵活。
发明内容
基于此,有必要针对现有技术中对待调试处理器的调试接口进行调试的方案无法兼容远程调试的问题提供一种服务器调试系统、服务器和服务器调试方法。
为了实现上述目的,本申请提供了一种服务器调试系统,包括:
调试管理模块,用于分别与至少一个待调试处理器的多个调试接口、本地调试设备连接;
处理模块,与所述调试管理模块连接,用于向所述调试管理模块发送第一控制信号,还用于在接收到终端设备的调试信号时向所述调试管理模块发送所述调试信号;
其中,所述调试管理模块还用于根据所述第一控制信号选择性地将目标待调试处理器的各所述调试接口连通至目标调试对象,并根据来自所述目标调试对象的调试信号,对与所述目标调试对象连接的所述调试接口进行调试,所述目标调试对象包括所述本地调试设备和所述终端设备中的至少一个。
在其中一个实施例中,所述第一控制信号的数量为多个;所述调试管理模块包括:
传输单元,被配置有多个GPIO接收端和传输端,各所述GPIO接收端用于接收各所述第一控制信号;
逻辑切换单元,被配置有多个第一端、第二端、第三端及第四端,所述逻辑切换单元的多个第一端分别用于与多个所述调试接口对应连接,所述逻辑切换单元的第二端用于与所述本地调试设备连接,所述逻辑切换单元的第三端用于接收所述调试信号,所述逻辑切换单元的第四端与所述传输端连接,所述逻辑切换单元用于根据所述第一控制信号导通所述目标待调试处理器的各所述调试接口与所述目标调试对象之间的连接,并根据来自所述目标调试对象的调试信号进行调试。
在其中一个实施例中,所述处理模块被配置有调试端口和多个GPIO发送端口,所述调试端口可切换地连接至所述逻辑切换单元的第三端,所述调试端口用于传输所述调试信号,多个所述GPIO发送端口分别与多个所述GPIO接收端对应连接,多个所述GPIO发送端口用于将各所述第一控制信号传输至多个所述GPIO接收端。
在其中一个实施例中,所述服务器调试系统还包括:
选通模块,所述选通模块的第一端与所述处理模块的调试端口连接,所述选通模块的一第二端与所述逻辑切换单元的第三端连接;
其中,所述处理模块还配置有控制端口,所述控制端口与所述选通模块的受控端连接,所述处理模块还用于在控制端口输出切换信号以控制所述选通模块切换所述处理模块的调试端口与所述逻辑切换单元的第三端之间的通断状态。
在其中一个实施例中,所述传输单元还被配置有数据传输端,所述数据传输端分别与所述选通模块的另一个第二端、外部烧录器连接;
所述选通模块还用于根据所述切换信号切换所述选通模块的第一端与另一个第二端之间的通断状态;
其中,当所述处理模块与所述数据传输端连通时,所述处理模块根据所述外部烧录器对所述调试管理模块进行固件更新。
在其中一个实施例中,所述切换信号的电平状态包括高电平和低电平;
其中,当所述切换信号的电平状态为高电平时,所述切换信号用于控制所述选通模块的第一端与一第二端连通;
当所述切换信号的电平状态为低电平时,所述切换信号用于控制所述选通模块的第一端与另一个第二端连通。
在其中一个实施例中,所述服务器调试系统还包括第一接口连接器和第二接口连接器,所述逻辑切换单元的第二端通过所述第一接口连接器与所述本地调试设备连接,所述数据传输端通过所述第二接口连接器与所述外部烧录器连接。
在其中一个实施例中,所述服务器调试系统还包括:
跳线器,所述跳线器用于向多个所述GPIO接收端对应输出多个所述第一控制信号。
在其中一个实施例中,所述处理模块还被配置有远程控制端口,所述远程控制端口用于在所述终端设备建立连接时接收第二控制信号和调试信号,所述第二控制信号用于驱动所述处理模块发送所述第一控制信号。
本申请提供了一种服务器,包括:
至少一个待调试处理器,所述待调试处理器包括多个调试接口;
如上所述的服务器调试系统。
本申请提供了一种服务器调试方法,包括:
驱动处理模块向调试管理模块发送第一控制信号,以控制所述调试管理模块选择性地将目标待调试处理器的各调试接口连通至目标调试对象,所述目标调试对象包括本地调试设备和终端设备中的至少一个;
控制所述调试管理模块根据来自所述目标调试对象的调试信号,对与所述目标调试对象连接的所述调试接口进行调试;
其中,所述调试管理模块用于分别与至少一待调试处理器的多个所述调试接口、所述处理模块及所述本地调试设备连接。
上述服务器调试系统、服务器和服务器调试方法,通过处理模块控制其与调试管理模块的通断状态,并将第一控制信号发送至调试管理模块,调试管理模块则根据该通断状态和第一控制信号,能够选择性地将多路调试接口对应连接至本地调试设备和终端设备,使得本地调试者可以通过本地调试设备进行调试调试接口的工作、远程调试者可以使用终端设备通过处理模块进行调试调试接口的工作,由此实现对调试方式进行灵活切换,实现本地和远程兼容调试,节约研发成本和资源。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案,下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为一实施例中提供的服务器调试系统的结构示意图之一;
图2为一实施例中提供的服务器调试系统的结构示意图之二;
图3为一实施例中提供的服务器调试系统的结构示意图之三;
图4为一实施例中提供的服务器调试方法的流程示意图。
附图标记说明:
调试管理模块:100;处理模块:200;选通模块:300;第一接口连接器:400;第二接口连接器:500;跳线器:600;传输单元:101;逻辑切换单元:102。
具体实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。
在此使用时,单数形式的“一”、“一个”和“所述/该”也可以包括复数形式,除非上下文清楚指出另外的方式。还应当理解的是,术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在,但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时,在本说明书中,术语“和/或”包括相关所列项目的任何及所有组合。
联合测试工作组(Joint Test Action Group,JTAG)是一种国际标准测试协议,该标准规定了进行边界扫描所需要的硬件和软件,JTAG一般具有以下功能:一是用作下载器,实现程序的下载;二是用于调试(Debug),由于芯片通过引脚与外围设备进行交互,故通过在芯片中插入扫描链可实现对引脚信号的监控,即利用边界扫描对芯片内部节点进行调试;三是用于测试,可以测试芯片的电气特性,检测芯片是否存在问题。进一步地,标准的JTAG接口是四线,分别为TMS(模式选择线)、TCK(时钟线)、TDI(数据输入线)、TDO(数据输出线),针对调试功能,芯片在器件内部定义一个测试访问口(Test Access Port,TAP),通过专用的JTAG测试工具可以对芯片内部节点进行调试。因此,对于一个含有JTAG Debug接口模块的CPU,只要时钟正常,就可通过JTAG接口访问CPU的内部寄存器、挂在CPU总线上的设备以及内置模块的寄存器,所以利用调试工具接通至CPU外围的JTAG接口连接器,以连接至CPU的JTAG引脚,从而检查CPU内部各功能模块是否有问题,并做故障检查分析,但以上方式属于本地调试,无法实现远程调试,在实际开发场景中应用十分不便。
基于此,本申请提供一种服务器调试系统以克服上述缺陷,请参阅图1,所述服务器调试系统包括调试管理模块100和处理模块200。
调试管理模块100用于分别与至少一个待调试处理器的多个调试接口、本地调试设备连接。
其中,待调试处理器可以是中央处理器CPU,调试接口可以是JTAG接口,CPU的数量不受限制,可以是单个或多个,由于复杂的芯片通常采用芯粒(Chi plet)封装技术,Chiplet是将一类满足特定功能的裸片(Die),通过Die-To-Die内部互联技术实现多个模块芯片与底层基础芯片封装在一起,形成一个系统芯片,也即从设计时先针对每个功能单元进行分别制造,每个单元可以分别选择适合的半导体制程工艺,再经过先进的封装技术将各单元彼此互联,最终形成系统级芯片组,所以利用Chiplet封装技术组成的CPU可以定义多个Die,每个Die都有对应的JTAG调试接口,故单个待调试处理器是可以有多个调试接口的。进一步地,调试管理模块100包括复杂可编程逻辑器件(Complex Programmabl e LogicDevice,CPLD)、现场可编程的门阵列(Field Programmable Gate Arr ay,FPGA)和数字信号处理器(Developer Studio Project,DSP)等逻辑芯片的一种,本实施例优选CPLD作为调试管理模块100,其分别与各个调试接口连接,由此调试管理模块100可以根据调试需求将目标调试接口连接至本地调试设备,实现服务器系统的本地调试管理。
处理模块200与调试管理模块100连接,用于向调试管理模块100发送第一控制信号,还用于在接收到终端设备的调试信号时向调试管理模块100发送调试信号;调试管理模块100还用于根据第一控制信号选择性地将目标待调试处理器的各所述调试接口连通至目标调试对象,并根据来自目标调试对象的调试信号,对与目标调试对象连接的调试接口进行调试,目标调试对象包括本地调试设备和终端设备中的至少一个。
其中,处理模块200包括基板管理控制器(Baseboard Management Controller,BMC),可选地,BMC的型号可以是AST2600。BMC作为独立的管理芯片,其在整个服务器系统的正常运行过程中具有非常重要的作用,是服务器系统能够正常运行的保证,BMC具体用于监控服务器的温度、风扇转速、电源和电压等信息,并根据监控情况做相应的调节工作,以保证服务器系统处于健康状态,在系统未开机的状态下,BMC可以对系统进行固件升级、查看硬件设备和记录日志信息等操作,方便用户掌握服务器的工作状态,因此,BMC与调试管理模块100连接,远程调试者可以通过网络客户端控制BMC管理服务器,故处理模块200可根据远程调试者的需求向调试管理模块100发送第一控制信号,调试管理模块100通过分析第一控制信号,可以确定各个调试接口的导通对象,也即,各个调试接口能够对应连接至本地调试设备和终端设备,需要说明的是,终端设备和本地调试设备不可在同一时间对同一个调试接口进行访问,但在同一时间内,终端设备可以访问其中一部分调试接口,而本地调试设备可以访问剩余部分的调试接口。进一步地,调试管理模块100根据第一控制信号将目标待调试处理器的调试接口对应接通至目标调试对象后,所述目标调试对象则根据调试者的调试需求发送调试信号至调试管理模块100,调试管理模块100进一步将该调试信号传送至对应的调试接口,并将调试接口反馈的内容传送回目标调试对象,上述方案使调试者调试待调试处理器时可以在本地利用本地调试设备进行调试,也可以在远程利用处理模块200进行调试,大大提高调试方式的灵活性。
在上述示例中,通过增加处理模块200实现对调试方式进行灵活切换,其中,处理模块200能够控制与调试管理模块100的通断状态,并将第一控制信号发送至调试管理模块100,调试管理模块100则根据该通断状态和第一控制信号,能够选择性地将多路调试接口对应连接至本地调试设备和终端设备,使得本地调试者可以通过本地调试设备进行调试调试接口的工作、远程调试者可以使用终端设备通过处理模块200进行调试调试接口的工作,由此实现本地和远程兼容调试,节约研发成本和资源。
在一实施例中,如图2所示,第一控制信号的数量为多个,调试管理模块100包括传输单元101和逻辑切换单元102,传输单元101被配置有多个GPIO接收端和传输端,各所述GPIO接收端用于接收各所述第一控制信号;逻辑切换单元102被配置有多个第一端、第二端、第三端及第四端,逻辑切换单元102的多个第一端分别用于与多个调试接口对应连接,逻辑切换单元102的第二端用于与本地调试设备连接,逻辑切换单元102的第三端用于接收调试信号,逻辑切换单元102的第四端与传输端连接,逻辑切换单元102用于根据第一控制信号导通目标待调试处理器的各所述调试接口与目标调试对象之间的连接,并根据来自目标调试对象的调试信号进行调试。
可以理解的是,当远程调试者控制处理模块200,处理模块200则根据调试需求,通过各GPIO发送端口将各所述第一控制信号发送至传输单元101的各所述GPIO接收端,传输单元101再进一步地将各所述第一控制信号经传输端发送至逻辑切换单元102的第四端,以供逻辑切换单元102进一步地分析各第一控制信号,并且分析得到的连通结果可以包括:目标调试对象仅是终端设备,由终端设备控制处理模块200对调试接口进行调试,其中,处理模块200传输的调试信号发送至逻辑切换单元102的第三端,再由第三端进一步传送至各对应的第一端以实现对各所述调试接口的调试;目标调试对象仅是本地调试设备,由本地调试设备对调试接口进行调试,其中,本地调试设备将调试信号发送至逻辑切换单元102的第二端,再由第二端进一步传送至各对应的第一端以实现对各所述调试接口的调试;目标调试对象为终端设备和本地调试设备,由本地调试设备调试一部分调试接口,而终端设备调试另一部分的调试接口。因此,由上述三种连通结果可以灵活更改调试组合,使本地调试和远程调试实现兼容。
在一实施例中,继续参考图2,处理模块200被配置有调试端口和多个GPIO发送端口,调试端口可切换地连接至逻辑切换单元102的第三端,调试端口用于传输调试信号,多个GPIO发送端口分别与多个GPIO接收端对应连接,多个GPIO发送端口用于将各所述第一控制信号传输至多个GPIO接收端。
可以理解,当终端设备控制处理模块200的调试端口不连接至逻辑切换单元102的第三端,此时则仅由本地调试设备对调试接口进行调试,各所述GPIO发送端口发送的各第一控制信号经GPIO接收端传送至逻辑切换单元102,逻辑切换单元102根据各第一控制信号,将目标待调试处理器的各所述调试接口连通至本地调试设备,本地调试设备进一步通过发送调试信号与目标调试接口进行交互测试;而当终端设备控制处理模块200的调试端口连接至逻辑切换单元102的第三端,此时则可以仅由终端设备对调试接口进行调试,故各所述GPIO发送端口发送的各第一控制信号经GPIO接收端传送至逻辑切换单元102,逻辑切换单元102根据各第一控制信号,将目标待调试处理器的各所述调试接口连通至调试端口,以供终端设备调试,另外,也可以由终端设备和本地调试设备进行兼容调试,逻辑切换单元102则根据第一控制信号,将与本地调试设备对应的调试接口通过第二端连通至本地调试设备,以供本地调试,并将与终端设备对应的调试接口通过第三端连通至调试端口,以供远程调试。
在一实施例中,如图3所示,服务器调试系统还包括选通模块300,选通模块300的第一端与处理模块200的调试端口连接,选通模块300的一第二端与逻辑切换单元102的第三端连接;其中,处理模块200还配置有控制端口,控制端口与选通模块300的受控端连接,处理模块200还用于在控制端口输出切换信号以控制选通模块300切换处理模块200的调试端口与逻辑切换单元102的第三端之间的通断状态。
可选地,图3以待调试处理器为两个CPU(CPU0、CPU1)为例进行示意,其中,每个CPU定义有两个Die,分为Die0和Die1,且每个Die都有对应的调试接口,并记为JTAG接口,对应地,逻辑切换单元102的各第一端的数量为四个,并分别记为JTAG1、JTAG2、JTAG3和JTAG4。
进一步地,选通模块300可以是一个逻辑开关芯片,由处理模块200根据终端设备的调试需求,在控制端口处输出切换信号BMC_SEL至选通模块300的受控端,选通模块300则依据该切换信号BMC_SEL,控制调试端口与第三端的通断状态,当选通模块300控制调试端口与第三端连通,处理模块200则可以发送调试信号至逻辑切换单元102,以调试对应的JTAG接口,即实现远程调试;当选通模块300控制调试端口与第三端断开,处理模块200则不可调试JTAG接口,即此时无法进行远程调试。
在一实施例中,继续参考图3,传输单元101还被配置有数据传输端,数据传输端分别与选通模块300的另一个第二端、外部烧录器连接;选通模块300还用于根据切换信号切换选通模块300的第一端与另一个第二端之间的通断状态;其中,当处理模块200与数据传输端连通时,处理模块200根据外部烧录器对调试管理模块100进行固件更新。
优选地,在本实施例中优选调试管理模块100为CPLD,当选通模块300根据切换信号BMC_SEL控制选通模块300的第一端与另一个第二端连通,即处理模块200与传输单元101的数据传输端连通,由处理模块200通过外部烧录器来控制调试管理模块100固件更新,所述固件更新包括文件烧录、功能代码的更新、CPLD的版本更新,以满足服务器系统的更高应用要求。
在一实施例中,切换信号的电平状态包括高电平和低电平;其中,当切换信号的电平状态为高电平时,切换信号用于控制选通模块300的第一端与一第二端连通;当切换信号的电平状态为低电平时,切换信号用于控制选通模块300的第一端与另一个第二端连通。
其中,切换信号BMC_SEL可以是GPIO信号,当切换信号BMC_SEL为高电平时,选通模块300则控制其第一端与一第二端连通,即处理模块200的调试端口与逻辑切换单元102的第三端连接以进行调试JTAG接口;当切换信号BMC_SEL为低电平时,选通模块300则控制其第一端与另一个第二端连通,即处理模块200的调试端口与传输单元101的数据传输端连接以进行调试管理模块100的烧录更新。
在一实施例中,如图3所示,服务器调试系统还包括第一接口连接器400和第二接口连接器500,逻辑切换单元102的第二端通过第一接口连接器400与本地调试设备连接,数据传输端通过第二接口连接器500与外部烧录器连接。
可选地,第一接口连接器和第二接口连接器的数量不受限制,具体按实际应用需求而定。具体地,本地调试设备通过第一接口连接器400连接至逻辑切换102的第二端,而外部烧录器则通过第二接口连接器500连接至传输单元101的数据传输端。
在一实施例中,处理模块200还被配置有远程控制端口,远程控制端口用于在终端设备建立连接时接收第二控制信号和调试信号,第二控制信号用于驱动处理模块发送第一控制信号。
可以理解,远程调试者在终端设备的Web界面上可以向处理模块200的远程控制端口发送第二控制信号和调试信号。当第二控制信号指示处理模块200连接调试管理模块100时,第二控制信号驱动处理模块200发送第一控制信号以决定各JTAG接口的导通路径,即JTAG接口可以只导通至处理模块200,也可以分别导通至处理模块200和本地调试设备,并且终端设备还根据调试需求向远程控制端口发送调试信号以进行远程调试;当第二控制信号指示处理模块200不连接调试管理模块100时,第二控制信号驱动处理模块200发送第一控制信号以决定各JTAG接口的导通路径,此时只需导通至本地调试设备,且终端设备由于无需进行远程调试,则无需发送调试信号。
在一实施例中,继续如图3所示,服务器调试系统还包括跳线器600,跳线器600用于向多述GPIO接收端对应输出多个第一控制信号。
图3以三个第一控制信号进行示意,并以此记为BMC_GPIO1、BMC_GPIO2、BMC_GPIO3,除了可以远程控制处理模块200配置选择各第一控制信号的高低电平状态,也可以由位于本地的跳线器600对各第一控制信号进行设置。可选地,本实施例选用的跳线器600是2x5Pin连接器,其引脚1、5、9分别控制BMC_GPIO1、BMC_GPIO2、BMC_GPIO3的高低电平状态,例如:跳线器600放引脚1-2时,BMC_GPIO1为低电平,跳线器600放引脚5-6时,BMC_GPIO2为低电平,跳线器600放引脚9-10时,BMC_GPIO3为低电平,而不插跳线器600时,BMC_GPIO1~BMC_GPIO3均为高电平。
进一步地,第一控制信号可实现的逻辑功能如表1所见,其中L表示低电平,H表示高电平。需要说明的是,在本示例中,两个CPU各具有两个JTAG接口,共计四个JTAG接口,第一接口连接器的数量为两个,分别记为CON_A、CON_B,并且第一控制信号的数量为三个,分别为BMC_GPIO1、BMC_GPIO2、BMC_GPIO3,而各第一控制信号的灵活组合可以有两种访问模式,一是单独访问单CPU模式,二是同时访问双CPU模式。上述访问模式是由其中一个CPU的发送的在位信号决定,在图3中则由CPU0的PRSNT0端口向逻辑切换单元的PRSNT1端口发送的在位信号CPU1_PRSNT决定CPU1是否在位,若CPU1_PRSNT为高电平H,则表示CPU1不在位,此时为单独访问单CPU0模式,若CPU1_PRSNT为低电平L,则表示CPU1在位,此时为同时访问双CPU模式。
表1第一控制信号可实现的逻辑功能
通过表1所示的逻辑功能,处理模块BMC、CON_A、CON_B可以根据调试需求,并利用上述调试组合来灵活方便地访问CPU的JTAG接口。
本申请还提供了一种服务器,包括:至少一个待调试处理器和如上所述的服务器调试系统,所述待调试处理器包括多个调试接口。基于前述服务器调试系统,所述服务器可以实现对待调试处理器CPU的本地和远程调试兼容,无需额外将服务器分配至外地研发区域团队,大大降低开发成本。
基于同样的发明构思,本申请提供了一种服务器调试方法,如图4所示,所述方法包括步骤S11和步骤S12。
S11:驱动处理模块向调试管理模块发送第一控制信号,以控制调试管理模块选择性地将目标待调试处理器的各调试接口连通至目标调试对象,目标调试对象包括本地调试设备和终端设备中的至少一个。步骤S11请参考上述实施例中的相关描述,在此不再赘述。
S12:控制调试管理模块根据来自目标调试对象的调试信号,对与目标调试对象连接的调试接口进行调试;其中,调试管理模块用于分别与至少一待调试处理器的多个调试接口、处理模块及本地调试设备连接。步骤S12请参考上述实施例中的相关描述,在此不再赘述。
上述服务器调试方法可以使调试者调试待调试处理器时,可以在本地利用本地调试设备进行调试,也可以在远程利用处理模块进行调试,大大提高调试方式的灵活性,减少开发成本和资源。
应该理解的是,虽然图4的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,图4中的至少一部分步骤可以包括多个步骤或者多个阶段,这些步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在本说明书的描述中,参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本申请的至少一个实施例或示例中。在本说明书中,对上述术语的示意性描述不一定指的是相同的实施例或示例。
上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。
Claims (11)
1.一种服务器调试系统,其特征在于,包括:
调试管理模块,用于分别与至少一个待调试处理器的多个调试接口、本地调试设备连接;
处理模块,与所述调试管理模块连接,用于向所述调试管理模块发送第一控制信号,还用于在接收到终端设备的调试信号时向所述调试管理模块发送所述调试信号;
其中,所述调试管理模块还用于根据所述第一控制信号选择性地将目标待调试处理器的各所述调试接口连通至目标调试对象,并根据来自所述目标调试对象的调试信号,对与所述目标调试对象连接的所述调试接口进行调试,所述目标调试对象包括所述本地调试设备和所述终端设备中的至少一个。
2.根据权利要求1所述的服务器调试系统,其特征在于,所述第一控制信号的数量为多个;所述调试管理模块包括:
传输单元,被配置有多个GPIO接收端和传输端,各所述GPIO接收端用于接收各所述第一控制信号;
逻辑切换单元,被配置有多个第一端、第二端、第三端及第四端,所述逻辑切换单元的多个第一端分别用于与多个所述调试接口对应连接,所述逻辑切换单元的第二端用于与所述本地调试设备连接,所述逻辑切换单元的第三端用于接收所述调试信号,所述逻辑切换单元的第四端与所述传输端连接,所述逻辑切换单元用于根据所述第一控制信号导通所述目标待调试处理器的各所述调试接口与所述目标调试对象之间的连接,并根据来自所述目标调试对象的调试信号进行调试。
3.根据权利要求2所述的服务器调试系统,其特征在于,所述处理模块被配置有调试端口和多个GPIO发送端口,所述调试端口可切换地连接至所述逻辑切换单元的第三端,所述调试端口用于传输所述调试信号,多个所述GPIO发送端口分别与多个所述GPIO接收端对应连接,多个所述GPIO发送端口用于将各所述第一控制信号传输至多个所述GPIO接收端。
4.根据权利要求3所述的服务器调试系统,其特征在于,所述服务器调试系统还包括:
选通模块,所述选通模块的第一端与所述处理模块的调试端口连接,所述选通模块的一第二端与所述逻辑切换单元的第三端连接;
其中,所述处理模块还配置有控制端口,所述控制端口与所述选通模块的受控端连接,所述处理模块还用于在控制端口输出切换信号以控制所述选通模块切换所述处理模块的调试端口与所述逻辑切换单元的第三端之间的通断状态。
5.根据权利要求4所述的服务器调试系统,其特征在于,所述传输单元还被配置有数据传输端,所述数据传输端分别与所述选通模块的另一个第二端、外部烧录器连接;
所述选通模块还用于根据所述切换信号切换所述选通模块的第一端与另一个第二端之间的通断状态;
其中,当所述处理模块与所述数据传输端连通时,所述处理模块根据所述外部烧录器对所述调试管理模块进行固件更新。
6.根据权利要求5所述的服务器调试系统,其特征在于,所述切换信号的电平状态包括高电平和低电平;
其中,当所述切换信号的电平状态为高电平时,所述切换信号用于控制所述选通模块的第一端与一第二端连通;
当所述切换信号的电平状态为低电平时,所述切换信号用于控制所述选通模块的第一端与另一个第二端连通。
7.根据权利要求5所述的服务器调试系统,其特征在于,所述服务器调试系统还包括第一接口连接器和第二接口连接器,所述逻辑切换单元的第二端通过所述第一接口连接器与所述本地调试设备连接,所述数据传输端通过所述第二接口连接器与所述外部烧录器连接。
8.根据权利要求2所述的服务器调试系统,其特征在于,所述服务器调试系统还包括:
跳线器,所述跳线器用于向多个所述GPIO接收端对应输出多个所述第一控制信号。
9.根据权利要求3至8任一项所述的服务器调试系统,其特征在于,所述处理模块还被配置有远程控制端口,所述远程控制端口用于在所述终端设备建立连接时接收第二控制信号和调试信号,所述第二控制信号用于驱动所述处理模块发送所述第一控制信号。
10.一种服务器,其特征在于,包括:
至少一个待调试处理器,所述待调试处理器包括多个调试接口;
如权利要求1至9任一项所述的服务器调试系统。
11.一种服务器调试方法,其特征在于,包括:
驱动处理模块向调试管理模块发送第一控制信号,以控制所述调试管理模块选择性地将目标待调试处理器的各调试接口连通至目标调试对象,所述目标调试对象包括本地调试设备和终端设备中的至少一个;
控制所述调试管理模块根据来自所述目标调试对象的调试信号,对与所述目标调试对象连接的所述调试接口进行调试;
其中,所述调试管理模块用于分别与至少一待调试处理器的多个所述调试接口、所述处理模块及所述本地调试设备连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211695778.XA CN116089186A (zh) | 2022-12-28 | 2022-12-28 | 服务器调试系统、服务器和服务器调试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211695778.XA CN116089186A (zh) | 2022-12-28 | 2022-12-28 | 服务器调试系统、服务器和服务器调试方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116089186A true CN116089186A (zh) | 2023-05-09 |
Family
ID=86201792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211695778.XA Pending CN116089186A (zh) | 2022-12-28 | 2022-12-28 | 服务器调试系统、服务器和服务器调试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116089186A (zh) |
-
2022
- 2022-12-28 CN CN202211695778.XA patent/CN116089186A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7047462B2 (en) | Method and apparatus for providing JTAG functionality in a remote server management controller | |
CN108475227B (zh) | 测试功能组件及数据调试方法 | |
CN107704346B (zh) | Soc芯片调试方法及调试系统 | |
KR20030022780A (ko) | 내장된 자체검사를 이용하여 신호 상호접속을 테스트하기위한 시스템 및 방법 | |
JPS61188638A (ja) | 電子システムのテスト装置及び方法 | |
KR102364055B1 (ko) | 자동 회로기판 테스트 시스템 및 이에 응용되는 자동 회로기판 테스트 방법 | |
US20080120058A1 (en) | Multi-cpu mobile terminal and multi-cpu test system and method | |
EP0862115B1 (en) | Trigger sequencing controller | |
CN104965168A (zh) | 一种用于集成电路测试的fpga配置系统及方法 | |
WO2006096327A2 (en) | Boundary scan testing system | |
WO2018133242A1 (zh) | 终端、调试系统和调试方法 | |
CN101593903B (zh) | 测试背板及基于该背板的下载方法和测试方法 | |
US5928374A (en) | Scanning device and method for hierarchically forming a scan path for a network | |
CN108646172B (zh) | 一种芯片测试装置 | |
US11953550B2 (en) | Server JTAG component adaptive interconnection system and method | |
CN116089186A (zh) | 服务器调试系统、服务器和服务器调试方法 | |
CN111290891A (zh) | 计算机系统及测试计算机系统的方法 | |
CN211375588U (zh) | 一种多调试接口切换电路 | |
CN110109006A (zh) | 一种jtag电平转接板、单板及单板调试系统 | |
CN110687363A (zh) | Sfp埠测试治具 | |
CN114019357A (zh) | 一种逻辑处理模块的测试引脚的管理方法及相关组件 | |
WO2016202011A1 (zh) | 一种fpga系统的jtag调试方法及系统 | |
CN112306773A (zh) | 一种具有标准串行主机接口的fc节点机的故障检测平台 | |
CN113608937B (zh) | 硬盘背板led无硬盘测试装置及方法 | |
CN217718469U (zh) | Jtag通信电路及板卡、电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |