CN116075185A - 显示设备 - Google Patents

Abstract

本申请涉及显示设备。显示设备包括：第一单位像素和第二单位像素，在第一方向上彼此相邻，并且各自包括第一像素至第三像素；第一电压线，在第一单位像素和第二单位像素中的每一个的第一侧上，并且在与第一方向交叉的第二方向上延伸；数据线，在第一单位像素和第二单位像素中的每一个的第二侧上，并且在第二方向上延伸；第一栅极线，在第一单位像素的第一侧与第二单位像素的第二侧之间以不在第一单位像素的第二侧上并且不在第二单位像素的第一侧上，并且在第二方向上延伸；以及第二栅极线，连接到第一栅极线中的至少一个，并且在第一方向上延伸。

Description

显示设备

技术领域

本公开涉及显示设备。

背景技术

随着面向信息社会的发展，对显示设备的各种需求不断增加。例如，显示设备正由诸如智能电话、数码相机、膝上型计算机、导航设备和智能电视的各种电子设备使用。显示设备可以是平板显示设备，诸如液晶显示设备、场发射显示设备和有机发光显示设备。在这类平板显示设备中，发光显示设备包括发光元件，发光元件可以自己发光，使得显示面板的像素中的每一个可以自己发光。因此，发光显示设备可以在没有向显示面板提供光的背光单元的情况下显示图像。发光元件可以是使用有机材料作为荧光材料的有机发光二极管或使用无机材料作为荧光材料的无机发光二极管。

发明内容

本公开的方面提供了一种显示设备，其可以获得用于显示区域的额外空间以减小RC延迟，并且可以具有驱动裕度。

应当注意，本公开的方面不限于上述方面，并且本公开的其他方面通过以下描述对于本领域技术人员将是显而易见的。

根据本公开的一个或多个实施方式，显示设备包括：第一单位像素和第二单位像素，在第一方向上彼此相邻，并且各自包括第一像素至第三像素；第一电压线，在第一单位像素和第二单位像素中的每一个的第一侧上，并且在与第一方向交叉的第二方向上延伸；数据线，在第一单位像素和第二单位像素中的每一个的第二侧上，并且在第二方向上延伸；第一栅极线，在第一单位像素的第一侧与第二单位像素的第二侧之间以不在第一单位像素的第二侧上并且不在第二单位像素的第一侧上，并且在第二方向上延伸；以及第二栅极线，连接到第一栅极线中的至少一个，并且在第一方向上延伸。

第一单位像素与第二单位像素之间的第一栅极线的数量可以是等于或大于三的奇数。

第一栅极线可以在连接到第一单位像素的第一电压线与连接到第二单位像素的数据线之间。

显示设备还可以包括第三单位像素和第四单位像素，第三单位像素和第四单位像素在第一单位像素的第二侧上或在第二单位像素的第一侧上布置成在第一方向上彼此相邻，其中，其他第一栅极线在第三单位像素的第一侧与第四单位像素的第二侧之间。

第一栅极线和其他第一栅极线可以不在第二单位像素与第三单位像素之间。

第三单位像素与第四单位像素之间的其他第一栅极线的数量可以是等于或大于三的奇数。

显示设备还可以包括辅助栅极线，辅助栅极线在第二方向上从第二栅极线延伸并且配置成将栅极信号提供到第一像素至第三像素。

显示设备还可以包括初始化电压线，初始化电压线在辅助栅极线与数据线之间在第二方向上延伸并且配置成将初始化电压提供到第一像素至第三像素。

第一像素至第三像素中的每一个可以包括：发光元件；第一晶体管，在第一电压线与发光元件之间，并且配置成将驱动电流提供到发光元件；第二晶体管，配置成基于栅极信号将数据线与联接到第一晶体管的栅电极的第一节点连接；第三晶体管，配置成基于栅极信号将初始化电压线与联接到第一晶体管的源电极的第二节点连接；以及第一电容器，连接在第一节点和第二节点之间。

显示设备还可以包括：垂直电压线，在数据线的第二侧上并且在第二方向上延伸；以及第二电压线，连接到垂直电压线，在第一方向上延伸，并且配置成将低电平电压提供到发光元件。

根据本公开的一个或多个实施方式，显示设备包括：第一单位像素和第二单位像素，在第一方向上彼此相邻，并且各自包括第一像素至第三像素；第一电压线，在第一金属层中，在与第一方向交叉的第二方向上延伸，并且配置成将驱动电压提供到第一像素至第三像素；数据线，在第一金属层中在第二方向上延伸；第一栅极线，在第一金属层中，在第一单位像素和第二单位像素之间在第二方向上延伸，并且不位于第二单位像素的与第一单位像素不相邻的第一侧上；以及第二栅极线，在第一金属层上方的第二金属层中，并且在第一方向上延伸。

显示设备还可以包括：辅助栅极线，在第二方向上从第二栅极线延伸，并且配置成将栅极信号提供到第一像素至第三像素；以及初始化电压线，在第一金属层中在第二方向上延伸，并且配置成将初始化电压提供到第一像素至第三像素。

第一像素至第三像素中的每一个可以包括：发光元件；第一晶体管，在第一电压线与发光元件之间，并且配置成将驱动电流提供到发光元件；第二晶体管，配置成基于栅极信号将数据线与连接到第一晶体管的栅电极的第一节点连接；第三晶体管，配置成基于栅极信号将初始化电压线与连接到第一晶体管的源电极的第二节点连接；以及第一电容器，连接在第一节点和第二节点之间。

第二晶体管和第三晶体管中的每一个的栅电极可以与辅助栅极线的一部分对应。

第一晶体管至第三晶体管中的每一个可以包括有源区域、漏电极、源电极和栅电极，其中，有源区域、漏电极和源电极在第一金属层和第二金属层之间的有源层中，以及其中，栅电极在第二金属层中。

第一电容器可以包括：第一电容器电极，在有源层中，并且连接到第一节点；以及第二电容器电极，在第一金属层中，并且连接到第二节点。

显示设备还可以包括第一电极和第二电极，第一电极和第二电极在第二金属层上方的第三金属层中在第二方向上延伸，其中，当从顶部观察时，发光元件在第一电极和第二电极之间对准。

显示设备还可以包括连接电极，连接电极在第二金属层中并且连接在第二节点和第一电极之间。

显示设备还可以包括第二电压线，第二电压线在第二金属层中在第一方向上延伸，其中，第二电极配置成从第二电压线接收低电平电压。

显示设备还可以包括：第一接触电极，在第三金属层上方的第四金属层中，并且连接在发光元件的第一端和第一电极之间；以及第二接触电极，在第四金属层中，并且连接在发光元件的第二端和第二电极之间。

根据本公开的所公开的实施方式，垂直栅极线位于多个单位像素之间，并且因此可以在显示设备中减少垂直栅极线的数量，从而可以获得用于显示区域的额外空间。因此，电源电压线或电容器位于显示设备中的显示区域的额外获得的空间中，从而可以减小RC延迟并且可以获得驱动裕度。

应当注意，本公开的效果不限于上述那些，并且本公开的其他效果对于本领域的技术人员而言将从以下描述中显而易见。

附图说明

通过参考附图详细描述本公开的实施方式，本公开的以上和其他方面和特征将变得更加清楚。

图1是示出根据本公开的一个或多个实施方式的显示设备的平面图。

图2是示出根据一个或多个实施方式的显示设备中的垂直栅极线和水平栅极线的接触点的平面图。

图3是示出根据一个或多个实施方式的显示设备中的像素和线的视图。

图4是示出根据本公开的一个或多个实施方式的显示设备的像素的电路图。

图5是示出根据本公开的一个或多个实施方式的显示设备的显示区域的一部分的平面图。

图6和图7是示出图5的区域A1中的薄膜晶体管层的放大图。

图8是沿着图6和图7的线I-I'截取的剖视图。

图9是沿着图6和图7的线II-II'截取的剖视图。

图10是示出根据本公开的一个或多个实施方式的显示设备的发射材料层的平面图。

图11是沿着图10的线III-III'、线IV-IV'和线V-V'截取的剖视图。

图12是沿着图10的线VI-VI'截取的剖视图。

具体实施方式

在以下描述中，出于解释的目的，阐述了许多具体细节，以便提供对本公开的各种实施方式或实现方式的透彻理解。如本文中所使用的，“实施方式”和“实现方式”是可互换的词，它们是采用本文中所公开的公开内容中的一个或多个的设备或方法的非限制性示例。然而，显而易见，可以在没有这些具体细节或具有一个或多个等同布置的情况下实践各种实施方式。在其他情况下，以框图形式示出了公知的结构和设备，以便避免不必要地模糊各种实施方式。此外，各种实施方式可以是不同的，但不必是排他的。例如，在不背离本公开的情况下，一个或多个实施方式的特定形状、配置和特性可以在其他实施方式中使用或实现。

除非另外说明，否则所说明的实施方式应理解为提供可在实践中实施本公开的一些方式的变化细节的特征。因此，除非另有说明，否则在不背离本公开的情况下，各种实施方式的特征、组件、模块、层、膜、面板、区域和/或方面等(在下文中，单独或统称为“元件”)可以以其他方式组合、分离、互换和/或重新布置。

附图中的交叉影线和/或阴影的使用通常被提供来阐明相邻元件之间的边界。如此，除非指定，否则交叉影线或阴影的存在或缺失都不传达或表示对特定材料、材料性质、尺寸、比例、所示元件之间的共性和/或元件的任何其他特性、属性、性质等的任何偏好或要求。

此外，在附图中，出于清楚和/或描述的目的，可夸大元件的尺寸和相对尺寸。当一个或多个实施方式可以不同地实施时，可以与所描述的顺序不同地执行特定工艺顺序。例如，两个连续描述的工艺可以基本上同时执行或者以与所描述的顺序相反的顺序执行。另外，相同的附图标记表示相同的元件。

当元件或层被称为在另一元件或层“上”、“连接到”或“联接到”另一元件或层时，它可以直接在另一元件或层上、直接连接到或直接联接到另一元件或层，或者可以存在居间元件或层。然而，当元件或层被称为直接在另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，不存在居间元件或层。为此，术语“连接”可以指具有或不具有居间元件的物理连接、电连接和/或流体连接。

此外，X轴、Y轴和Z轴不限于直角坐标系的三个轴，并且因此，X轴、Y轴和Z轴可以在更宽泛的意义上解释。例如，X轴、Y轴和Z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。

出于本公开的目的，“X、Y和Z中的至少一个”和“选自由X、Y和Z组成的群组中的至少一个”可被解释为仅X、仅Y、仅Z、或者X、Y和Z中的两个或更多个的任意组合，诸如例如XYZ、XYY、YZ和ZZ。如本文中所使用的，术语“和/或”包括相关列出项目中的一个或多个的任何和所有组合。

尽管可以在本文中使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受到这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。

出于描述的目的，可以在本文中使用空间相对术语，诸如“下面”、“下方”、“之下”、“下”、“上方”、“上”、“之上”、“更高”、“侧”(例如，如在“侧壁”中)等，并且从而描述如附图中所示的一个元件与另一元件(多个元件)的关系。除了附图中描绘的定向之外，空间相对术语旨在包含装置在使用、操作和/或制造中的不同定向。例如，如果附图中的装置被翻转，则被描述为在其他元件或特征“下方”或“下面”的元件将随之被定向在其他元件或特征“上方”。因此，术语“下方”可以包含上方和下方两种定向。另外，装置可以另外定向(例如，旋转90度或处于其他定向)，并且因此，本文中使用的空间相对描述语应被相应地解释。

本文中使用的术语是出于描述特定实施方式的目的，并且不旨在限制。如本文中所使用的，单数形式“一(a)”、“一个(an)”和“该(the)”旨在还包括复数形式，除非上下文另有明确表示。此外，当在本说明书中使用时，术语“包括(comprises)”、“包括(comprising)”、“包括(includes)”和/或“包括(including)”指定所阐述的特征、整体、步骤、操作、元件、组件和/或其群组的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或其群组的存在或添加。还注意的是，如本文中所使用的，术语“基本上”、“约”和其他类似的术语用作近似术语而不用作程度术语，并且因此被用于为将由本领域普通技术人员认识到的测量值、计算值和/或提供值中的固有偏差留有余量。

本文中参考作为理想化的实施方式和/或中间结构的示意图的剖视图和/或分解图描述各种实施方式。因此，应预期例如由于制造技术和/或公差而导致的、图中的形状的变型。因此，本文中所公开的实施方式不应一定被解释为受限于特定示出的区域形状，而是应包括例如由制造而导致的形状的偏差。以这种方式，附图中示出的区域本质上可以是示意性的，并且这些区域的形状可以不反映设备的区域的实际形状，并且不一定旨在限制。

如本领域中惯用的那样，针对功能性块、单元、部分和/或模块，描述了并且在附图中示出了一些实施方式。本领域技术人员将理解，这些块、单元、部分和/或模块通过可利用基于半导体的制造技术或其他制造技术形成的、诸如逻辑电路、离散组件、微处理器、硬布线电路、存储器元件、布线连接器等的电气电路(或光学电路)物理上地实现。在块、单元、部分和/或模块通过微处理器或其他相似硬件实现的情况下，可利用软件(例如，微代码)对它们进行编程并控制它们以执行本文中所讨论的各种功能，并且可选择性地通过固件和/或软件来驱动它们。还设想到，每个块、单元、部分和/或模块可通过专用硬件来实现，或者可实现为用于执行一些功能的专用硬件与用于执行其他功能的处理器(例如，一个或多个编程式微处理器和关联的电路)的组合。另外，在不背离本公开的范围的情况下，一些实施方式中的每一个块、单元、部分和/或模块可在物理上分离成两个或更多个交互且离散的块、单元、部分和/或模块。此外，在不背离本公开的范围的情况下，一些实施方式中的块、单元、部分和/或模块可在物理上组合成更复杂的块、单元、部分和/或模块。

除非在本文中另有定义或暗示，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的普通技术人员所通常理解的含义相同的含义。还将理解的是，术语，诸如在常用字典中定义的那些术语，应被解释为具有与其在相关领域和本公开的上下文中的含义一致的含义，并且除非在本文中明确地如此定义，否则不应以理想化或过于形式化的含义进行解释。

在下文中，将参考附图描述本公开的详细实施方式。

图1是示出根据本公开的一个或多个实施方式的显示设备的平面图。

如本文中所使用的，术语“上方”、“顶”和“上表面”是指显示设备的上侧，即，由Z轴方向的箭头指示的一侧，而术语“下方”、“底”和“下表面”是指显示设备的下侧，即，Z轴方向上的相对侧。如本文中所使用的，术语“左”侧、“右”侧、“上”侧和“下”侧表示当从顶部观察显示设备时的相对位置。例如，“左侧”是指X轴的箭头的相对侧，“右侧”是指由X轴的箭头指示的侧，“上侧”是指由Y轴的箭头指示的侧，并且“下侧”是指Y轴的箭头的相对侧。

参考图1，显示设备10用于显示视频或静止图像。显示设备10可以用作诸如移动电话、智能电话、平板PC、智能手表、手表电话、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航设备和超移动PC(UMPC)的便携式电子设备的显示屏以及诸如电视、笔记本电脑、监视器、广告牌和物联网设备的各种产品的显示屏。

显示设备10可以包括显示面板100、柔性膜210、显示驱动器(例如，数据驱动器)220、电路板230、时序控制器240和电源250。

当从顶部观察时，显示面板100可以具有矩形形状。例如，当从顶部观察时，显示面板100可以具有矩形形状，该矩形形状具有第一方向(X轴方向)上的较长边和第二方向(Y轴方向)上的较短边。第一方向(X轴方向)上的较长边与第二方向(Y轴方向)上的较短边相遇的拐角可以是直角，或者可以是具有曲率(例如，预定曲率)的圆角。当从顶部观察时，显示面板100的形状不限于矩形形状，而是可以形成为不同的多边形形状、圆形形状或椭圆形形状。例如，显示面板100可以形成为平坦的，但是本公开不限于此。对于另一示例，显示面板100可以形成为以曲率(例如，预定曲率)弯曲。

显示面板100可以包括显示区域DA和非显示区域NDA。

显示区域DA在其中显示图像，并且可以大致限定为显示面板100的中央区域。显示区域DA可以包括单位像素UP、栅极线GL、数据线DL、初始化电压线VIL、第一电压线VDL、水平电压线HVDL、垂直电压线VVSL和第二电压线VSL。单位像素UP可以分别形成在像素区域中，像素区域是多个数据线DL和多个栅极线GL的交叉区域。单位像素UP中的每一个可以包括第一像素SP1、第二像素SP2和第三像素SP3。第一像素SP1、第二像素SP2和第三像素SP3中的每一个可以连接到一个水平栅极线HGL和一个数据线DL。第一像素SP1、第二像素SP2和第三像素SP3中的每一个可以限定为发射光的最小单位区域。

第一像素SP1可以发射第一颜色的光或红光，第二像素SP2可以发射第二颜色的光或绿光，并且第三像素SP3可以发射第三颜色的光或蓝光。第一像素SP1的像素电路、第三像素SP3的像素电路和第二像素SP2的像素电路可以布置在与第二方向(Y轴方向)相反的方向上。然而，应当理解，本公开不限于此。

栅极线GL可以包括垂直栅极线VGL、水平栅极线HGL和辅助栅极线BGL。

多个垂直栅极线VGL可以连接到显示驱动器220，可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开。垂直栅极线VGL可以是第一栅极线。垂直栅极线VGL可以布置成与数据线DL基本上平行。多个水平栅极线HGL可以在第一方向(X轴方向)上延伸，并且可以在第二方向(Y轴方向)上彼此间隔开。水平栅极线HGL可以是第二栅极线。多个水平栅极线HGL可以与多个垂直栅极线VGL交叉。例如，一个水平栅极线HGL可以通过接触点MDC连接到多个垂直栅极线VGL中的一个垂直栅极线VGL。在接触点MDC处，水平栅极线HGL的一部分可以插入到接触孔中，并且可以与垂直栅极线VGL接触。辅助栅极线BGL可以从水平栅极线HGL延伸以分别向第一像素SP1、第二像素SP2和第三像素SP3提供栅极信号。多个数据线DL可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开。多个数据线DL可以包括第一数据线DL1、第二数据线DL2和第三数据线DL3。第一数据线DL1、第二数据线DL2和第三数据线DL3可以分别向第一像素SP1、第二像素SP2和第三像素SP3提供数据电压。

多个初始化电压线VIL可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开。初始化电压线VIL可以将从显示驱动器220接收到的初始化电压提供给第一像素SP1、第二像素SP2和第三像素SP3中的每一个的像素电路。初始化电压线VIL可以从第一像素SP1、第二像素SP2和第三像素SP3中的每一个的像素电路接收感测信号，并且可以将感测信号提供给显示驱动器220。

多个第一电压线VDL可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开。第一电压线VDL可以将从电源250接收的驱动电压或高电平电压提供给第一像素SP1、第二像素SP2和第三像素SP3。

多个水平电压线HVDL可以在第一方向(X轴方向)上延伸，并且可以在第二方向(Y轴方向)上彼此间隔开。水平电压线HVDL可以连接到第一电压线VDL。水平电压线HVDL可以从第一电压线VDL接收驱动电压或高电平电压。

垂直电压线VVSL可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开。垂直电压线VVSL可以连接到第二电压线VSL。垂直电压线VVSL可以将从电源250接收到的低电平电压提供给第二电压线VSL。

第二电压线VSL可以在第一方向(X轴方向)上延伸，并且可以在第二方向(Y轴方向)上彼此间隔开。第二电压线VSL可以将低电平电压提供给第一像素SP1、第二像素SP2和第三像素SP3。

单位像素UP、栅极线GL、数据线DL、初始化电压线VIL、第一电压线VDL和第二电压线VSL的连接关系可以根据单位像素UP的数量和布置而变化。

非显示区域NDA可以限定为显示面板100的除显示区域DA之外的剩余区域。例如，非显示区域NDA可以包括将垂直栅极线VGL、数据线DL、初始化电压线VIL、第一电压线VDL和垂直电压线VVSL与显示驱动器220连接的扇出线以及连接到柔性膜210的焊盘区域。

位于柔性膜210的一侧上的输入端子可以通过膜附接工艺附接到电路板230，并且设置在柔性膜210的另一侧上的输出端子可以通过膜附接工艺附接到焊盘区域。例如，柔性膜210中的每一个可以是可以弯曲的柔性膜，诸如载带封装和膜上芯片。柔性膜210可以弯曲，使得它们位于显示面板100之下，以减小显示设备10的边框区域。

显示驱动器220可以分别安装在柔性膜210上。例如，显示驱动器220可以实现为集成电路(IC)。显示驱动器220可以从时序控制器240接收数字视频数据和数据控制信号，并且可以响应于数据控制信号将数字视频数据转换为模拟数据电压，以通过扇出线将其发送到数据线DL。显示驱动器220可以响应于从时序控制器240提供的栅极控制信号而产生栅极信号，并且可以按次序(例如，预定次序)将栅极信号顺序提供到多个垂直栅极线VGL。因此，显示驱动器220可以用作数据驱动器以及栅极驱动器。因为显示设备10包括位于非显示区域NDA的上侧上的显示驱动器220，所以可以减小非显示区域NDA的左侧、右侧和下侧的尺寸。

电路板230可以支承时序控制器240和电源250，并且可以向显示驱动器220提供信号和电压。例如，电路板230可以提供从时序控制器240提供的信号，并且可以向显示驱动器220提供从电源250提供的电压，以驱动像素显示图像。为此，信号传输线和电压线可以位于电路板230上。

时序控制器240可以安装在电路板230上，并且可以通过设置在电路板230上的用户连接器接收从显示驱动系统或图形设备提供的图像数据和时序同步信号。时序控制器240可以通过响应于时序同步信号针对像素布置结构适当地协调图像数据来生成数字视频数据，并且可以将生成的数字视频数据提供给显示驱动器220。时序控制器240可以基于时序同步信号生成数据控制信号和栅极控制信号。时序控制器240可以基于数据控制信号来控制显示驱动器220的数据电压的提供时序，并且可以基于栅极控制信号来控制显示驱动器220的栅极信号的提供时序。

电源250可以位于电路板230上，以向显示驱动器220和显示面板100施加电源电压。例如，电源250可以产生驱动电压或高电平电压以将其提供到第一电压线VDL，可以产生低电平电压以将其提供到垂直电压线VVSL，并且可以产生初始化电压以将其提供到初始化电压线VIL。

图2是示出根据一个或多个实施方式的显示设备中的垂直栅极线和水平栅极线的接触点的平面图。

参考图2，显示区域DA可以包括第一显示区域DA1、第二显示区域DA2、第三显示区域DA3和第四显示区域DA4。

多个水平栅极线HGL可以分别与多个垂直栅极线VGL交叉。例如，一个水平栅极线HGL可以通过接触点MDC连接到多个垂直栅极线VGL中的一个垂直栅极线VGL。水平栅极线HGL可以与其他垂直栅极线VGL绝缘。因此，在没有接触点MDC的情况下，水平栅极线HGL和垂直栅极线VGL可以在交叉区域处彼此绝缘。

第一显示区域DA1的接触点MDC可以大致布置在从第一显示区域DA1的右上侧延伸到第一显示区域DA1的左下侧的线上。第二显示区域DA2的接触点MDC可以大致布置在从第二显示区域DA2的右上侧延伸到第二显示区域DA2的左下侧的线上。第三显示区域DA3的接触点MDC可以大致布置在从第三显示区域DA3的右上侧延伸到第三显示区域DA3的左下侧的线上。第四显示区域DA4的接触点MDC可以大致布置在从第四显示区域DA4的右上侧延伸到第四显示区域DA4的左下侧的线上。因此，在第一显示区域DA1、第二显示区域DA2、第三显示区域DA3和第四显示区域DA4中的每一个中，多个接触点MDC可以大致布置在第一方向(X轴方向)和第二方向(Y轴方向)之间的对角线方向上。

显示设备10可以包括用作数据驱动器以及栅极驱动器的显示驱动器220。因此，数据线DL可以从位于非显示区域NDA的上侧上的显示驱动器220接收数据电压，并且垂直栅极线VGL可以从位于非显示区域NDA的上侧上的显示驱动器220接收栅极信号，从而可以减小显示设备10的非显示区域NDA的左侧、右侧和下侧的尺寸。

图3是示出根据一个或多个实施方式的显示设备中的像素和线的视图。

参考图1和图3，单位像素UP可以包括第一像素SP1、第二像素SP2和第三像素SP3。第一像素SP1的像素电路、第三像素SP3的像素电路和第二像素SP2的像素电路可以布置在与第二方向(Y轴方向)相反的方向上。然而，应当理解，本公开不限于此。

第一像素SP1、第二像素SP2和第三像素SP3中的每一个可以连接到第一电压线VDL、初始化电压线VIL、栅极线GL和数据线DL。

第一电压线VDL可以在第二方向(Y轴方向)上延伸。第一电压线VDL可以位于第一像素SP1、第二像素SP2和第三像素SP3的像素电路的一侧(例如，第一侧或左侧)上。第一电压线VDL可以向第一像素SP1、第二像素SP2和第三像素SP3中的每一个的晶体管提供驱动电压或高电平电压。

水平电压线HVDL可以在第一方向(X轴方向)上延伸。水平电压线HVDL可以分别位于水平栅极线HGL的上侧上。水平电压线HVDL可以连接到第一电压线VDL。水平电压线HVDL可以从第一电压线VDL接收驱动电压或高电平电压。

初始化电压线VIL可以在第二方向(Y轴方向)上延伸。初始化电压线VIL可以位于辅助栅极线BGL的相对侧(例如，另一侧、右侧或第二侧)上。初始化电压线VIL可以位于辅助栅极线BGL和数据线DL之间。初始化电压线VIL可以向第一像素SP1、第二像素SP2和第三像素SP3中的每一个的像素电路提供初始化电压。初始化电压线VIL可以从第一像素SP1、第二像素SP2和第三像素SP3中的每一个的像素电路接收感测信号，并且可以将感测信号提供给显示驱动器220。

栅极线GL可以包括垂直栅极线VGL、水平栅极线HGL和辅助栅极线BGL。

垂直栅极线VGL可以在第二方向(Y轴方向)上延伸。垂直栅极线VGL中的每一个可以位于相邻的单位像素UP之间。垂直栅极线VGL可以连接在显示驱动器220和水平栅极线HGL之间。多个垂直栅极线VGL可以与多个水平栅极线HGL交叉。垂直栅极线VGL可以将从显示驱动器220接收的栅极信号提供给水平栅极线HGL。

例如，第n垂直栅极线VGLn、第(n+1)垂直栅极线VGLn+1、第(n+2)垂直栅极线VGLn+2、第(n+3)垂直栅极线VGLn+3和第(n+4)垂直栅极线VGLn+4可以位于定位在第j列COLj中的单位像素UP与定位在第(j-1)列COLj-1中的单位像素UP之间，其中n和j是正整数。多个垂直栅极线VGL可以并联布置在数据线DL和第一电压线VDL之间，数据线DL连接到位于一侧上的单位像素UP中的相应一个，第一电压线VDL连接到位于相对侧上的单位像素UP中的相应一个。第n垂直栅极线VGLn、第(n+1)垂直栅极线VGLn+1、第(n+2)垂直栅极线VGLn+2、第(n+3)垂直栅极线VGLn+3和第(n+4)垂直栅极线VGLn+4可以位于连接到位于第(j-1)列COLj-1中的单位像素UP的数据线DL与连接到位于第j列COLj中的单位像素UP的第一电压线VDL之间。第n垂直栅极线VGLn可以通过相应的接触点MDC连接到第n水平栅极线HGLn，并且可以与其他水平栅极线HGL绝缘。第(n+1)垂直栅极线VGLn+1可以通过相应的接触点MDC连接到第(n+1)水平栅极线HGLn+1，并且可以与其他水平栅极线HGL绝缘。

水平栅极线HGL可以在第一方向(X轴方向)上延伸。水平栅极线HGL可以位于第一像素SP1的像素电路的上侧上。水平栅极线HGL可以连接在垂直栅极线VGL和辅助栅极线BGL之间。水平栅极线HGL可以将从垂直栅极线VGL接收的栅极信号提供给辅助栅极线BGL。

例如，第n水平栅极线HGLn可以位于定位在第k行ROWk中的第一像素SP1的像素电路的上侧上(例如，在俯视图中的上方)，其中k是正整数。第n水平栅极线HGLn可以通过接触点MDC连接到第n垂直栅极线VGLn，并且可以与其他垂直栅极线VGL绝缘。第(n+1)水平栅极线HGLn+1可以在位于第(k+1)行ROWk+1中的第一像素SP1的像素电路上方。第(n+1)水平栅极线HGLn+1可以通过接触点MDC连接到第(n+1)垂直栅极线VGLn+1，并且可以与其他垂直栅极线VGL绝缘。

辅助栅极线BGL可以在与第二方向/Y轴方向相反的方向上(例如，在平面图中向下)从水平栅极线HGL延伸。辅助栅极线BGL可以位于第一像素SP1、第二像素SP2和第三像素SP3的像素电路的右侧上。辅助栅极线BGL可以将从水平栅极线HGL接收的栅极信号提供给第一像素SP1、第二像素SP2和第三像素SP3的像素电路。

多个数据线DL可以在第二方向(Y轴方向)上延伸。多个数据线DL可以向第一像素SP1、第二像素SP2和第三像素SP3中的每一个提供数据电压。多个数据线DL可以包括第一数据线DL1、第二数据线DL2和第三数据线DL3。

第一数据线DL1可以在第二方向(Y轴方向)上延伸。第一数据线DL1可以位于初始化电压线VIL的相对侧(例如，右侧)上。第一数据线DL1可以将从显示驱动器220接收的数据电压提供给第一像素SP1的像素电路。

第二数据线DL2可以在第二方向(Y轴方向)上延伸。第二数据线DL2可以位于第一数据线DL1的相对侧/右侧上。第二数据线DL2可以将从显示驱动器220接收的数据电压提供给第二像素SP2的像素电路。

第三数据线DL3可以在第二方向(Y轴方向)上延伸。第三数据线DL3可以位于第二数据线DL2的相对侧/右侧上。第三数据线DL3可以将从显示驱动器220接收的数据电压提供给第三像素SP3的像素电路。

垂直电压线VVSL可以在第二方向(Y轴方向)上延伸。垂直电压线VVSL可以位于第三数据线DL3的另一侧/右侧上。垂直电压线VVSL可以连接在电源250和第二电压线VSL之间。垂直电压线VVSL可以将从电源250提供的低电平电压提高给第二电压线VSL。

第二电压线VSL可以在第一方向(X轴方向)上延伸。第二电压线VSL可以位于第二像素SP2的像素电路的下侧上(例如，下方)。第二电压线VSL可以将从垂直电压线VVSL接收的低电平电压提供给第一像素SP1、第二像素SP2和第三像素SP3的发光元件层。

图4是示出根据本公开的一个或多个实施方式的显示设备的像素的电路图。

参考图4，第一像素SP1、第二像素SP2和第三像素SP3中的每一个可以连接到第一电压线VDL、数据线DL、初始化电压线VIL、辅助栅极线BGL和第二电压线VSL。

第一像素SP1、第二像素SP2和第三像素SP3中的每一个可以包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3、第一电容器C1和多个发光元件ED。

第一晶体管ST1可以包括栅电极、漏电极和源电极。第一晶体管ST1的栅电极可以连接到第一节点N1，其漏电极可以连接到第一电压线VDL，并且其源电极可以连接到第二节点N2。第一晶体管ST1可以基于施加到栅电极的数据电压来控制漏-源电流(或驱动电流)。

发光元件ED可以包括第一发光元件ED1和第二发光元件ED2。第一发光元件ED1和第二发光元件ED2可以串联连接。第一发光元件ED1和第二发光元件ED2可以接收驱动电流以发光。从发光元件ED发射的光的量或亮度可以与驱动电流的大小成比例。发光元件ED可以是但不限于包括无机半导体的无机发光元件。

第一发光元件ED1的第一电极可以连接到第二节点N2，并且第一发光元件ED1的第二电极可以连接到第三节点N3。第一发光元件ED1的第一电极可以通过第二节点N2连接到第一晶体管ST1的源电极、第三晶体管ST3的源电极和第一电容器C1的第二电容器电极。第一发光元件ED1的第二电极可以通过第三节点N3连接到第二发光元件ED2的第一电极。

第二发光元件ED2的第一电极可以连接到第三节点N3，并且第二发光元件ED2的第二电极可以连接到第二电压线VSL。第二发光元件ED2的第一电极可以通过第三节点N3连接到第一发光元件ED1的第二电极。

第二晶体管ST2可以通过来自辅助栅极线BGL或栅极线GL的栅极信号导通，以将数据线DL与作为第一晶体管ST1的栅电极的第一节点N1连接。第二晶体管ST2可以响应于栅极信号而导通，以将数据电压施加到第一节点N1。第二晶体管ST2的栅电极可以连接到辅助栅极线BGL，漏电极可以连接到数据线DL，并且源电极可以连接到第一节点N1。第二晶体管ST2的源电极可以通过第一节点N1连接到第一晶体管ST1的栅电极和第一电容器C1的第一电容器电极。

第三晶体管ST3可以通过辅助栅极线BGL或栅极线GL的栅极信号导通，以将初始化电压线VIL与作为第一晶体管ST1的源电极的第二节点N2连接。第三晶体管ST3可以响应于栅极信号而导通，以将初始化电压施加到第二节点N2。第三晶体管ST3的栅电极可以连接到辅助栅极线BGL，漏电极可以连接到初始化电压线VIL，并且源电极可以连接到第二节点N2。第三晶体管ST3的源电极可以通过第二节点N2连接到第一晶体管ST1的源电极，连接到第一电容器C1的第二电容器电极，并且连接到第一发光元件ED1的第一电极。

图5是示出根据本公开的一个或多个实施方式的显示设备的显示区域的一部分的平面图。

参考图1和图5，显示区域DA可以包括单位像素UP、栅极线GL、数据线DL、初始化电压线VIL、第一电压线VDL、水平电压线HVDL、垂直电压线VVSL和第二电压线VSL。单位像素UP可以包括布置在与第一方向(X轴方向)相反的方向上的第一单位像素UP1、第二单位像素UP2、第三单位像素UP3和第四单位像素UP4。栅极线GL可以包括垂直栅极线VGL、水平栅极线HGL和辅助栅极线BGL。

多个垂直栅极线VGL可以位于多个单位像素UP中的一些单位像素UP的一侧(例如，左侧)上。多个垂直栅极线VGL可以位于多个单位像素UP中的一些单位像素UP之间。例如，第n垂直栅极线VGLn、第(n+1)垂直栅极线VGLn+1、第(n+2)垂直栅极线VGLn+2、第(n+3)垂直栅极线VGLn+3和第(n+4)垂直栅极线VGLn+4可以位于第一单位像素UP1的一侧/左侧上。垂直栅极线VGL可以不位于第一单位像素UP1的相对侧(例如，右侧)上。垂直栅极线VGL可以不位于第二单位像素UP2的一侧/左侧上(例如，可以不在第二单位像素UP2和位于第二单位像素UP2的左边的第三单位像素UP3之间)。第n垂直栅极线VGLn、第(n+1)垂直栅极线VGLn+1、第(n+2)垂直栅极线VGLn+2、第(n+3)垂直栅极线VGLn+3和第(n+4)垂直栅极线VGLn+4可以位于第一单位像素UP1和第二单位像素UP2之间。垂直栅极线VGL可以不位于第二单位像素UP2和第三单位像素UP3之间。

第(n+5)垂直栅极线VGLn+5、第(n+6)垂直栅极线VGLn+6、第(n+7)垂直栅极线VGLn+7、第(n+8)垂直栅极线VGLn+8和第(n+9)垂直栅极线VGLn+9可以位于第三单位像素UP3的一侧(例如，左侧)上。这些垂直栅极线VGL可以不位于第三单位像素UP3的相对侧(例如，右侧)上。垂直栅极线VGL可以不位于第四单位像素UP4的一侧/左侧上。第(n+5)垂直栅极线VGLn+5、第(n+6)垂直栅极线VGLn+6、第(n+7)垂直栅极线VGLn+7、第(n+8)垂直栅极线VGLn+8和第(n+9)垂直栅极线VGLn+9可以位于第三单位像素UP3和第四单位像素UP4之间。垂直栅极线VGL可以不位于第二单位像素UP2和第三单位像素UP3之间。

显示设备10可以包括位于多个单位像素UP中的一些单位像素UP之间的奇数个垂直栅极线VGL。垂直栅极线VGL可以位于多个单位像素UP之间。例如，五个垂直栅极线VGL位于一些单位像素UP之间，并且因此与三个垂直栅极线VGL位于多个单位像素UP中的每一个的一侧处的结构相比，垂直栅极线VGL的数量可以减少。以此方式，可以减少显示设备10中的垂直栅极线VGL的数量，从而可以额外获得显示区域DA的空间。电源电压线或电容器可以位于显示区域DA中的额外获得的空间中，并且因此可以减小RC延迟并且可以获得驱动裕度。

图6和图7是示出图5的区域A1中的薄膜晶体管层的放大图。图8是沿着图6和图7的线I-I'截取的剖视图。图9是沿着图6和图7的线II-II'截取的剖视图。

参考图1、图6至图9，单位像素UP可以包括第一像素SP1、第二像素SP2和第三像素SP3。第一像素SP1的像素电路、第三像素SP3的像素电路和第二像素SP2的像素电路可以布置在与第二方向/Y轴方向相反的方向上(例如，从上到下)。第一像素SP1、第二像素SP2和第三像素SP3中的每一个的像素电路可以位于像素区域中。

第一电压线VDL可以在衬底SUB上的第一金属层MTL1处。第一电压线VDL可以位于第一像素SP1、第二像素SP2和第三像素SP3的像素电路的一侧或左侧上。第一电压线VDL可以在厚度方向(Z轴方向)上与第二金属层MTL2的第十五连接电极BE15重叠。第一电压线VDL可以通过第十五接触孔CNT15连接到第十五连接电极BE15。第十五连接电极BE15可以通过第一接触孔CNT1连接到第一像素SP1的第一晶体管ST1的漏电极DE1，通过第六接触孔CNT6连接到第二像素SP2的第一晶体管ST1的漏电极DE1，并且通过第十一接触孔CNT11连接到第三像素SP3的第一晶体管ST1的漏电极DE1。因此，第一电压线VDL可以通过第十五连接电极BE15向第一像素SP1、第二像素SP2和第三像素SP3提供驱动电压。

水平电压线HVDL可以在第二金属层MTL2处。第二金属层MTL2可以位于覆盖有源层ACTL的栅极绝缘体GI上。水平电压线HVDL可以(例如，在平面图中)位于水平栅极线HGL上方。水平电压线HVDL可以连接到多个第一电压线VDL以接收驱动电压。水平电压线HVDL可以稳定地保持多个第一电压线VDL的驱动电压或高电平电压。

初始化电压线VIL可以在第一金属层MTL1处。初始化电压线VIL可以位于辅助栅极线BGL的相对侧/右侧上。第二金属层MTL2的第三连接电极BE3可以通过第五接触孔CNT5将初始化电压线VIL与第一像素SP1的第三晶体管ST3的漏电极DE3连接。第二金属层MTL2的第八连接电极BE8可以通过第十接触孔CNT10将初始化电压线VIL与第二像素SP2的第三晶体管ST3的漏电极DE3连接。第八连接电极BE8可以通过第十接触孔CNT10将初始化电压线VIL与第三像素SP3的第三晶体管ST3的漏电极DE3连接。第二像素SP2的第三晶体管ST3的漏电极DE3和第三像素SP3的第三晶体管ST3的漏电极DE3可以一体形成，但本公开不限于此。因此，初始化电压线VIL可以向第一像素SP1、第二像素SP2和第三像素SP3中的每一个的第三晶体管ST3提供初始化电压，并且可以从第三晶体管ST3接收感测信号。

水平栅极线HGL可以在第二金属层MTL2处。水平栅极线HGL可以位于第一像素SP1的像素电路的上侧上(例如，在平面图中位于上方)。水平栅极线HGL可以通过接触点MDC连接到位于第一金属层MTL1中的垂直栅极线VGL。水平栅极线HGL可以将从垂直栅极线VGL接收的栅极信号提供给辅助栅极线BGL。

辅助栅极线BGL可以在第二金属层MTL2处。辅助栅极线BGL可以在与第二方向(Y轴方向)相反的方向上从水平栅极线HGL突出。辅助栅极线BGL可以与水平栅极线HGL一体形成，但是本公开不限于此。辅助栅极线BGL可以位于第一像素SP1、第二像素SP2和第三像素SP3的像素电路的相对侧/右侧上。辅助栅极线BGL可以将从水平栅极线HGL接收的栅极信号提供给第一像素SP1、第二像素SP2和第三像素SP3中的每一个的第二晶体管ST2和第三晶体管ST3。

第一数据线DL1可以在第一金属层MTL1处。第一数据线DL1可以位于初始化电压线VIL的相对侧/右侧上。第二金属层MTL2的第二连接电极BE2可以通过第四接触孔CNT4将第一数据线DL1与第一像素SP1的第二晶体管ST2的漏电极DE2连接。第一数据线DL1可以向第一像素SP1的第二晶体管ST2提供数据电压。

第二数据线DL2可以在第一金属层MTL1处。第二数据线DL2可以位于第一数据线DL1的相对侧/右侧上。第二金属层MTL2的第七连接电极BE7可以通过第九接触孔CNT9将第二数据线DL2与第二像素SP2的第二晶体管ST2的漏电极DE2连接。第二数据线DL2可以向第二像素SP2的第二晶体管ST2提供数据电压。

第三数据线DL3可以在第一金属层MTL1处。第三数据线DL3可以位于第二数据线DL2的相对侧/右侧上。第二金属层MTL2的第十二连接电极BE12可以通过第十四接触孔CNT14将第三数据线DL3与第三像素SP3的第二晶体管ST2的漏电极DE2连接。第三数据线DL3可以向第三像素SP3的第二晶体管ST2提供数据电压。

垂直电压线VVSL可以在第一金属层MTL1处。垂直电压线VVSL可以位于第三数据线DL3的相对侧/右侧上。垂直电压线VVSL可以连接到第二金属层MTL2的第二电压线VSL。垂直电压线VVSL可以向第二电压线VSL提供低电平电压。

第二电压线VSL可以在第二金属层MTL2处。第二电压线VSL可以位于第二像素SP2的像素电路的下侧上(例如，在平面图中位于下方)。第二电压线VSL可以将从垂直电压线VVSL接收的低电平电压提供给第一像素SP1、第二像素SP2和第三像素SP3中的每一个的第三电极。例如，第二电压线VSL可以通过第二十三接触孔CNT23连接到第一像素SP1的第三电极。第二电压线VSL可以通过第二十四接触孔CNT24连接到第二像素SP2的第三电极。第二电压线VSL可以通过第二十五接触孔CNT25连接到第三像素SP3的第三电极RME3(例如，参见图10)。第一像素SP1、第二像素SP2和第三像素SP3中的每一个的第三电极可以位于第三电极层上，并且第二十三接触孔CNT23、第二十四接触孔CNT24和第二十五接触孔CNT25可以形成为穿过通孔层VIA。通孔层VIA可以(例如，在厚度方向/Z轴方向)位于第二金属层MTL2和栅极绝缘体GI上或上方。

第一像素SP1的像素电路可以包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3。第一像素SP1的第一晶体管ST1可以包括有源区域ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区域ACT1可以位于有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第一晶体管ST1的栅电极GE1重叠。有源层ACTL可以位于覆盖第一金属层MTL1的缓冲层BF上。

第一晶体管ST1的栅电极GE1可以位于第二金属层MTL2中。第一晶体管ST1的栅电极GE1可以通过第三接触孔CNT3连接到第一电容器C1的位于有源层ACTL中的第一电容器电极CPE1。第一电容器C1的第一电容器电极CPE1可以通过热处理有源层ACTL而形成导体。第一电容器C1的第一电容器电极CPE1可以与第二晶体管ST2的源电极SE2一体形成，但本公开不限于此。

第一晶体管ST1的漏电极DE1和源电极SE1可以通过热处理有源层ACTL而形成导体。第十五连接电极BE15可以通过第一接触孔CNT1将第一电压线VDL与第一晶体管ST1的漏电极DE1连接。第一晶体管ST1的漏电极DE1可以从第一电压线VDL接收驱动电压。

第二金属层MTL2的第四连接电极BE4可以通过第二接触孔CNT2连接第一晶体管ST1的源电极SE1、第三晶体管ST3的源电极SE3和第一金属层MTL1的第二电容器电极CPE2。第一电容器C1可以包括有源层ACTL的第一电容器电极CPE1和第一金属层MTL1的第二电容器电极CPE2。

第二金属层MTL2的第五连接电极BE5可以通过第十六接触孔CNT16连接到第二电容器电极CPE2。第五连接电极BE5可以通过第十七接触孔CNT17连接到第一像素SP1的第一电极。第一像素SP1的第一电极可以位于第三电极层中，并且第十七接触孔CNT17可以形成为穿过通孔层VIA。

第一像素SP1的第二晶体管ST2可以包括有源区域ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区域ACT2可以位于有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第二晶体管ST2的栅电极GE2重叠。

第二晶体管ST2的栅电极GE2可以位于第二金属层MTL2中。第二晶体管ST2的栅电极GE2可以是辅助栅极线BGL的一部分。

第二晶体管ST2的漏电极DE2和源电极SE2可以通过热处理有源层ACTL而形成导体。第二晶体管ST2的漏电极DE2可以通过第二连接电极BE2连接到第一数据线DL1。第二晶体管ST2的漏电极DE2可以从第一数据线DL1接收第一像素SP1的数据电压。

第二晶体管ST2的源电极SE2可以与第一电容器C1的第一电容器电极CPE1一体形成。第二晶体管ST2的源电极SE2可以通过第一电容器电极CPE1连接到第一晶体管ST1的栅电极GE1。

第一像素SP1的第三晶体管ST3可以包括有源区域ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区域ACT3可以位于有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第三晶体管ST3的栅电极GE3重叠。

第三晶体管ST3的栅电极GE3可以位于第二金属层MTL2处。第三晶体管ST3的栅电极GE3可以是辅助栅极线BGL的一部分。

第三晶体管ST3的漏电极DE3和源电极SE3可以通过热处理有源层ACTL而形成导体。第三晶体管ST3的漏电极DE3可以通过第三连接电极BE3连接到初始化电压线VIL。第三晶体管ST3的漏电极DE3可以从初始化电压线VIL接收初始化电压。第三晶体管ST3的漏电极DE3可以向初始化电压线VIL提供感测信号。

第三晶体管ST3的源电极SE3可以通过第四连接电极BE4连接到第一晶体管ST1的源电极SE1和第二电容器电极CPE2。

第二像素SP2的像素电路可以包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3。第二像素SP2的第一晶体管ST1可以包括有源区域ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区域ACT1可以位于有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第一晶体管ST1的栅电极GE1重叠。

第一晶体管ST1的栅电极GE1可以位于第二金属层MTL2中。第一晶体管ST1的栅电极GE1可以通过第八接触孔CNT8连接到第一电容器C1的位于有源层ACTL中的第一电容器电极CPE1。第一电容器C1的第一电容器电极CPE1可以通过热处理有源层ACTL而形成导体。第一电容器C1的第一电容器电极CPE1可以与第二晶体管ST2的源电极SE2一体形成，但本公开不限于此。

第一晶体管ST1的漏电极DE1和源电极SE1可以通过热处理有源层ACTL而形成导体。第十五连接电极BE15可以通过第六接触孔CNT6将第一电压线VDL与第一晶体管ST1的漏电极DE1连接。第一晶体管ST1的漏电极DE1可以从第一电压线VDL接收驱动电压。

第二金属层MTL2的第九连接电极BE9可以通过第七接触孔CNT7连接第一晶体管ST1的源电极SE1、第三晶体管ST3的源电极SE3和第一金属层MTL1的第二电容器电极CPE2。第一电容器C1可以形成在有源层ACTL的第一电容器电极CPE1和第一金属层MTL1的第二电容器电极CPE2之间。

第二金属层MTL2的第十连接电极BE10可以通过第十八接触孔CNT18连接到第二电容器电极CPE2。第十连接电极BE10可以通过第十九接触孔CNT19连接到第二像素SP2的第一电极。第二像素SP2的第一电极可以位于第三电极层中，并且第十九接触孔CNT19可以形成为穿过通孔层VIA。

第二像素SP2的第二晶体管ST2可以包括有源区域ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区域ACT2可以位于有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第二晶体管ST2的栅电极GE2重叠。

第二晶体管ST2的栅电极GE2可以位于第二金属层MTL2中。第二晶体管ST2的栅电极GE2可以是辅助栅极线BGL的一部分。

第二晶体管ST2的漏电极DE2和源电极SE2可以通过热处理有源层ACTL而形成导体。第二晶体管ST2的漏电极DE2可以通过第七连接电极BE7连接到第二数据线DL2。第二晶体管ST2的漏电极DE2可以从第二数据线DL2接收第二像素SP2的数据电压。

第二晶体管ST2的源电极SE2可以与第一电容器C1的第一电容器电极CPE1一体形成。第二晶体管ST2的源电极SE2可以通过第一电容器电极CPE1连接到第一晶体管ST1的栅电极GE1。

第二像素SP2的第三晶体管ST3可以包括有源区域ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区域ACT3可以位于有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第三晶体管ST3的栅电极GE3重叠。

第三晶体管ST3的栅电极GE3可以位于第二金属层MTL2处。第三晶体管ST3的栅电极GE3可以是辅助栅极线BGL的一部分。

第三晶体管ST3的漏电极DE3和源电极SE3可以通过热处理有源层ACTL而形成导体。第三晶体管ST3的漏电极DE3可以通过第八连接电极BE8连接到初始化电压线VIL。第三晶体管ST3的漏电极DE3可以从初始化电压线VIL接收初始化电压。第三晶体管ST3的漏电极DE3可以向初始化电压线VIL提供感测信号。

第三晶体管ST3的源电极SE3可以通过第九连接电极BE9连接到第一晶体管ST1的源电极SE1和第二电容器电极CPE2。

第三像素SP3的像素电路可以包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3。第三像素SP3的第一晶体管ST1可以包括有源区域ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区域ACT1可以位于有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第一晶体管ST1的栅电极GE1重叠。

第一晶体管ST1的栅电极GE1可以位于第二金属层MTL2中。第一晶体管ST1的栅电极GE1可以通过第十三接触孔CNT13连接到第一电容器C1的位于有源层ACTL中的第一电容器电极CPE1。第一电容器C1的第一电容器电极CPE1可以通过热处理有源层ACTL而形成导体。第一电容器C1的第一电容器电极CPE1可以与第二晶体管ST2的源电极SE2一体形成，但本公开不限于此。

第一晶体管ST1的漏电极DE1和源电极SE1可以通过热处理有源层ACTL而形成导体。第十五连接电极BE15可以通过第十一接触孔CNT11将第一电压线VDL与第一晶体管ST1的漏电极DE1连接。第一晶体管ST1的漏电极DE1可以从第一电压线VDL接收驱动电压。

第二金属层MTL2的第十三连接电极BE13可以通过第十二接触孔CNT12连接第一晶体管ST1的源电极SE1、第三晶体管ST3的源电极SE3和第一金属层MTL1的第二电容器电极CPE2。第一电容器C1可以形成在有源层ACTL的第一电容器电极CPE1和第一金属层MTL1的第二电容器电极CPE2之间。

第二金属层MTL2的第十四连接电极BE14可以通过第二十接触孔CNT20连接到第二电容器电极CPE2。第十四连接电极BE14可以通过第二十一接触孔CNT21连接到第三像素SP3的第一电极。第三像素SP3的第一电极可以位于第三电极层中，并且第二十一接触孔CNT21可以形成为穿过通孔层VIA。

第三像素SP3的第二晶体管ST2可以包括有源区域ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区域ACT2可以位于有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第二晶体管ST2的栅电极GE2重叠。

第二晶体管ST2的栅电极GE2可以位于第二金属层MTL2中。第二晶体管ST2的栅电极GE2可以是辅助栅极线BGL的一部分。

第二晶体管ST2的漏电极DE2和源电极SE2可以通过热处理有源层ACTL而形成导体。第二晶体管ST2的漏电极DE2可以通过第十二连接电极BE12连接到第三数据线DL3。第二晶体管ST2的漏电极DE2可以从第三数据线DL3接收第三像素SP3的数据电压。

第二晶体管ST2的源电极SE2可以与第一电容器C1的第一电容器电极CPE1一体形成。第二晶体管ST2的源电极SE2可以通过第一电容器电极CPE1连接到第一晶体管ST1的栅电极GE1。

第三像素SP3的第三晶体管ST3可以包括有源区域ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区域ACT3可以位于有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第三晶体管ST3的栅电极GE3重叠。

第三晶体管ST3的栅电极GE3可以位于第二金属层MTL2处。第三晶体管ST3的栅电极GE3可以是辅助栅极线BGL的一部分。

第三晶体管ST3的漏电极DE3和源电极SE3可以通过热处理有源层ACTL而形成导体。第三晶体管ST3的漏电极DE3可以通过第八连接电极BE8连接到初始化电压线VIL。第三晶体管ST3的漏电极DE3可以从初始化电压线VIL接收初始化电压。第三晶体管ST3的漏电极DE3可以向初始化电压线VIL提供感测信号。

第三晶体管ST3的源电极SE3可以通过第十三连接电极BE13连接到第一晶体管ST1的源电极SE1和第二电容器电极CPE2。

图10是示出根据本公开的一个或多个实施方式的显示设备的发射材料层的平面图。图11是沿着图10的线III-III'、线IV-IV'和线V-V'截取的剖视图。图12是沿着图10的线VI-VI'截取的剖视图。

参考图1、图10至图12，显示设备10的发射材料层EML可以位于薄膜晶体管层TFTL上。发射材料层EML可以包括第一堤图案BP1、第二堤图案BP2和第三堤图案BP3、第一电极RME1、第二电极RME2和第三电极RME3、第一发光元件ED1和第二发光元件ED2、第一绝缘膜PAS1、堤层BNL、第二绝缘膜PAS2、第一接触电极CTE1、第二接触电极CTE2和第三接触电极CTE3以及第三绝缘膜PAS3。

第一堤图案BP1可以位于发射区域EMA中的中央处，第二堤图案BP2可以位于发射区域EMA中的左侧上，并且第三堤图案BP3可以位于发射区域EMA中的右侧上。第一堤图案BP1、第二堤图案BP2和第三堤图案BP3中的每一个可以在通孔层VIA上(在Z轴方向上)向上突出。第一堤图案BP1、第二堤图案BP2和第三堤图案BP3中的每一个可以具有倾斜的侧表面。多个第一发光元件ED1可以位于彼此间隔开的第一堤图案BP1和第二堤图案BP2之间，并且多个第二发光元件ED2可以位于彼此间隔开的第二堤图案BP2和第三堤图案BP3之间。第一堤图案BP1、第二堤图案BP2和第三堤图案BP3可以在第二方向(Y轴方向)上具有相同的长度，并且在第一方向(X轴方向)上具有不同的长度，但是本公开不限于此。第一堤图案BP1、第二堤图案BP2和第三堤图案BP3可以作为岛状图案位于显示区域DA的前表面上。

第一像素SP1、第二像素SP2和第三像素SP3的第一电极RME1、第二电极RME2和第三电极RME3可以位于第三电极层MTL3中。第三电极层MTL3可以位于通孔层VIA以及第一堤图案BP1、第二堤图案BP2和第三堤图案BP3上。第一电极RME1可以在发射区域EMA的中央处在第二方向(Y轴方向)上延伸。第一电极RME1可以覆盖第一堤图案BP1的上表面和倾斜侧表面。因此，第一电极RME1可以(在Z轴方向上)向上反射从第一发光元件ED1和第二发光元件ED2发射的光。

第二电极RME2可以在发射区域EMA中的左侧上在第二方向(Y轴方向)延伸。第二电极RME2可以覆盖第二堤图案BP2的上表面和倾斜侧表面。因此，第二电极RME2可以(在Z轴方向上)向上反射从第一发光元件ED1发射的光。

第三电极RME3可以在发射区域EMA中的右侧上在第二方向(Y轴方向)上延伸。第三电极RME3可以覆盖第三堤图案BP3的上表面和倾斜侧表面。因此，第三电极RME3可以(在Z轴方向上)向上反射从第二发光元件ED2发射的光。

一行中的第一电极RME1、第二电极RME2和第三电极RME3的相应端部可以在分离区域ROP处与另一行中的第一电极RME1、第二电极RME2和第三电极RME3的相应端部分离。第一电极RME1、第二电极RME2和第三电极RME3可以是在制造显示设备10的工艺期间对准第一发光元件ED1和第二发光元件ED2的对准电极。在第一电极RME1分离之前，第一电极RME1可以通过第二十二接触孔CNT22连接到第二金属层MTL2的水平电压线HVDL，并且可以接收驱动电压或高电平电压以用作对准电极。因此，在完成多个发光元件ED的对准工艺之后，第一电极RME1、第二电极RME2和第三电极RME3可以在分离区域ROP处分离。

第一像素SP1的第一电极RME1可以通过第十七接触孔CNT17连接到第二金属层MTL2的第五连接电极BE5。第一电极RME1可以从第五连接电极BE5接收流经第一晶体管ST1的驱动电流。第一电极RME1可以通过第一接触电极CTE1向第一像素SP1的多个第一发光元件ED1提供驱动电流。

第一像素SP1的第三电极RME3可以通过第二十三接触孔CNT23连接到第二金属层MTL2的第二电压线VSL。因此，第一像素SP1的第三电极RME3可以从第二电压线VSL接收低电平电压。

第二像素SP2的第一电极RME1可以通过第十九接触孔CNT19连接到第二金属层MTL2的第十连接电极BE10。第一电极RME1可以从第十连接电极BE10接收流经第一晶体管ST1的驱动电流。第一电极RME1可以通过第一接触电极CTE1向第二像素SP2的多个第一发光元件ED1提供驱动电流。

第二像素SP2的第三电极RME3可以通过第二十四接触孔CNT24连接到第二金属层MTL2的第二电压线VSL。因此，第二像素SP2的第三电极RME3可以从第二电压线VSL接收低电平电压。

第三像素SP3的第一电极RME1可以通过第二十一接触孔CNT21连接到第二金属层MTL2的第十四连接电极BE14。第一电极RME1可以从第十四连接电极BE14接收流经第一晶体管ST1的驱动电流。第一电极RME1可以通过第一接触电极CTE1向第三像素SP3的多个第一发光元件ED1提供驱动电流。

第三像素SP3的第三电极RME3可以通过第二十五接触孔CNT25连接到第二金属层MTL2的第二电压线VSL。因此，第三像素SP3的第三电极RME3可以从第二电压线VSL接收低电平电压。

多个第一发光元件ED1可以在第一电极RME1和第二电极RME2之间对准。第一绝缘膜PAS1可以覆盖第一电极RME1、第二电极RME2和第三电极RME3。第一发光元件ED1可以通过第一绝缘膜PAS1与第一电极RME1和第二电极RME2绝缘。在第一电极RME1和第二电极RME2在分离区域ROP处被切割之前，第一电极RME1和第二电极RME2中的每一个可以接收对准信号，并且可以在第一电极RME1和第二电极RME2之间形成电场。例如，第一发光元件ED1可以通过喷墨印刷工艺喷射到第一电极RME1和第二电极RME2上。分散在墨水中的第一发光元件ED1可以通过接收由于形成在第一电极RME1和第二电极RME2之间的电场而引起的介电泳力来对准。因此，多个第一发光元件ED1可以在第一电极RME1和第二电极RME2之间在第一方向(X轴方向)上对准。

多个第二发光元件ED2可以在第一电极RME1和第三电极RME3之间对准。第二发光元件ED2可以通过第一绝缘膜PAS1与第一电极RME1和第三电极RME3绝缘。在第一电极RME1和第三电极RME3在分离区域ROP处被切割之前，第一电极RME1和第三电极RME3中的每一个可以接收对准信号，并且可以在第一电极RME1和第三电极RME3之间形成电场。例如，第二发光元件ED2可以通过喷墨印刷工艺喷射到第一电极RME1和第三电极RME3上。分散在墨水中的第二发光元件ED2可以通过接收由于形成在第一电极RME1和第三电极RME3之间的电场而引起的介电泳力来对准。因此，多个第二发光元件ED2可以在第一电极RME1和第三电极RME3之间在第一方向(X轴方向)上对准。

第一像素SP1、第二像素SP2和第三像素SP3中的每一个的第一接触电极CTE1、第二接触电极CTE2和第三接触电极CTE3可以位于第一电极RME1、第二电极RME2和第三电极RME3上。第一接触电极CTE1、第二接触电极CTE2和第三接触电极CTE3可以在第四金属层MTL4中。第二绝缘膜PAS2可以位于堤层BNL、第一绝缘膜PAS1和发光元件ED的中央部分上。第三绝缘膜PAS3可以覆盖第二绝缘膜PAS2以及第一接触电极CTE1、第二接触电极CTE2和第三接触电极CTE3。第二绝缘膜PAS2和第三绝缘膜PAS3可以使第一接触电极CTE1、第二接触电极CTE2和第三接触电极CTE3中的每一个绝缘。

第一接触电极CTE1可以位于第一电极RME1上，并且可以通过第二十六接触孔CNT26连接到第一电极RME1。第一接触电极CTE1可以连接在第一电极RME1和多个第一发光元件ED1的一端/第一端之间。第一接触电极CTE1可以对应于多个第一发光元件ED1的阳极电极，但本公开不限于此。

第二接触电极CTE2可以位于第一电极RME1和第二电极RME2上，并且可以与第一电极RME1和第二电极RME2绝缘。第二接触电极CTE2的第一部分可以位于第二电极RME2上并且可以在第二方向(Y轴方向)上延伸。第二接触电极CTE2的第二部分可以从第一部分的下侧弯曲以在第一方向(X轴方向)上延伸。第二接触电极CTE2的第三部分可以从第二部分的右侧弯曲以在第二方向(Y轴方向)上延伸，并且可以位于第一电极RME1上。

第二接触电极CTE2可以连接在多个第一发光元件ED1的另一端/第二端与多个第二发光元件ED2的一端/第一端之间。第二接触电极CTE2可以对应于图4的第三节点N3。第二接触电极CTE2可以对应于多个第一发光元件ED1的阴极电极，但本公开不限于此。第二接触电极CTE2可以对应于多个第二发光元件ED2的阳极电极，但本公开不限于此。

第三接触电极CTE3可以位于第三电极RME3上，并且可以通过第二十七接触孔CNT27连接到第三电极RME3。第三接触电极CTE3可以连接在多个第二发光元件ED2的另一端/第二端与第三电极RME3之间。第三接触电极CTE3可以对应于多个第二发光元件ED2的阴极电极，但本公开不限于此。第三接触电极CTE3可以通过第三电极RME3接收低电平电压。

薄膜晶体管层TFTL的第一晶体管ST1可以包括有源区域ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的漏电极DE1可以通过第十五连接电极BE15从第一金属层MTL1的第一电压线VDL接收驱动电压。

尽管以上描述集中于显示设备，但是本公开不限于此。例如，制造上述显示设备的方法可以属于本公开的范围。

应该理解，本文中描述的实施方式应该被认为仅仅是描述性意义，而不是为了限制的目的。每个实施方式内的特征或方面的描述通常应被认为可用于其他实施方式中的其他类似特征或方面。虽然已经参考附图描述了一个或多个实施方式，但是本领域的普通技术人员将理解，在不脱离如由所附权利要求以及包括在其中的其功能等同限定的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (20)

1.显示设备，包括：

第一单位像素和第二单位像素，在第一方向上彼此相邻，并且各自包括第一像素至第三像素；

第一电压线，在所述第一单位像素和所述第二单位像素中的每一个的第一侧上，并且在与所述第一方向交叉的第二方向上延伸；

数据线，在所述第一单位像素和所述第二单位像素中的每一个的第二侧上，并且在所述第二方向上延伸；

第一栅极线，在所述第一单位像素的所述第一侧与所述第二单位像素的所述第二侧之间以不在所述第一单位像素的所述第二侧上并且不在所述第二单位像素的所述第一侧上，并且在所述第二方向上延伸；以及

第二栅极线，连接到所述第一栅极线中的至少一个，并且在所述第一方向上延伸。

2.根据权利要求1所述的显示设备，其中，所述第一单位像素与所述第二单位像素之间的所述第一栅极线的数量是等于或大于三的奇数。

3.根据权利要求1所述的显示设备，其中，所述第一栅极线在连接到所述第一单位像素的所述第一电压线与连接到所述第二单位像素的所述数据线之间。

4.根据权利要求1所述的显示设备，还包括第三单位像素和第四单位像素，所述第三单位像素和所述第四单位像素在所述第一单位像素的所述第二侧上或在所述第二单位像素的所述第一侧上布置成在所述第一方向上彼此相邻，

其中，其他第一栅极线在所述第三单位像素的第一侧与所述第四单位像素的第二侧之间。

5.根据权利要求4所述的显示设备，其中，所述第一栅极线和所述其他第一栅极线不在所述第二单位像素与所述第三单位像素之间。

6.根据权利要求4所述的显示设备，其中，所述第三单位像素与所述第四单位像素之间的所述其他第一栅极线的数量是等于或大于三的奇数。

7.根据权利要求1所述的显示设备，还包括辅助栅极线，所述辅助栅极线在所述第二方向上从所述第二栅极线延伸并且配置成将栅极信号提供到所述第一像素至所述第三像素。

8.根据权利要求7所述的显示设备，还包括初始化电压线，所述初始化电压线在所述辅助栅极线与所述数据线之间在所述第二方向上延伸并且配置成将初始化电压提供到所述第一像素至所述第三像素。

9.根据权利要求8所述的显示设备，其中，所述第一像素至所述第三像素中的每一个包括：

发光元件；

第一晶体管，在所述第一电压线与所述发光元件之间，并且配置成将驱动电流提供到所述发光元件；

第二晶体管，配置成基于所述栅极信号将所述数据线与联接到所述第一晶体管的栅电极的第一节点连接；

第三晶体管，配置成基于所述栅极信号将所述初始化电压线与联接到所述第一晶体管的源电极的第二节点连接；以及

第一电容器，连接在所述第一节点和所述第二节点之间。

10.根据权利要求9所述的显示设备，还包括：

垂直电压线，在所述数据线的第二侧上并且在所述第二方向上延伸；以及

第二电压线，连接到所述垂直电压线，在所述第一方向上延伸，并且配置成将低电平电压提供到所述发光元件。

11.显示设备，包括：

第一单位像素和第二单位像素，在第一方向上彼此相邻，并且各自包括第一像素至第三像素；

第一电压线，在第一金属层中，在与所述第一方向交叉的第二方向上延伸，并且配置成将驱动电压提供到所述第一像素至所述第三像素；

数据线，在所述第一金属层中在所述第二方向上延伸；

第一栅极线，在所述第一金属层中，在所述第一单位像素和所述第二单位像素之间在所述第二方向上延伸，并且不位于所述第二单位像素的与所述第一单位像素不相邻的第一侧上；以及

第二栅极线，在所述第一金属层上方的第二金属层中，并且在所述第一方向上延伸。

12.根据权利要求11所述的显示设备，还包括：

辅助栅极线，在所述第二方向上从所述第二栅极线延伸，并且配置成将栅极信号提供到所述第一像素至所述第三像素；以及

初始化电压线，在所述第一金属层中在所述第二方向上延伸，并且配置成将初始化电压提供到所述第一像素至所述第三像素。

13.根据权利要求12所述的显示设备，其中，所述第一像素至所述第三像素中的每一个包括：

发光元件；

第一晶体管，在所述第一电压线与所述发光元件之间，并且配置成将驱动电流提供到所述发光元件；

第二晶体管，配置成基于所述栅极信号将所述数据线与连接到所述第一晶体管的栅电极的第一节点连接；

第三晶体管，配置成基于所述栅极信号将所述初始化电压线与连接到所述第一晶体管的源电极的第二节点连接；以及

第一电容器，连接在所述第一节点和所述第二节点之间。

14.根据权利要求13所述的显示设备，其中，所述第二晶体管和所述第三晶体管中的每一个的栅电极与所述辅助栅极线的一部分对应。

15.根据权利要求13所述的显示设备，其中，所述第一晶体管至所述第三晶体管中的每一个包括有源区域、漏电极、源电极和栅电极，

其中，所述有源区域、所述漏电极和所述源电极在所述第一金属层和所述第二金属层之间的有源层中，以及

其中，所述栅电极在所述第二金属层中。

16.根据权利要求15所述的显示设备，其中，所述第一电容器包括：

第一电容器电极，在所述有源层中，并且连接到所述第一节点；以及

第二电容器电极，在所述第一金属层中，并且连接到所述第二节点。

17.根据权利要求13所述的显示设备，还包括第一电极和第二电极，所述第一电极和所述第二电极在所述第二金属层上方的第三金属层中在所述第二方向上延伸，

其中，当从顶部观察时，所述发光元件在所述第一电极和所述第二电极之间对准。

18.根据权利要求17所述的显示设备，还包括连接电极，所述连接电极在所述第二金属层中，并且连接在所述第二节点和所述第一电极之间。

19.根据权利要求17所述的显示设备，还包括第二电压线，所述第二电压线在所述第二金属层中在所述第一方向上延伸，

其中，所述第二电极配置成从所述第二电压线接收低电平电压。

20.根据权利要求17所述的显示设备，还包括：

第一接触电极，在所述第三金属层上方的第四金属层中，并且连接在所述发光元件的第一端和所述第一电极之间；以及

第二接触电极，在所述第四金属层中，并且连接在所述发光元件的第二端和所述第二电极之间。

Images