CN116072708A - 二极管及其制备方法、电子装置 - Google Patents
二极管及其制备方法、电子装置 Download PDFInfo
- Publication number
- CN116072708A CN116072708A CN202310206434.6A CN202310206434A CN116072708A CN 116072708 A CN116072708 A CN 116072708A CN 202310206434 A CN202310206434 A CN 202310206434A CN 116072708 A CN116072708 A CN 116072708A
- Authority
- CN
- China
- Prior art keywords
- layer
- doping
- diode
- metal
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 142
- 239000002184 metal Substances 0.000 claims abstract description 142
- -1 aluminum ions Chemical class 0.000 claims description 31
- 150000002500 ions Chemical class 0.000 claims description 22
- 229910052782 aluminium Inorganic materials 0.000 claims description 19
- 229910052757 nitrogen Inorganic materials 0.000 claims description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000003870 refractory metal Substances 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 230000001105 regulatory effect Effects 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims 8
- 238000000034 method Methods 0.000 abstract description 14
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 350
- 238000010586 diagram Methods 0.000 description 13
- 230000000875 corresponding effect Effects 0.000 description 8
- 230000001276 controlling effect Effects 0.000 description 7
- 239000000126 substance Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请提供二极管及其制备方法、电子装置，涉及半导体的领域。该二极管包括阴极层、外延层、金属层和阳极层；外延层接触阴极层，外延层远离阴极层的表面设置有相接触的第一掺杂部和第二掺杂部，第一掺杂部的远离阴极层的表面接触阳极层；第二掺杂部远离外延层的表面接触金属层，金属层远离阴极层的表面接触阳极层；第二掺杂部和金属层构成控制结构，控制结构配置为：阳极层通入正向电流时，控制结构处于导通状态，以使正向电流依次通过第一掺杂部、第二掺杂部和外延层流动至阴极层。本申请能够解决二极管正向导通所需的导通电压大的问题。
Description
技术领域
本申请涉及半导体的领域，尤其涉及二极管及其制备方法、电子装置。
背景技术
二极管是一种常见的电子器件，广泛应用于电子电路和工业产品中。二极管包括阳极和阴极，当电流从阳极流动到阴极时，二极管处于正向导通状态，然而，使二极管正向导通所需的导通电压大。
发明内容
本申请实施例提供二极管及其制备方法、电子装置，用以解决二极管正向导通所需的导通电压大的问题。
本申请实施例提供的二极管，包括阴极层、外延层、金属层和阳极层；
所述外延层接触所述阴极层，所述外延层远离所述阴极层的表面设置有相接触的第一掺杂部和第二掺杂部，所述第一掺杂部的远离所述阴极层的表面接触所述阳极层；所述第二掺杂部远离所述外延层的表面接触所述金属层，所述金属层远离所述阴极层的表面接触所述阳极层；
所述第二掺杂部和所述金属层构成控制结构，所述控制结构配置为：所述阳极层通入正向电流时，所述控制结构处于导通状态，以使所述正向电流依次通过所述第一掺杂部、所述第二掺杂部和所述外延层流动至所述阴极层。
通过采用上述技术方案，当阳极层通入正向电流时，控制结构处于导通状态，使得阳极层的正向电流能够依次通过第一掺杂部、第二掺杂部和外延层流动至阴极层，从而实现二极管内电流的正向流动；当阳极层通入反向电流时，控制结构处于断开状态，使得反向电流无法从阴极层流动至阳极层；通过设置第二掺杂部和金属层所构成的控制结构，使得控制结构能够用于控制不同方向电流的通断，并且，还可以通过对第二掺杂部的浓度进行调节，以调节控制结构的阈值电压，从而减小二极管正向导通所需的导通电压。
在一些可能的实施方式中，所述金属层的至少部分接触所述外延层；
所述金属层与所述外延层相互接触的部分共同形成肖特基接触部。
在一些可能的实施方式中，所述外延层设置有调节部，所述调节部远离所述阴极层的表面接触所述第一掺杂部和所述第二掺杂部。
在一些可能的实施方式中，所述外延层设置有容纳槽，所述容纳槽容置所述调节部、所述第一掺杂部和所述第二掺杂部；
所述第一掺杂部远离所述阴极层的表面与所述外延层远离所述阴极层的表面齐平；所述第二掺杂部与所述第一掺杂部并列设置，所述第二掺杂部远离所述第一掺杂部的一端接触所述外延层，所述第二掺杂部远离所述阴极层的表面与所述外延层远离所述阴极层的表面齐平，所述第二掺杂部远离所述阴极层的表面接触所述金属层。
在一些可能的实施方式中，所述外延层设置有第三掺杂部，所述第三掺杂部的至少部分接触所述外延层，所述第三掺杂部远离所述外延层的表面接触所述阳极层；
所述第三掺杂部，以及与所述第三掺杂部接触的部分所述外延层形成P-N结，所述P-N结配置为：自所述第三掺杂部至所述外延层通入所述正向电流时，所述P-N结处于导通状态。
在一些可能的实施方式中，所述外延层形成有沟槽，所述沟槽容置所述第三掺杂部；
所述第三掺杂部为U型第三掺杂部，所述第三掺杂部的外侧接触所述外延层，所述第三掺杂部的内侧接触所述阳极层。
在一些可能的实施方式中，所述金属层包括多个金属部，所述多个金属部沿第一方向间隔设置；
所述金属部的两端均连接一个所述第二掺杂部，在同一个所述金属部中，所述第一掺杂部设置于对应的所述第二掺杂部远离另一个所述第二掺杂部的一端。
在一些可能的实施方式中，所述第一掺杂部和所述第二掺杂部均形成于所述外延层内；
所述金属部平铺设置于所述外延层远离所述阴极层的表面，所述金属部的中部接触所述外延层；所述金属部中部，以及接触于所述金属部中部的部分所述外延层共同形成肖特基接触部。
在一些可能的实施方式中，在所述第一方向上，所述金属部的两端分别与对应的所述第二掺杂部齐平。
在一些可能的实施方式中，所述金属层选用难熔金属或难熔金属硅化物制成。
在一些可能的实施方式中，所述金属层选用镍、钼、钨中的一种制成。
在一些可能的实施方式中，所述第一掺杂部配置为：向所述外延层远离所述阴极层的表面注入离子，以形成所述第一掺杂部；
和/或，所述第二掺杂部配置为：向所述外延层远离所述阴极层的表面注入离子，以形成所述第二掺杂部。
在一些可能的实施方式中，所述第二掺杂部的掺杂离子设置为铝离子，所述第二掺杂部的掺杂浓度小于或等于5E17/cm3。
在一些可能的实施方式中，所述第一掺杂部的掺杂离子设置为氮离子，所述第一掺杂部的掺杂浓度大于或等于1E18/cm3，小于或等于1E20/cm3；
所述阴极层掺杂有氮离子，所述阴极层的掺杂浓度大于或等于1E18/cm3，小于或等于1E20/cm3。
在一些可能的实施方式中，包括功能区和终止区，所述终止区设置于所述功能区的外侧，所述金属层和所述第二掺杂部设置于所述功能区内。
本申请实施例还提供一种二极管的制备方法，包括以下步骤：
在外延层远离阴极层的一端形成第一掺杂部和第二掺杂部，所述第一掺杂部和所述第二掺杂部接触；
在所述第二掺杂部远离所述阴极层的表面形成金属层，所述金属层与所述第二掺杂部构成控制结构；
在所述金属层远离所述阴极层的表面形成阳极层，所述阳极层覆盖于第一掺杂部远离所述阴极层的表面。
通过采用上述技术方案，通过在外延层形成第一掺杂部和第二掺杂部，在第二掺杂部远离阴极层的表面形成金属层，并在金属层远离阴极层的表面形成阳极层，使得阳极层覆盖于第一掺杂部远离阴极层的表面；当阳极层通入正向电流时，控制结构处于导通状态，使得阳极层的正向电流能够依次通过第一掺杂部、第二掺杂部和外延层流动至阴极层，从而实现二极管内电流的正向流动。通过设置第二掺杂部和金属层所构成的控制结构，使得控制结构能够用于控制不同方向电流的通断，并且，还可以通过对第二掺杂部的浓度进行调节，以调节控制结构的阈值电压，从而减小二极管正向导通所需的导通电压。
在一些可能的实施方式中，在所述外延层形成第一掺杂部和第二掺杂部，包括以下步骤：
在所述外延层远离所述阴极层的表面注入离子，以形成调节部；
在所述调节部远离所述阴极层的表面注入离子，以形成第二掺杂部基础；
在所述第二掺杂部基础的中部注入离子，以形成第一掺杂部基础和两个所述第二掺杂部，所述第一掺杂部基础设置于两个所述第二掺杂部之间；
在所述外延层形成沟槽，所述沟槽分隔所述第一掺杂部基础，以形成两个所述第一掺杂部。
在一些可能的实施方式中，所述调节部的数量设置为多个，多个所述调节部沿第一方向间隔设置；在所述第二掺杂部远离所述阴极层的表面形成金属层，包括以下步骤：
在所述第二掺杂部远离所述阴极层的表面形成金属部，所述金属部的两端分别连接一个所述第二掺杂部，多个所述金属部形成所述金属层。
在一些可能的实施方式中，在所述外延层形成沟槽之后，该方法还包括：
在所述沟槽的内壁注入离子，以形成第三掺杂部。
本申请实施例还提供一种电子装置，包括上述任一项所述的二极管。
通过采用上述技术方案，当阳极层通入正向电流时，控制结构处于导通状态，使得阳极层的正向电流能够依次通过第一掺杂部、第二掺杂部和外延层流动至阴极层，从而实现二极管内电流的正向流动；当阳极层通入反向电流时，控制结构处于断开状态，使得反向电流无法从阴极层流动至阳极层；通过设置第二掺杂部和金属层所构成的控制结构，使得控制结构能够用于控制不同方向电流的通断，并且，还可以通过对第二掺杂部的浓度进行调节，以调节控制结构的阈值电压，从而减小二极管正向导通所需的导通电压。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
图1为本申请实施例提供的二极管的结构示意图；
图2为本申请实施例提供的二极管的局部结构示意图；
图3为本申请实施例提供的二极管与相关技术中二极管的导通电压的示意图；
图4为本申请实施例提供的另一实施方式的二极管的结构示意图；
图5为本申请实施例提供具有调节部的二极管的结构示意图；
图6为本申请实施例提供具有第三掺杂部的二极管的结构示意图；
图7为本申请实施例提供具有肖特基接触部的二极管的结构示意图；
图8为本申请实施例提供的二极管的制备方法的流程示意图；
图9为本申请实施例提供的在外延层远离阴极层的一端形成第一掺杂部和第二掺杂部的流程示意图；
图10为本申请实施例提供的完成S101步骤或S1014时二极管的结构示意图；
图11为本申请实施例提供的完成S1011时二极管的结构示意图；
图12为本申请实施例提供的完成S1012时二极管的结构示意图；
图13为本申请实施例提供的完成S1013时二极管的结构示意图；
图14为本申请实施例提供的形成第三掺杂部时二极管的结构示意图；
图15为本申请实施例提供的完成S102步骤时二极管的结构示意图；
附图标记说明：
100、外延层；
110、容纳槽；120、沟槽；130、第一掺杂部；131、第一掺杂部基础；140、第二掺杂部；141、第二掺杂部基础；150、第三掺杂部；151、P-N结；160、调节部；
200、金属层；
210、金属部；220、肖特基接触部；230、控制结构；
300、阳极层；
400、阴极层；
500、功能区；
600、终止区；
610、层间介质层。
通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
正如背景技术所述，二极管包括阳极和阴极，当在二极管的阳极施加正向电压时，电流能够从阳极流动到阴极时，二极管处于正向导通状态，当在二极管的阴极施加正向电压时，二极管能够将电流截断，二极管处于断路状态。然而，当二极管处于正向导通状态时，二极管阳极端的电位高于二极管阴极端的电位，二极管阳极端与阴极端的电位之差即称为压降。容易理解的是，当二极管阳极端的电位低于二极管的压降时，则即使向二极管阳极端施加正向电压，二极管也不会处于正向导通状态，因此，使二极管正向导通所需导通电压（cut-in voltage）的数值就等于二极管的压降的数值。
而随着科技的发展，第三代半导体技术也在不断地发展中，第三代半导体技术可以实现更好的电子浓度和运动控制，更适合于制作高温、高频、抗辐射及大功率电子器件，在光电子和微电子领域具有重要的应用价值。其中，碳化硅（化学式为SiC）、氮化镓（化学式为GaN）以及氧化锌（化学式为ZnO）是重要的第三代半导体材料，第三代半导体材料具有更宽的禁带宽度、更高的导热率、更高的抗辐射能力、更大的电子饱和漂移速率等特性。然而，应用上述第三代半导体材料所制成的二极管压降大于或等于1.3V，使二极管正向导通所需的导通电压大。
为了解决上述技术问题，本申请实施例提供一种二极管及其制备方法、电子装置，该二极管通过在外延层设置第一掺杂部和第二掺杂部，在第二掺杂部远离阴极层的表面接触金属层，从而使第二掺杂部能够与金属层共同构成控制结构，并使金属层远离阴极层的表面接触阳极层，使得阳极层接触于第一掺杂部远离阴极层的表面。
当阳极层通入正向电流时，控制结构处于导通状态，使得阳极层的正向电流能够依次通过第一掺杂部、第二掺杂部和外延层流动至阴极层，从而实现二极管内电流的正向流动；当阳极层通入反向电流时，控制结构处于断开状态，使得反向电流无法从阴极层流动至阳极层；通过设置第二掺杂部和金属层所构成的控制结构，使得控制结构能够用于控制不同方向电流的通断，并且，还可以通过对第二掺杂部的浓度进行调节，以调节控制结构的阈值电压，从而减小二极管正向导通所需的导通电压。
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本申请的实施例进行描述。
参照图1-图2，本申请实施例提供一种二极管，包括阴极层400、外延层100、金属层200和阳极层300；外延层100的表面接触阴极层400，外延层100远离阴极层400的表面设置有相接触的第一掺杂部130和第二掺杂部140，第一掺杂部130的远离阴极层400的表面接触阳极层300；第二掺杂部140远离外延层100的表面接触金属层200，金属层200远离阴极层400的表面接触阳极层300，即阳极层300靠近阴极层400的表面接触金属层200和第一掺杂部130。
参照图1-图7，第二掺杂部140和金属层200构成控制结构230，控制结构230配置为：阳极层300通入正向电流时，控制结构230处于导通状态，以使正向电流依次通过第一掺杂部130、第二掺杂部140和外延层100流动至阴极层400，以实现二极管的正向导通状态，并构成第一电流通路（即图中的电流通路A）。
如图3所示，图3为本申请实施例提供的二极管与相关技术中二极管的导通电压的示意图，其中，本申请实施例提供二极管所对应曲线为x曲线，所对应的导通电压为0.75V，相关技术中二极管所对应曲线为y曲线，所对应的导通电压为1.3V。
示例性的，外延层100可以选用碳化硅（化学式为SiC）制成，外延层100掺杂有氮离子（化学式为N）；外延层100的表面接触阴极层400，可以向衬底层注入氮离子形成阴极层400，使得阴极层400掺杂有氮离子，阴极层400的掺杂浓度大于或等于1E18/cm3，且小于或等于1E20/cm3；可以向外延层100注入氮离子形成第一掺杂部130，使得第一掺杂部130掺杂有氮离子，第一掺杂部130的掺杂浓度大于或等于1E18/cm3，且小于或等于1E20/cm3；可以向外延层100注入铝离子形成第二掺杂部140，使得第二掺杂部140掺杂有铝离子（化学式为Al），第二掺杂部140的掺杂浓度大于或等于5E16/cm3，且小于或等于5E17/cm3。
金属层200可以设置为肖特基金属，示例性的，金属层200可以选用镍、钼、钨，以及其他难熔金属（refractory metal）、难熔金属硅化物（refractory metal silicide）等材料中的一种或多种制成。在本申请实施例中，金属层200选用钨材料制成，以能够与第二掺杂部140共同形成控制结构230。
当阳极层300通入正向电流时，正向电流连接于金属层200，使得控制结构230处于导通状态，正向电流依次通过第一掺杂部130、第二掺杂部140和外延层100流动至阴极层400，以实现二极管的正向导通状态。并且，二极管的导通电压大于或等于0.75V，小于或等于1.1V，相对于相关技术中二极管的导通电压，本申请实施例所提供的二极管的导通电压更小。
容易理解的是，第二掺杂部140的掺杂浓度会对二极管的压降，即二极管的导通电压的大小产生影响。示例性的，二极管导通电压的数值与第二掺杂部140的浓度呈正相关，例如，当第二掺杂部140的浓度设置为5E16/cm3，二极管的导通电压等于0.75V，当第二掺杂部140的浓度设置为5E17/cm3，二极管的导通电压等于1.1V，因此，可以通过对第二掺杂部140的浓度进行调节，以调节控制结构230的阈值电压，从而减小二极管正向导通所需的导通电压。
参照图1-图2，在一些可能的实施方式中，本申请实施例提供的二极管还包括功能区500和终止区(termination region)600，终止区600设置为环形终止区600，环形终止区600设置于功能区500的外侧。环形终止区600内还设置有层间介电层（InterlevelDielectric，简称为ILD），层间介电层连接于功能区500金属层200的外侧。
金属层200和第二掺杂部140设置于功能区500内，示例性的，第二掺杂部140的数量和第一掺杂部130的数量均设置为多个，以通过多个第二掺杂部140和多个第一掺杂部130实现二极管正向电流的流动过程。
在功能区500内，金属层200包括多个金属部210，多个金属部210沿第一方向间隔设置，示例性的，第一方向平行设置于阴极层400，并且，如图1所示，第一方向平行于水平方向；金属部210的两端均连接一个第二掺杂部140，在同一个金属部210中，第一掺杂部130设置于对应的第二掺杂部140远离另一个第二掺杂部140的一端，以能够通过一个金属部210构成两个控制结构230，以实现正向电流的多个流动路径。
参照图1、图2和图7，在一些可能的实施方式中，金属层200的至少部分接触外延层100，金属层200与外延层100相互接触的部分共同形成肖特基接触部220，即在每个金属部210内，位于中部的部分金属部210覆盖外延层100，且位于两端另一部分金属部210覆盖两个第二掺杂部140，以通过一个金属部210形成一个肖特基接触部220，并用于构成两个控制结构230，以使金属部210的功能更加丰富。其中，肖特基接触（Schottky contact）是指金属和半导体材料相接触的时候，在界面处半导体的能带弯曲，形成肖特基势垒，势垒的存在才形成了界面电阻。
继续参照图1、图2和图7，当金属层200通入正向电流时，金属层200与外延层100相互接触的部分所共同形成肖特基接触部220会形成肖特基势垒，使得正向电荷积累，当积累的正向电荷的电荷量大于肖特基势垒所需的电荷量时，正向电流能够依次通过肖特基接触部220和外延层100流动至阴极层400，并构成第二电流通路（即图中的电流通路B），以增加二极管内正向电流的流动路径。
值得一提的是，第二电流通路所需的导通电压大于或等于1.1V，小于或等于1.7V。当金属层200通入的正向电压小于0.75V时，正向电压小于二极管的导通电压，第一电流通路和第二电流通路均未处于正向导通状态；当金属层200通入的正向电压大于或等于0.75V，小于或等于1.1V，第一电流通路处于正向导通状态，第二电流通路未处于正向导通状态；当金属层200通入的正向电压大于或等于1.1V，第一电流通路和第二电流通路均处于正向导通状态，使得二极管所通入的电流等于第一电流通路和第二电流通路的电流之和，从而增大了二极管所通入的电流大小。
容易理解的是，金属层200的至少部分接触外延层100，金属层200与外延层100相互接触的部分共同形成肖特基接触部220，当金属层200通入正向电流时，肖特基接触部220会积累正向电荷，并在肖特基接触部220形成空间电场，并对控制结构230产生影响，影响控制结构230工作过程的稳定性。
参照图1、图2和图5，示例性的，外延层100还设置有调节部160，调节部160远离阴极层400的表面接触第一掺杂部130和第二掺杂部140。可以向外延层100注入铝离子形成调节部160，使得调节部160掺杂有铝离子，调节部160的掺杂浓度大于或等于5E15/cm3，且小于或等于5E17/cm3，以通过调节部160减小肖特基接触部220所形成空间电场对控制结构230的影响，并且，调节部160接触第一掺杂部130，使得第一掺杂部130不会直接与外延层100相接触，保证了第一电流通路的正常工作。
在一些可能的实施方式中，在相邻的两个金属部210之间，每个金属部210的端部各接触一个第二掺杂部140，且接触于其中一个第二掺杂部140的第一掺杂部130靠近另一个第二掺杂部140，即两个第一掺杂部130相互靠近，且两个第一掺杂部130之间容置阳极层300，以通过部分阳极层300同时向两个第一掺杂部130施加正向电压。
金属部210平铺设置于外延层100远离阴极层400的表面，金属部210的中部接触外延层100；金属部210中部，以及接触于金属部210中部的部分外延层100共同形成肖特基接触部220。在第一方向上，金属部210的两端分别与对应的第二掺杂部140齐平，以使金属部210与第二掺杂部140的结构更加紧凑。
示例性的，外延层100设置有容纳槽110，容纳槽110容置调节部160、第一掺杂部130和第二掺杂部140；第一掺杂部130远离阴极层400的表面与外延层100远离阴极层400的表面齐平；第二掺杂部140与第一掺杂部130沿第一方向并列设置，第二掺杂部140远离第一掺杂部130的一端接触外延层100，第二掺杂部140远离阴极层400的表面与外延层100远离阴极层400的表面齐平，第二掺杂部140远离阴极层400的表面接触金属层200。
在相邻的两个金属部210之间，容纳槽110的数量设置为一个，且一个容纳槽110同时容纳调节部160、两个第一掺杂部130和两个第二掺杂部140，以通过一个调节部160同时对两个控制结构230起到保护和调节的作用，保证两个第一电流通路的稳定性，并能够通过一个容纳槽110容置多个第一掺杂部130和第二掺杂部140，使得容纳槽110的适用范围更大，容纳槽110的功能更加丰富。
应当注意的是，容纳槽110表示一个区域，并不完全代指一个实际的槽体。例如，当调节部160、第一掺杂部130和第二掺杂部140均通过向外延层100注入离子形成时，第一掺杂部130远离阴极层400的表面、第二掺杂部140远离阴极层400的表面均与外延层100远离阴极层400的表面齐平，调节部160、第一掺杂部130和第二掺杂部140均位于容纳槽110所围设的区域内。
或者，当调节部160、第一掺杂部130和第二掺杂部140均设置为独立的半导体结构时，则容纳槽110可以为外延层100的一个实际结构，且容纳槽110容置调节部160、第一掺杂部130和第二掺杂部140，本申请实施例在此不再赘述。
参照图1、图2和图6，在一些可能的实施方式中，外延层100还设置有第三掺杂部150，第三掺杂部150的至少部分接触外延层100，第三掺杂部150远离外延层100的表面接触阳极层300；第三掺杂部150，以及与第三掺杂部150接触的部分外延层100形成P-N结151，P-N结151配置为：自第三掺杂部150至外延层100通入正向电流时，P-N结151处于导通状态。
可以向外延层100注入铝离子形成第三掺杂部150，使得第三掺杂部150掺杂有铝离子，第三掺杂部150的掺杂浓度大于或等于5E16/cm3，且小于或等于5E18/cm3，以使第三掺杂部150的至少部分接触外延层100，第三掺杂部150的另一部分接触阳极层300，以形成P-N结151。
当向阳极层300施加正向电压时，正向电流依次通过阳极层300、第三掺杂部150和外延层100流动至阴极层400，即P-N结151处于导通状态，并构成第三电流通路（即图中的电流通路C）。
应当注意的是，第三电流通路所需的导通电压大于或等于2V；当金属层200通入的正向电压大于或等于1.1V，且小于2V时，正向电压小于第三电流通路的导通电压，第一电流通路和第二电流通路均处于正向导通状态，第三电流通路处于未导通状态；当金属层200通入的正向电压大于或等于2V，第一电流通路、第二电流通路和第三电流通路均处于正向导通状态，使得二极管所通入的电流等于第一电流通路、第二电流通路和第三电流通路的电流之和，从而增大了二极管所通入的电流大小。
示例性的，外延层100形成有沟槽120，沟槽120容置第三掺杂部150；第三掺杂部150为U型第三掺杂部150，第三掺杂部150的外侧接触外延层100，第三掺杂部150的内侧接触阳极层300，以通过沟槽120增大第三掺杂部150与外延层100之间的接触面积，增大第三电流通路的电流。且沟槽120连通于容纳槽110，第三掺杂部150远离阴极层400的端部连接第一掺杂部130，以使部分阳极层300向两个第一掺杂部130施加正向电压，并能够向第三掺杂部150与外延层100所形成P-N结151施加正向电压。
综上所述，本申请实施例提供的二极管，通过在外延层100设置第一掺杂部130和第二掺杂部140，在第二掺杂部140远离阴极层400的表面接触金属层200，从而使第二掺杂部140能够与金属层200共同构成控制结构230，并使金属层200远离阴极层400的表面接触阳极层300，使得阳极层300接触于第一掺杂部130远离阴极层400的表面。
当阳极层300通入正向电流时，控制结构230处于导通状态，使得阳极层300的正向电流能够依次通过第一掺杂部130、第二掺杂部140和外延层100流动至阴极层400，从而实现二极管内电流的正向流动；当阳极层300通入反向电流时，控制结构230处于断开状态，使得反向电流无法从阴极层400流动至阳极层300；通过设置第二掺杂部140和金属层200所构成的控制结构230，使得控制结构230能够用于控制不同方向电流的通断，并且，还可以通过对第二掺杂部140的浓度进行调节，以调节控制结构230的阈值电压，从而减小二极管正向导通所需的导通电压。
并且，通过设置第二电流通路和第三电流通路，当第一电流通路、第二电流通路和第三电流通路均处于正向导通状态时，使得二极管所通入的电流等于第一电流通路、第二电流通路和第三电流通路的电流之和，从而增大了二极管所通入的电流大小。
参照图1、图2和图8，本申请实施例还提供一种二极管的制备方法，包括以下步骤：在外延层100远离阴极层400的一端形成第一掺杂部130和第二掺杂部140，第一掺杂部130和第二掺杂部140接触；在第二掺杂部140远离阴极层400的表面形成金属层200，金属层200与第二掺杂部140构成控制结构230；在金属层200远离阴极层400的表面形成阳极层300，阳极层300覆盖于第一掺杂部130远离阴极层400的表面。具体包括以下步骤：
S101、在外延层100远离阴极层400的一端形成第一掺杂部130和第二掺杂部140，第一掺杂部130和第二掺杂部140接触；
参照图8、图9和图10，在一些可能的实施方式中，可以在外延层100远离阴极层400的表面通过沉积等方式形成第一掺杂部130和第二掺杂部140。或者，还可以通过在外延层100远离阴极层400的表面注入离子，以形成第一掺杂部130和第二掺杂部140。
例如，可以向外延层100注入氮离子形成第一掺杂部130，使得第一掺杂部130掺杂有氮离子，第一掺杂部130的掺杂浓度大于或等于1E15/cm3，且小于或等于1E16/cm3；可以向外延层100注入铝离子形成第二掺杂部140，使得第二掺杂部140掺杂有铝离子（化学式为Al），第二掺杂部140的掺杂浓度大于或等于5E16/cm3，且小于或等于5E17/cm3。
示例性的，当二极管包括功能区500和终止区600，终止区600设置于功能区500的外侧时，第一掺杂部130和第二掺杂部140可以仅形成于功能区500内，或者，第一和第二掺杂部140还可以形成于终止区600内，本申请实施例对此不作限制。
在外延层100远离阴极层400的一端形成第一掺杂部130和第二掺杂部140之前，可以先对外延层100的区域进行定义，以确定功能区500和终止区600。随后在终止区600形成层间介电层，层间介质层610的边缘连接功能区500，且在终止区600内，层间介质层610形成于外延层100远离阴极层400的表面。
在一些可能的实施方式中，在外延层100远离阴极层400的一端形成第一掺杂部130和第二掺杂部140，具体包括以下步骤：
S1011、在外延层100远离阴极层400的表面注入离子，以形成调节部160；
参照图8、图9和图10，示例性的，可以在外延层100远离所述阴极层400的表面覆盖硬质掩膜（Hard Mask），使得硬质掩膜覆盖部分外延层100，随后向外延层100远离阴极层400的表面注入铝离子，硬质掩膜能够对铝离子起到一定的遮挡作用，以使铝离子能够注入于未覆盖硬质掩膜的区域并在上述区域内形成调节部160，使得调节部160掺杂有铝离子，调节部160的掺杂浓度大于或等于5E15/cm3，且小于或等于5E17/cm3。
容易理解的是，向外延层100远离阴极层400的表面所注入铝离子的深度，本申请实施例对此不作进一步限制，只要能够满足二极管的实际使用需要即可。
S1012、在调节部160远离阴极层400的表面注入离子，以形成第二掺杂部基础141；
参照图8、图9和图11，在一些可能的实施方式中，可以向调节部160远离阴极层400的表面注入铝离子形成第二掺杂部基础141，使得第二掺杂部基础141掺杂有铝离子（化学式为Al），第二掺杂部基础141的掺杂浓度大于或等于5E16/cm3，且小于或等于5E17/cm3。并且，第二掺杂部基础141沿第一方向的两端均接触于外延层100，第二掺杂部140的深度小于调节部160的深度。
S1013、在第二掺杂部基础141的中部注入离子，以形成第一掺杂部基础131和两个第二掺杂部140，第一掺杂部基础131设置于两个第二掺杂部140之间；
参照图8、图9和图12，可以向第二掺杂部基础141的中部注入氮离子，以在第二掺杂部基础141中部形成第一掺杂部基础131，使得第一掺杂部基础131掺杂有氮离子，第一掺杂部基础131的掺杂浓度大于或等于1E15/cm3，且小于或等于1E16/cm3。
第一掺杂部基础131的深度大于第二掺杂部140的深度，在第一方向上，第一掺杂部基础131设置于两个第二掺杂部140之间，以通过第一掺杂部基础131将两个第二掺杂部140分隔。
S1014、在外延层100形成沟槽120，沟槽120分隔第一掺杂部基础131，以形成两个第一掺杂部130；
参照图8、图9和图13，在一些可能的实施方式中，在外延层100形成沟槽120，在第一方向上，沟槽120设置于第一掺杂部基础131的中部，且沟槽120沿第二方向延伸，第二方向垂直于第一方向，第二方向垂直于阴极层400，且沟槽120分隔第一掺杂部基础131，以形成两个第一掺杂部130。
参照图8和图14，在外延层100形成沟槽120之后，该方法还包括：在沟槽120的内壁注入离子，以形成第三掺杂部150。示例性的，可以在沟槽120的内壁注入铝离子形成第三掺杂部150，使得第三掺杂部150掺杂有铝离子，第三掺杂部150的掺杂浓度大于或等于5E16/cm3，且小于或等于5E18/cm3。以使第三掺杂部150设置为U形第三掺杂部150，并且，第三掺杂部150的至少部分接触外延层100，第三掺杂部150的另一部分接触阳极层300，以使第三掺杂部150，以及与第三掺杂部150接触的部分外延层100形成P-N结151。
S102、在第二掺杂部140远离阴极层400的表面形成金属层200，金属层200与第二掺杂部140构成控制结构230；
参照图8和图14，在一些可能的实施方式中，调节部160的数量设置为多个，多个调节部160沿第一方向间隔设置，在第二掺杂部140远离阴极层400的表面形成金属层200，包括以下步骤：
在第二掺杂部140远离阴极层400的表面形成金属部210，金属部210的两端分别连接一个第二掺杂部140，多个金属部210形成金属层200。并且，部分金属层200与第二掺杂部140构成控制结构230，以通过控制结构230对二极管内电流的流动方向进行控制；
值得一提的是，金属部210的两端分别连接一个第二掺杂部140，金属部210的中部则接触外延层100，且金属部210与外延层100相互接触的部分共同构成肖特基接触部220，以通过肖特基接触部220控制二极管内电流的流动方向。
S103、在金属层200远离阴极层400的表面形成阳极层300，阳极层300覆盖于第一掺杂部130远离阴极层400的表面。
参照图8，示例性的，在金属层200远离阴极层400的表面形成阳极层300，阳极层300覆盖于第一掺杂部130远离阴极层400的表面，并且，部分阳极层300接触第三掺杂部150远离外延层100的表面，以使阳极层300能够向金属层200、第一掺杂部130和第三掺杂部150同时施加正向电压。
综上所述，通过在外延层100形成第一掺杂部130和第二掺杂部140，在第二掺杂部140远离阴极层400的表面形成金属层200，并在金属层200远离阴极层400的表面形成阳极层300，使得阳极层300覆盖于第一掺杂部130远离阴极层400的表面；当阳极层300通入正向电流时，控制结构230处于导通状态，使得阳极层300的正向电流能够依次通过第一掺杂部130、第二掺杂部140和外延层100流动至阴极层400，从而实现二极管内电流的正向流动。通过设置第二掺杂部140和金属层200所构成的控制结构230，使得控制结构230能够用于控制不同方向电流的通断，并且，还可以通过对第二掺杂部140的浓度进行调节，以调节控制结构230的阈值电压，从而减小二极管正向导通所需的导通电压。
本申请实施例还提供一种电子装置，包括上述任一实施方式的二极管。当二极管的阳极层300通入正向电流时，控制结构230处于导通状态，使得阳极层300的正向电流能够依次通过第一掺杂部130、第二掺杂部140和外延层100流动至阴极层400，从而实现二极管内电流的正向流动；当阳极层300通入反向电流时，控制结构230处于断开状态，使得反向电流无法从阴极层400流动至阳极层300；通过设置第二掺杂部140和金属层200所构成的控制结构230，使得控制结构230能够用于控制不同方向电流的通断，并且，还可以通过对第二掺杂部140的浓度进行调节，以调节控制结构230的阈值电压，从而减小二极管正向导通所需的导通电压。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求书指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求书来限制。
Claims (20)
1.一种二极管，其特征在于，包括阴极层、外延层、金属层和阳极层；
所述外延层接触所述阴极层，所述外延层远离所述阴极层的表面设置有相接触的第一掺杂部和第二掺杂部，所述第一掺杂部的远离所述阴极层的表面接触所述阳极层；所述第二掺杂部远离所述外延层的表面接触所述金属层，所述金属层远离所述阴极层的表面接触所述阳极层；
所述第二掺杂部和所述金属层构成控制结构，所述控制结构配置为：所述阳极层通入正向电流时，所述控制结构处于导通状态，以使所述正向电流依次通过所述第一掺杂部、所述第二掺杂部和所述外延层流动至所述阴极层。
2.根据权利要求1所述的二极管，其特征在于，所述金属层的至少部分接触所述外延层；
所述金属层与所述外延层相互接触的部分共同形成肖特基接触部。
3.根据权利要求2所述的二极管，其特征在于，所述外延层设置有调节部，所述调节部远离所述阴极层的表面接触所述第一掺杂部和所述第二掺杂部。
4.根据权利要求3所述的二极管，其特征在于，所述外延层设置有容纳槽，所述容纳槽容置所述调节部、所述第一掺杂部和所述第二掺杂部；
所述第一掺杂部远离所述阴极层的表面与所述外延层远离所述阴极层的表面齐平；所述第二掺杂部与所述第一掺杂部并列设置，所述第二掺杂部远离所述第一掺杂部的一端接触所述外延层，所述第二掺杂部远离所述阴极层的表面与所述外延层远离所述阴极层的表面齐平，所述第二掺杂部远离所述阴极层的表面接触所述金属层。
5.根据权利要求1所述的二极管，其特征在于，所述外延层设置有第三掺杂部，所述第三掺杂部的至少部分接触所述外延层，所述第三掺杂部远离所述外延层的表面接触所述阳极层；
所述第三掺杂部，以及与所述第三掺杂部接触的部分所述外延层形成P-N结，所述P-N结配置为：自所述第三掺杂部至所述外延层通入所述正向电流时，所述P-N结处于导通状态。
6.根据权利要求5所述的二极管，其特征在于，所述外延层形成有沟槽，所述沟槽容置所述第三掺杂部；
所述第三掺杂部为U型第三掺杂部，所述第三掺杂部的外侧接触所述外延层，所述第三掺杂部的内侧接触所述阳极层。
7.根据权利要求1-6任一项所述的二极管，其特征在于，所述金属层包括多个金属部，所述多个金属部沿第一方向间隔设置；
所述金属部的两端均连接一个所述第二掺杂部，在同一个所述金属部中，所述第一掺杂部设置于对应的所述第二掺杂部远离另一个所述第二掺杂部的一端。
8.根据权利要求7所述的二极管，其特征在于，所述第一掺杂部和所述第二掺杂部均形成于所述外延层内；
所述金属部平铺设置于所述外延层远离所述阴极层的表面，所述金属部的中部接触所述外延层；所述金属部中部，以及接触于所述金属部中部的部分所述外延层共同形成肖特基接触部。
9.根据权利要求7所述的二极管，其特征在于，在所述第一方向上，所述金属部的两端分别与对应的所述第二掺杂部齐平。
10.根据权利要求1所述的二极管，其特征在于，所述金属层选用难熔金属或难熔金属硅化物制成。
11.根据权利要求9所述的二极管，其特征在于，所述金属层选用镍、钼、钨中的一种制成。
12.根据权利要求1所述的二极管，其特征在于，所述第一掺杂部配置为：向所述外延层远离所述阴极层的表面注入离子，以形成所述第一掺杂部；
和/或，所述第二掺杂部配置为：向所述外延层远离所述阴极层的表面注入离子，以形成所述第二掺杂部。
13.根据权利要求1所述的二极管，其特征在于，所述第二掺杂部的掺杂离子设置为铝离子，所述第二掺杂部的掺杂浓度小于或等于5E17/cm3。
14.根据权利要求1所述的二极管，其特征在于，所述第一掺杂部的掺杂离子设置为氮离子，所述第一掺杂部的掺杂浓度大于或等于1E18/cm3，小于或等于1E20/cm3；
所述阴极层掺杂有氮离子，所述阴极层的掺杂浓度大于或等于1E18/cm3，小于或等于1E20/cm3。
15.根据权利要求1所述的二极管，其特征在于，包括功能区和终止区，所述终止区设置于所述功能区的外侧，所述金属层和所述第二掺杂部设置于所述功能区内。
16.一种二极管的制备方法，其特征在于，包括以下步骤：
在外延层远离阴极层的一端形成第一掺杂部和第二掺杂部，所述第一掺杂部和所述第二掺杂部接触；
在所述第二掺杂部远离所述阴极层的表面形成金属层，所述金属层与所述第二掺杂部构成控制结构；
在所述金属层远离所述阴极层的表面形成阳极层，所述阳极层覆盖于第一掺杂部远离所述阴极层的表面。
17.根据权利要求16所述的二极管的制备方法，其特征在于，在所述外延层形成第一掺杂部和第二掺杂部，包括以下步骤：
在所述外延层远离所述阴极层的表面注入离子，以形成调节部；
在所述调节部远离所述阴极层的表面注入离子，以形成第二掺杂部基础；
在所述第一掺杂部基础的中部注入离子，以形成第一掺杂部基础和两个所述第二掺杂部，所述第一掺杂部基础设置于两个所述第二掺杂部之间；
在所述外延层形成沟槽，所述沟槽分隔所述第一掺杂部基础，以形成两个所述第一掺杂部。
18.根据权利要求17所述的二极管的制备方法，其特征在于，所述调节部的数量设置为多个，多个所述调节部沿第一方向间隔设置；在所述第二掺杂部远离所述阴极层的表面形成金属层，包括以下步骤：
在所述第二掺杂部远离所述阴极层的表面形成金属部，所述金属部的两端分别连接一个所述第二掺杂部，多个所述金属部形成所述金属层。
19.根据权利要求16所述的二极管的制备方法，其特征在于，在所述外延层形成沟槽之后，该方法还包括：
在所述沟槽的内壁注入离子，以形成第三掺杂部。
20.一种电子装置，其特征在于，包括如权利要求1-15任一项所述的二极管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310206434.6A CN116072708B (zh) | 2023-03-07 | 2023-03-07 | 二极管及其制备方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310206434.6A CN116072708B (zh) | 2023-03-07 | 2023-03-07 | 二极管及其制备方法、电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116072708A true CN116072708A (zh) | 2023-05-05 |
| CN116072708B CN116072708B (zh) | 2023-06-16 |
Family
ID=86175073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310206434.6A Active CN116072708B (zh) | 2023-03-07 | 2023-03-07 | 二极管及其制备方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116072708B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090179297A1 (en) * | 2008-01-16 | 2009-07-16 | Northrop Grumman Systems Corporation | Junction barrier schottky diode with highly-doped channel region and methods |
| CN102709317A (zh) * | 2012-06-07 | 2012-10-03 | 电子科技大学 | 一种低开启电压二极管 |
| CN106653869A (zh) * | 2016-12-14 | 2017-05-10 | 丽晶美能（北京）电子技术有限公司 | 功率二极管 |
| CN108550630A (zh) * | 2018-06-01 | 2018-09-18 | 电子科技大学 | 一种二极管及其制作方法 |
| CN111312802A (zh) * | 2020-02-27 | 2020-06-19 | 电子科技大学 | 低开启电压和低导通电阻的碳化硅二极管及制备方法 |
| CN213366606U (zh) * | 2021-04-20 | 2021-06-04 | 成都蓉矽半导体有限公司 | 覆盖钝化层的mos控制整流器 |
| US20210242307A1 (en) * | 2020-01-31 | 2021-08-05 | Genesic Semiconductor Inc. | Performance sic diodes |
| KR102372374B1 (ko) * | 2020-09-11 | 2022-03-11 | (주) 트리노테크놀로지 | 고속 및 소프트 회복 특성을 가진 하이브리드 다이오드 |
-
2023
- 2023-03-07 CN CN202310206434.6A patent/CN116072708B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090179297A1 (en) * | 2008-01-16 | 2009-07-16 | Northrop Grumman Systems Corporation | Junction barrier schottky diode with highly-doped channel region and methods |
| CN102709317A (zh) * | 2012-06-07 | 2012-10-03 | 电子科技大学 | 一种低开启电压二极管 |
| CN106653869A (zh) * | 2016-12-14 | 2017-05-10 | 丽晶美能（北京）电子技术有限公司 | 功率二极管 |
| CN108550630A (zh) * | 2018-06-01 | 2018-09-18 | 电子科技大学 | 一种二极管及其制作方法 |
| US20210242307A1 (en) * | 2020-01-31 | 2021-08-05 | Genesic Semiconductor Inc. | Performance sic diodes |
| CN111312802A (zh) * | 2020-02-27 | 2020-06-19 | 电子科技大学 | 低开启电压和低导通电阻的碳化硅二极管及制备方法 |
| KR102372374B1 (ko) * | 2020-09-11 | 2022-03-11 | (주) 트리노테크놀로지 | 고속 및 소프트 회복 특성을 가진 하이브리드 다이오드 |
| CN213366606U (zh) * | 2021-04-20 | 2021-06-04 | 成都蓉矽半导体有限公司 | 覆盖钝化层的mos控制整流器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116072708B (zh) | 2023-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7615802B2 (en) | Semiconductor structure comprising a highly doped conductive channel region and method for producing a semiconductor structure | |
| JP5989652B2 (ja) | 改良されたショットキー整流器 | |
| CN110718546B (zh) | 绝缘栅极半导体器件及其制造方法 | |
| TWI491041B (zh) | 屏蔽閘極溝槽mosfet封裝 | |
| US11538933B2 (en) | Schottky diode integrated into superjunction power MOSFETs | |
| KR20190072631A (ko) | 게이트 트렌치들 및 매립된 종단 구조체들을 갖는 전력 반도체 디바이스들 및 관련 방법들 | |
| US10923563B2 (en) | Power device | |
| US11355630B2 (en) | Trench bottom shielding methods and approaches for trenched semiconductor device structures | |
| JP2016502270A (ja) | 改善されたトレンチ保護を有するトレンチベースデバイス | |
| CN110729346B (zh) | 一种低导通电阻高耐压能力的宽禁带半导体整流器件 | |
| CN116153991B (zh) | 一种双沟槽栅rc-igbt及其制备方法 | |
| CN113035931B (zh) | 沟槽式金属氧化物半导体场效应管器件及其制造方法 | |
| CN116387362A (zh) | 一种集成HJD的SiC UMOSFET器件及其制备方法 | |
| CN113451392A (zh) | 半导体装置 | |
| US20220069084A1 (en) | Power semiconductor device and method of fabricating the same | |
| JP2016162861A (ja) | 半導体装置 | |
| CN111164759B (zh) | 具有高电流容量的馈线设计 | |
| CN116364778A (zh) | 一种集成HJD的SiC VDMOSFET器件及其制备方法 | |
| CN116072708B (zh) | 二极管及其制备方法、电子装置 | |
| CN104078493A (zh) | 半导体装置 | |
| US20200279912A1 (en) | Super junction semiconductor device and method of manufacturing the same | |
| CN113972261A (zh) | 碳化硅半导体器件及制备方法 | |
| CN114335166B (zh) | 高电子迁移率晶体管hemt器件、晶圆、封装器件和电子设备 | |
| CN213752716U (zh) | 金属氧化物场效应晶体管器件和电子设备 | |
| CN217239468U (zh) | Mosfet装置和电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |