CN116072642A - 电路结构体 - Google Patents
电路结构体 Download PDFInfo
- Publication number
- CN116072642A CN116072642A CN202211241997.0A CN202211241997A CN116072642A CN 116072642 A CN116072642 A CN 116072642A CN 202211241997 A CN202211241997 A CN 202211241997A CN 116072642 A CN116072642 A CN 116072642A
- Authority
- CN
- China
- Prior art keywords
- exposed surface
- conductive
- exposed
- conductive plate
- circuit structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 238000007747 plating Methods 0.000 claims description 7
- 238000009413 insulation Methods 0.000 abstract description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 230000005669 field effect Effects 0.000 description 5
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 239000004734 Polyphenylene sulfide Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- -1 polybutylene terephthalate Polymers 0.000 description 3
- 229920000069 polyphenylene sulfide Polymers 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 229920001707 polybutylene terephthalate Polymers 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 239000004677 Nylon Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920001778 nylon Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
- H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0014—Shaping of the substrate, e.g. by moulding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29012—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2902—Disposition
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09118—Moulded substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Structure Of Printed Boards (AREA)
Abstract
提供一种电路结构体。抑制电路结构体的大型化。电路结构体具备第一导电部件、第二导电部件及保持所述第一导电部件和所述第二导电部件的绝缘性的保持部件,所述第一导电部件具有从所述保持部件露出的第一露出面,所述第二导电部件具有从所述保持部件露出的第二露出面,所述保持部件具有位于所述第一露出面与所述第二露出面之间的绝缘部,该电路结构体具备跨过所述绝缘部地覆盖所述第一露出面的至少一部分和所述第二露出面的至少一部分的导电膜。
Description
技术领域
本公开涉及一种电路结构体。
背景技术
以往的电路结构体具备控制基板、将电力供给到控制基板的多个电源端子及与电源端子电连接而构成电力电路的多个汇流条(例如,参照专利文献1)。如图4所示,以往的电路结构体90的各端子91通过焊接而与各汇流条92电连接。
现有技术文献
专利文献
专利文献1:日本特开2019-96769号公报
发明内容
发明所要解决的课题
在以往的电路结构体90中,需要在端子91处形成用于将端子91焊接到汇流条92的按压面91a。因此,端子91的配置空间变大,成为电路结构体90大型化的原因。
因此,在本公开中,其目的在于,抑制电路结构体的大型化。
用于解决课题的技术方案
本公开的一种方式所涉及的电路结构体具备第一导电部件、第二导电部件及保持所述第一导电部件和所述第二导电部件的绝缘性的保持部件,所述第一导电部件具有从所述保持部件露出的第一露出面,所述第二导电部件具有从所述保持部件露出的第二露出面,所述保持部件具有位于所述第一露出面与所述第二露出面之间的绝缘部,该电路结构体具备跨过所述绝缘部地覆盖所述第一露出面的至少一部分和所述第二露出面的至少一部分的导电膜。
发明效果
根据本公开,能够抑制电路结构体的大型化。
附图说明
图1是本实施方式所涉及的电路结构体的立体图。
图2是电路结构体的俯视图。
图3是示出电源端子的周边的放大俯视图。
图4是以往的电路结构体的立体图。
具体实施方式
<本公开的实施方式的概要>
首先,列举本公开的实施方式的概要来进行说明。
(1)本公开的电路结构体具备第一导电部件、第二导电部件及保持所述第一导电部件和所述第二导电部件的绝缘性的保持部件,所述第一导电部件具有从所述保持部件露出的第一露出面,所述第二导电部件具有从所述保持部件露出的第二露出面,所述保持部件具有位于所述第一露出面与所述第二露出面之间的绝缘部,该电路结构体具备跨过所述绝缘部地覆盖所述第一露出面的至少一部分和所述第二露出面的至少一部分的导电膜。
根据所述电路结构体,由保持部件保持的第一导电部件和第二导电部件分别具有从保持部件露出的第一露出面和第二露出面,第一露出面的至少一部分和第二露出面的至少一部分由导电膜跨过绝缘部地覆盖,所以,能够由导电膜将这两露出面电连接。由此,不需要在第一导电部件和第二导电部件的一方处形成焊接用的按压面,所以,能够减小该一方的露出面。其结果,能够抑制电路结构体的大型化。
(2)优选的是,所述第一导电部件的除所述第一露出面以外的一部分埋设于所述保持部件,所述第二导电部件的除所述第二露出面以外的一部分埋设于所述保持部件。
在该情况下,通过例如嵌入成形,将第一导电部件的一部分和第二导电部件的一部分埋设于保持部件,从而能够容易地形成第一露出面和第二露出面。
(3)所述导电膜优选是金属镀膜。
在该情况下,能够容易地形成导电膜。
(4)所述第一导电部件优选具有以包围所述第二露出面的方式被切除而形成的切口部。
在该情况下,与在第一导电部件处形成围绕第二露出面的孔的情况相比,能够抑制第一导电部件由于大电流而发热。
(5)所述第一露出面及所述第二露出面优选被配置为和所述绝缘部的与所述导电膜相向的相向面处于同一平面上。
在该情况下,能够更加容易地形成导电膜。
<本公开的实施方式的详细情况>
下面,关于本公开的实施方式,基于附图详细进行说明。此外,也可以将下面记载的实施方式的至少一部分任意地组合。
〔电路结构体〕
图1是本实施方式所涉及的电路结构体10的立体图。图2是电路结构体10的俯视图。在下面的本实施方式的说明中,“上”、“下”、“右”、“左”、“前”和“后”这样的方向意味着图1所示的方向。
在图1和图2中,电路结构体10能够搭载于各种各样的设备,但本实施方式的电路结构体10搭载于汽车。具体来说明,电路结构体10装入到介于将未图示的第一车载设备与第二车载设备相连的布线路径的中途的电气接线箱。电路结构体10具备多个导电板(第一导电部件)11、多个电源端子(第二导电部件)12、多个控制端子13、多个电子元件14和保持部件15。多个导电板11、多个电源端子12和多个控制端子13构成电路结构体10的电力电路。
本实施方式的电路结构体10具备3个导电板11。导电板11与电源端子12的数量相同,将1个导电板11与1个电源端子12以一对一的关系进行电连接。另外,本实施方式的电路结构体10具备10个控制端子13。控制端子13与电子元件14的数量相同,将1个控制端子13与1个电子元件14以一对一的关系进行电连接。此外,导电板11、电源端子12、控制端子13和电子元件14的各个数是任意的,可自由变更。
导电板11是将金属板冲压加工成预定形状而制造的,也被称为汇流条。导电板11优选是例如纯铜或铜合金等铜制部件。导电板11的整体是导体,在导电板11处未形成有一般的印刷基板所具有的那样的布线图案。作为多个导电板11,本实施方式的电路结构体10具备第一导电板111、第二导电板112和第三导电板113。
第一导电板111配置于最前侧,在左右方向上延伸地形成。第二导电板112在第一导电板111的后侧空出间隔地配置,在左右方向上延伸地形成。分别在第二导电板112的前后两侧,在左右方向上空出间隔地形成有多个凹部112a(也参照图3)。在本实施方式中,分别在第二导电板112的前后两侧,形成有5个凹部112a。
第三导电板113具有在左右方向上延伸地形成的导电主体部113a及从导电主体部113a的左端部向前方向延伸地形成的导电延长部113b。导电主体部113a在第二导电板112的后侧空出间隔地配置。导电延长部113b的前部延伸至第一导电板111的左侧的位置地形成。导电延长部113b在第一导电板111和第二导电板112的左侧空出间隔地配置。此外,第一导电板111、第二导电板112和第三导电板113的各形状不限定于本实施方式的形状。例如,第三导电板113也可以仅由导电主体部113a构成。
电源端子12是将金属线材冲压加工成预定形状而制造的。电源端子12是金属制的端子。电源端子12优选是例如纯铜或铜合金等铜制部件。电源端子12经由后述的导电膜20电连接到导电板11,从导电板11对未图示的控制基板供给电力。
作为多个电源端子12,本实施方式的电路结构体10具备第一电源端子121、第二电源端子122和第三电源端子123。第一电源端子121配置于第一导电板111的左侧。第二电源端子122配置于第二导电板112的左侧。第三电源端子123配置于第三导电板113的导电延长部113b的右侧。
控制端子13是将金属线材冲压加工成预定形状而制造的。控制端子13是金属制的端子。控制端子13优选是例如纯铜或铜合金等铜制部件。在本实施方式中,多个控制端子13分别配置于第二导电板112处的前后两侧的各凹部112a。多个控制端子13向下方向延伸,电连接到所述控制基板。
电子元件14是例如场效应晶体管(FET:Field Effect Transistor)等半导体继电器。在下面的说明中,关于电子元件14是场效应晶体管的情况进行说明,将场效应晶体管称为“FET”。多个FET14在第一导电板111上和第三导电板113上,在左右方向上空出间隔地放置。
各FET14具有多个端子。如图2的放大图所示,作为多个端子,各FET14具有多个(在图例中是4个)源极端子14a、1个栅极端子14b和1个漏极端子14c(也参照图3)。源极端子14a通过焊料等电连接到第二导电板112。栅极端子14b通过焊料等电连接到控制端子13。漏极端子14c通过焊料等电连接到第一导电板111或第三导电板113。此外,电子元件14也可以是场效应晶体管以外的其他元件,例如,也可以是机械式继电器等。
保持部件15是具有热塑性的树脂制。保持部件15例如由PPS(聚苯硫醚)、PBT(聚对苯二甲酸丁二醇酯)、尼龙、PP(聚丙烯)、PE(聚乙烯)等构成,具有绝缘性。本实施方式的保持部件15由PPS构成。保持部件15通过注塑成形而成形。在本实施方式中,保持部件15通过将导电板11、电源端子12和控制端子13设置于注塑成形的模具(省略图示)而进行的嵌入成形来制造。由此,保持部件15对导电板11、电源端子12和控制端子13进行保持。导电板11、电源端子12、控制端子13和保持部件15是一体化而成的嵌入品。
〔露出面〕
导电板11具有从保持部件15露出的露出面(第一露出面)。具体来说,第一导电板111具有从保持部件15向上侧露出的露出面111b。第一导电板111的除露出面111b以外的一部分(相比露出面111b靠下侧的一部分)埋设于保持部件15。在露出面111b处,放置有预定数量(在图例中是5个)的FET14。第二导电板112具有从保持部件15向上侧露出的露出面112c。第二导电板112的除露出面112c以外的一部分(相比露出面112c靠下侧的一部分)埋设于保持部件15。
第三导电板113具有从保持部件15向上侧露出的露出面113d。露出面113d具有在导电主体部113a处从保持部件15露出的主体露出面113e及在导电延长部113b处从保持部件15露出的延长露出面113f。第三导电板113的除露出面113d以外的一部分(相比露出面113d靠下侧的一部分)埋设于保持部件15。在露出面113d处,放置有剩余的预定数量(在图例中是5个)的FET14。
图3是示出电源端子12的周边的放大俯视图。在图3中,电源端子12具有从保持部件15露出的露出面(第二露出面)。具体来说,第一电源端子121具有从保持部件15向上侧露出的露出面121a。第二电源端子122具有从保持部件15向上侧露出的露出面122a。第三电源端子123具有从保持部件15向上侧露出的露出面123a。各电源端子121、122、123的除露出面121a、122a、123a以外的一部分(相比露出面121a、122a、123a靠下侧的一部分)埋设于保持部件15。
〔切口部〕
在第一导电板111的左端部,以包围第一电源端子121的露出面121a的方式,形成有切口部111a。本实施方式的切口部111a以左侧开口的方式形成为凹状。在第二导电板112的左后侧的角部,以包围第二电源端子122的露出面122a的方式,形成有切口部112b。本实施方式的切口部112b以后侧和左侧开口的方式形成为L字形。在第三导电板113的导电延长部113b的右端部,以包围第三电源端子123的露出面123a的方式,形成有切口部113c。本实施方式的切口部113c以右侧开口的方式形成为凹状。
〔绝缘部〕
在图2和图3中,作为使相邻的导电板11的露出面彼此之间绝缘的绝缘部,保持部件15具有第一绝缘部15a、第二绝缘部15b和第三绝缘部15c。第一绝缘部15a位于第一导电板111的露出面111b与第二导电板112的露出面112c之间,使两露出面111b、112c之间绝缘。第二绝缘部15b位于第二导电板112的露出面112c与第三导电板113的主体露出面113e之间,使两露出面112c、113e之间绝缘。
第三绝缘部15c位于第三导电板113的延长露出面113f与第一导电板111和第二导电板112的各露出面111b、112c之间,使延长露出面113f与各露出面111b、112c之间绝缘。第三绝缘部15c与第一绝缘部15a和第二绝缘部15b的各左端相连。
在图3中,作为使导电板11与电源端子12的露出面彼此之间绝缘的绝缘部,保持部件15具有第四绝缘部15d、第五绝缘部15e和第六绝缘部15f。
第四绝缘部15d位于第一导电板111的露出面111b与第一电源端子121的露出面121a之间,使两露出面111b、121a之间绝缘。本实施方式的第四绝缘部15d在第一导电板111的切口部111a内,在第一电源端子121的露出面121a的前侧、右侧和后侧连续地形成。第四绝缘部15d与第三绝缘部15c相连。
第五绝缘部15e位于第二导电板112的露出面112c与第二电源端子122的露出面122a之间,使两露出面112c、122a之间绝缘。本实施方式的第五绝缘部15e在第二导电板112的切口部112b内,在第二电源端子122的露出面122a的前侧和右侧连续地形成。第五绝缘部15e与第二绝缘部15b和第三绝缘部15c相连。
第六绝缘部15f位于第三导电板113的延长露出面113f与第三电源端子123的露出面123a之间,使两露出面113f、123a之间绝缘。本实施方式的第六绝缘部15f在第三导电板113的切口部113c内,在第三电源端子123的露出面123a的前侧、左侧和后侧连续地形成。第六绝缘部15f与第三绝缘部15c相连。
第一绝缘部15a~第三绝缘部15c的各上表面和第四绝缘部15d~第六绝缘部15f的各上表面(与后述的导电膜20相向的相向面)配置于同一平面上。进一步地,导电板11的露出面111b、112c、113d和电源端子12的露出面121a、122a、123a被配置为与保持部件15的绝缘部15a~15f的各上表面处于同一平面上(也参照图1)。
〔导电膜〕
电路结构体10具备将导电板11与电源端子12电连接的多个导电膜20。导电膜20通过例如真空蒸镀而成膜。本实施方式的导电膜20是将镍镀层层叠于铜镀层而成的金属镀膜。作为多个导电膜20,本实施方式的电路结构体10具备第一导电膜21、第二导电膜22和第三导电膜23。
第一导电膜21将第一导电板111与第一电源端子121电连接。具体来说,第一导电膜21以跨过第四绝缘部15d地覆盖第一导电板111处的露出面111b的一部分(左端部)和第一电源端子121的露出面121a的一部分(前端部)的方式形成。
第二导电膜22将第二导电板112与第二电源端子122电连接。具体来说,第二导电膜22以跨过第五绝缘部15e地覆盖第二导电板112的露出面112c的一部分(左端部)和第二电源端子122的露出面122a的一部分(前端部)的方式形成。
第三导电膜23将第三导电板113与第三电源端子123电连接。具体来说,第三导电膜23以跨过第六绝缘部15f地覆盖第三导电板113的延长露出面113f的一部分(右端部)和第三电源端子123的露出面123a的一部分(左端部)的方式形成。
[关于效果]
根据本实施方式的电路结构体10,导电板11的从保持部件15露出的露出面111b、112c、113d与电源端子12的从保持部件15露出的露出面121a、122a、123a通过由导电膜20跨过绝缘部15d、15e、15f地覆盖,从而由导电膜20将导电板11与电源端子12电连接。由此,不需要在电源端子12处形成焊接用的按压面,所以,能够减小电源端子12的露出面121a、122a、123a。其结果,能够抑制电路结构体10的大型化。
通过嵌入成形,将导电板11的除露出面111b、112c、113d以外的一部分埋设于保持部件15,并且,将电源端子12的除露出面121a、122a、123a以外的一部分埋设于保持部件15。由此,能够容易地形成导电板11的露出面111b、112c、113d和电源端子12的露出面121a、122a、123a。
在导电板11处,以包围电源端子12的露出面121a、122a、123a的方式,形成有切口部111a、112b、113c。因此,与在导电板11处形成围绕电源端子12的孔的情况相比,能够抑制导电板11由于大电流而发热。
导电膜20是金属镀膜,所以,能够容易地形成导电膜20。另外,通过将导电膜20设为金属镀膜,从而还能够将其他电子元件安装到导电膜20上。
导电板11的露出面111b、112c、113d、电源端子12的露出面121a、122a、123a和绝缘部15d、15e、15f的各上表面配置于同一平面上,所以,能够容易地形成导电膜20。
[其他]
本实施方式的导电膜20覆盖导电板11的露出面(第一露出面)111b、112c、113d的一部分,但也可以覆盖露出面111b、112c、113d的整体。另外,导电膜20覆盖电源端子12的露出面(第二露出面)121a、122a、123a的一部分,但也可以覆盖露出面121a、122a、123a的整体。本实施方式的导电膜20通过真空蒸镀而成膜,但不限定于此,也可以通过例如溅射、印刷等而成膜。
应当认为,本次公开的实施方式在所有方面都是示例性的,而非限制性的。本发明的范围不通过上述含义,而是通过权利要求书来表示,旨在包含与权利要求书均等的含义和范围内的所有变更。
附图标记说明
10 电路结构体
11 导电板(第一导电部件)
12 电源端子(第二导电部件)
13 控制端子
14 FET(电子元件)
14a 源极端子
14b 栅极端子
14c 漏极端子
15 保持部件
15a 第一绝缘部
15b 第二绝缘部
15c 第三绝缘部
15d 第四绝缘部(绝缘部)
15e 第五绝缘部(绝缘部)
15f 第六绝缘部(绝缘部)
20 导电膜
21 第一导电膜
22 第二导电膜
23 第三导电膜
111 第一导电板
111a 切口部
111b 露出面(第一露出面)
112 第二导电板
112a 凹部
112b 切口部
112c 露出面(第一露出面)
113 第三导电板
113a 导电主体部
113b 导电延长部
113c 切口部
113d 露出面(第一露出面)
113e 主体露出面
113f 延长露出面
121 第一电源端子
121a 露出面(第二露出面)
122 第二电源端子
122a 露出面(第二露出面)
123 第三电源端子
123a 露出面(第二露出面)。
Claims (5)
1.一种电路结构体,具备:
第一导电部件;
第二导电部件;及
绝缘性的保持部件,保持所述第一导电部件和所述第二导电部件,
所述第一导电部件具有从所述保持部件露出的第一露出面,
所述第二导电部件具有从所述保持部件露出的第二露出面,
所述保持部件具有位于所述第一露出面与所述第二露出面之间的绝缘部,
所述电路结构体具备跨过所述绝缘部地覆盖所述第一露出面的至少一部分和所述第二露出面的至少一部分的导电膜。
2.根据权利要求1所述的电路结构体,其中,
所述第一导电部件的除所述第一露出面以外的一部分埋设于所述保持部件,
所述第二导电部件的除所述第二露出面以外的一部分埋设于所述保持部件。
3.根据权利要求1或2所述的电路结构体,其中,
所述导电膜是金属镀膜。
4.根据权利要求1至3中任一项所述的电路结构体,其中,
所述第一导电部件具有以包围所述第二露出面的方式被切除而形成的切口部。
5.根据权利要求1至4中任一项所述的电路结构体,其中,
所述第一露出面及所述第二露出面被配置为和所述绝缘部的与所述导电膜相向的相向面处于同一平面上。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021-177058 | 2021-10-29 | ||
JP2021177058A JP2023066456A (ja) | 2021-10-29 | 2021-10-29 | 回路構成体 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116072642A true CN116072642A (zh) | 2023-05-05 |
Family
ID=85983589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211241997.0A Pending CN116072642A (zh) | 2021-10-29 | 2022-10-11 | 电路结构体 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230133266A1 (zh) |
JP (1) | JP2023066456A (zh) |
CN (1) | CN116072642A (zh) |
DE (1) | DE102022126454A1 (zh) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019096769A (ja) | 2017-11-24 | 2019-06-20 | 株式会社オートネットワーク技術研究所 | 回路構成体 |
-
2021
- 2021-10-29 JP JP2021177058A patent/JP2023066456A/ja active Pending
-
2022
- 2022-10-11 CN CN202211241997.0A patent/CN116072642A/zh active Pending
- 2022-10-12 DE DE102022126454.8A patent/DE102022126454A1/de active Pending
- 2022-10-26 US US18/049,772 patent/US20230133266A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230133266A1 (en) | 2023-05-04 |
DE102022126454A1 (de) | 2023-05-04 |
JP2023066456A (ja) | 2023-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6693370B2 (en) | Electric junction box for vehicle | |
US7167377B2 (en) | Circuit-constituting unit and method of producing the same | |
US7160118B2 (en) | Electric junction box | |
CN101364679A (zh) | 电连接组件 | |
US20010045777A1 (en) | Power distributor for vehicle | |
US10263405B2 (en) | Circuit assembly and electrical junction box | |
US7736157B2 (en) | Electric connection box | |
US11554732B2 (en) | Electrical junction box | |
JP3929781B2 (ja) | 回路構成体 | |
US7914297B2 (en) | Electric connection box | |
CN116072642A (zh) | 电路结构体 | |
JP2020038883A (ja) | 回路構造体及び回路構造体の製造方法 | |
US20230139630A1 (en) | Circuit assembly | |
US11445602B2 (en) | Flexible circuit board on bus bars | |
US11304301B2 (en) | Electrical junction box and wire harness | |
CN109643884B (zh) | 电接线箱 | |
US12027500B2 (en) | Circuit structure and electrical junction box | |
US20230103105A1 (en) | Circuit assembly and electrical junction box | |
US20230101284A1 (en) | Circuit assembly and electrical junction box | |
US11343913B2 (en) | Circuit board structure | |
US20230009555A1 (en) | Circuit assembly and electrical junction box | |
US20220022337A1 (en) | Circuit board | |
CN113728526B (zh) | 布线基板 | |
JP3685040B2 (ja) | ジャンクションボックスおよび該ジャンクションボックスの形成方法 | |
JP2002134870A (ja) | 大電流用回路基板、その製造方法及び複合回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |