CN116056456A - 半导体装置和半导体装置的制造方法 - Google Patents

半导体装置和半导体装置的制造方法 Download PDF

Info

Publication number
CN116056456A
CN116056456A CN202210695297.2A CN202210695297A CN116056456A CN 116056456 A CN116056456 A CN 116056456A CN 202210695297 A CN202210695297 A CN 202210695297A CN 116056456 A CN116056456 A CN 116056456A
Authority
CN
China
Prior art keywords
channel
channel structure
layer
semiconductor device
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210695297.2A
Other languages
English (en)
Inventor
朴仙美
权殷美
梁熒埈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN116056456A publication Critical patent/CN116056456A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

提供了一种半导体装置和半导体装置的制造方法。所述半导体装置包括：栅极结构，其包括交替层叠的导电层和绝缘层；穿透所述栅极结构的沟道结构，所述沟道结构沿第一方向布置；以及切割结构，其在所述第一方向上延伸，所述切割结构连续地穿透所述沟道结构。所述沟道结构中的每一个包括通过所述切割结构彼此隔离的第一沟道结构和第二沟道结构。

Description

半导体装置和半导体装置的制造方法
技术领域
本公开总体上涉及电子装置，并且更具体地，涉及半导体装置和半导体装置的制造方法。
背景技术
非易失性存储器装置是一种即使当电源供应中断时存储的数据仍保持原样的存储器装置。随着其中存储器单元以单层的形式形成在基板上的半导体装置的集成度的提高达到极限，近来提出了一种其中存储器单元垂直层叠在基板上的三维非易失性存储器装置。
三维非易失性存储器装置包括交替层叠的层间绝缘层和栅电极，以及穿透层间绝缘层和栅电极的沟道层，并且存储器单元沿着沟道层层叠。为了提高这种具有三维结构的非易失性存储器装置的操作可靠性，已经开发了各种结构和制造方法。
发明内容
根据本公开的实施方式，可以提供一种半导体装置，该半导体装置包括：栅极结构，其包括交替层叠的导电层和绝缘层；穿透所述栅极结构的沟道结构，所述沟道结构沿第一方向布置；以及切割结构，其在所述第一方向上延伸，所述切割结构连续地穿透所述沟道结构，其中，所述沟道结构中的每一个包括通过所述切割结构彼此隔离的第一沟道结构和第二沟道结构，并且其中，所述第一沟道结构和所述第二沟道结构的与所述切割结构接触的部分是凹形的。
根据本公开的实施方式，可以提供一种制造半导体装置的方法，该方法包括以下步骤：形成层叠结构；形成穿透所述层叠结构的沟道结构，所述沟道结构沿第一方向布置；将所述沟道结构中的每一个隔离成第一沟道结构和第二沟道结构，其中，通过执行蚀刻所述第一沟道结构和所述第二沟道结构的侧壁以形成所述第一沟道结构和所述第二沟道结构的凹形的部分的蚀刻工艺来形成隔离空间；以及通过利用绝缘材料填充所述隔离空间来形成切割结构。
根据本公开的实施方式，可以提供一种半导体装置，该半导体装置包括：栅极结构，其包括交替层叠的导电层和绝缘层；穿透所述栅极结构的沟道结构，所述沟道结构沿第一方向布置；以及切割结构，其在所述第一方向上延伸，所述切割结构连续地穿透所述沟道结构，其中，所述沟道结构中的每一个包括通过所述切割结构彼此隔离的第一沟道结构和第二沟道结构，并且其中，所述切割结构包括突出到所述第一沟道结构和所述第二沟道结构内部的突出部分。
根据本公开的实施方式，可以提供一种制造半导体装置的方法，该方法包括以下步骤：形成层叠结构；形成穿透所述层叠结构的沟道结构，所述沟道结构沿第一方向布置；形成沟槽，该沟槽在连续地穿透所述沟道结构的同时将所述沟道结构中的每一个隔离成第一沟道结构和第二沟道结构，所述沟槽在所述第一方向上延伸；通过执行蚀刻工艺，将通过所述沟槽暴露的所述第一沟道结构和所述第二沟道结构的沟道层蚀刻至一定厚度；以及通过利用绝缘材料填充所述沟槽来形成切割结构。
附图说明
现在将参考附图在下文中更全面地描述实施方式的示例；然而，这些示例可以以不同的形式来实现，并且不应当被解释为限于本文所阐述的实施方式。
在附图中，为了图示清楚，尺寸可以被夸大。将要理解的是，当指出一个元件在两个元件“之间”时，其可以是在这两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。相同的附图标记在整个说明书中表示相同的元件。
图1是示出根据本公开的实施方式的半导体装置的框图。
图2A和图2B是示出根据本公开的实施方式的半导体装置的结构的视图。
图3A、图3B、图4A、图4B、图5A、图5B、图6A、图6B、图6C、图7A和图7B是示出根据本公开的实施方式的半导体装置的制造方法的视图。
图8A和图8B是示出根据本公开的另一实施方式的半导体装置的结构的视图。
图9A、图9B、图10A、图10B、图11A、图11B、图12A、图12B、图13A和图13B是示出根据本公开的另一实施方式的半导体装置的制造方法的视图。
图14是示出根据本公开的实施方式的存储器系统的图。
图15是示出根据本公开的实施方式的存储器系统的图。
图16是示出根据本公开的实施方式的存储器系统的图。
图17是示出根据本公开的实施方式的存储器系统的图。
图18是示出根据本公开的实施方式的存储器系统的图。
具体实施方式
本文所公开的特定结构或功能描述出于描述根据本公开的构思的实施方式的目的仅是说明性的。根据本公开的构思的实施方式可以以各种形式来实现，并且不能被解释为限于本文所阐述的实施方式。
实施方式提供了一种具有稳定的结构和改善的特性的半导体装置以及半导体装置的制造方法。
图1是示出根据本公开的实施方式的半导体装置的框图。
参照图1，半导体装置100可以包括多个存储块BLK1至BLKn。
存储块BLK1至BLKn中的每一个可以包括源极线、位线、与源极线和位线电连接的存储器单元串、电连接到存储器单元串的字线、以及电连接到存储器单元串的选择线。存储器单元串中的每一个可以包括通过沟道图案串联连接的存储器单元和选择晶体管。选择线和字线可以用作选择晶体管和存储器单元的栅电极。
图2A和图2B是示出根据本公开的实施方式的半导体装置的结构的视图。
参照图2A和图2B，半导体装置可以包括栅极结构GST、柱结构P、切割结构CS和第一狭缝结构SLS1。半导体装置还可以包括基底10和第二狭缝结构SLS2。
栅极结构GST可以包括交替层叠的导电层11和绝缘层12。导电层11可以是存储器单元、选择晶体管等的栅电极。导电层11可以包括诸如多晶硅、钨、钼或金属之类的导电材料。绝缘层12可以用于使层叠的导电层11彼此绝缘。绝缘层12可以包括诸如氧化物、氮化物或间隙之类的绝缘材料。在一些实施方式中，间隙可以包括空气，而在其它实施方式中，间隙可以包括气体。在一些实施方式中，间隙可以包括气体和空气的组合。
栅极结构GST可以设置在基底10上。基底10可以是半导体基板、源极层等。半导体基板可以包括掺杂有杂质的源极区域。源极层可以包括诸如多晶硅、钨、钼或金属之类的导电材料。
柱结构P可以穿透栅极结构GST。柱结构P可以沿第一方向I和与第一方向I相交的第二方向II布置。在一个实施方式中，柱结构P可以以矩阵形式布置。
柱结构P中的每一个可以包括第一柱结构P1和第二柱结构P2。柱结构P可以通过切割结构CS隔离成一对第一柱结构P1和第二柱结构P2。一对第一柱结构P1和第二柱结构P2可以在第二方向II上彼此相邻，并使切割结构CS插置于第一柱结构P1和第二柱结构P2之间，并且一对第一柱结构P1和第二柱结构P2可以具有相对于切割结构CS对称的结构。一对第一柱结构P1和第二柱结构P2中的每一个的与切割结构CS接触的部分可以形成为凹形。
在一个实施方式中，柱结构P可以是包括沟道层14A和14B的沟道结构。第一柱结构P1可以是第一沟道结构，第二柱结构P2可以是第二沟道结构。第一存储器单元或选择晶体管可以位于第一柱结构P1和导电层11彼此相交的位置处，并且第二存储器单元或选择晶体管可以位于第二柱结构P2和导电层11彼此相交的位置处。可以独立驱动在第二方向II上彼此相邻并且使切割结构CS插置其间的第一存储器单元和第二存储器单元。
第一柱结构P1可以包括第一沟道层14A。第一沟道层14A可以是形成包括存储器单元、选择晶体管等的沟道的区域。第一沟道层14A可以包括诸如硅或锗之类的半导体材料。第一柱结构P1还可以包括第一导电焊盘15A。第一导电焊盘15A可以连接到第一沟道层14A，并且包括导电材料。第一柱结构P1还可以包括第一绝缘芯16A。第一绝缘芯16A可以包括诸如氧化物、氮化物或气隙之类的绝缘材料。第一柱结构P1还可以包括位于第一沟道层14A和导电层11之间的第一存储器层13A。第一存储器层13A可以包括隧穿层、数据存储层和阻挡层中的至少一个。数据存储层可以包括浮栅、电荷阱材料、多晶硅、氮化物、可变电阻材料或纳米结构，或者可以包括其组合。
第二柱结构P2可以具有与第一柱结构P1的结构类似的结构。第二柱结构P2可以包括第二沟道层14B。第二柱结构P2可以进一步包括第二存储器层13B、第二导电焊盘15B或第二绝缘芯16B，或者可以进一步包括其组合。
切割结构CS可以穿透柱结构P，并向下延伸到基底10。切割结构CS可以穿透栅极结构GST和柱结构P，并且在第一方向I上延伸。切割结构CS可以连续地穿透柱结构P。切割结构CS可以横穿沿第一方向I布置的至少两个柱结构P，并且将一个柱结构P隔离成一对第一柱结构P1和第二柱结构P2。切割结构CS可以在第一方向I上彼此相邻的柱结构P之间具有线形形状，并且线形形状的切割结构CS可以穿透栅极结构GST。此外，穿透柱结构P的切割结构CS可以具有菱形(rhombus)形状。即，切割结构CS可以具有这样的图案：其中穿透柱结构P的菱形形状的切割结构和穿透栅极结构GST的线形形状的切割结构彼此连接。换句话说，切割结构CS可以具有线形形状，并且在穿透柱结构P的部分处具有朝向第一柱结构P1和第二柱结构P2突出的突出部分PT。突出部分PT可以具有三角形图案。切割结构CS可以包括绝缘材料，例如氧化物、氮化物或气隙。
多个切割结构CS可以位于一对第一狭缝结构SLS1之间。切割结构CS可以沿第一方向I和第二方向II布置。
第一狭缝结构SLS1可以穿透栅极结构GST。第一狭缝结构SLS1可以在与切割结构CS相交的方向上延伸。第一狭缝结构SLS1可以在第二方向II上延伸。在一个实施方式中，第一狭缝结构SLS1可以被布置成与切割结构CS正交。第一狭缝结构SLS1可以包括绝缘材料。
第二狭缝结构SLS2可以穿透栅极结构GST至比第一狭缝结构SLS1或切割结构CS的深度浅的深度。第二狭缝结构SLS2可以具有第二狭缝结构SLS2穿透至少一个最上层导电层11的深度。在一个实施方式中，第二狭缝结构SLS2可以具有第二狭缝结构SLS2穿透导电层11中与选择线相对应的至少一个导电层11而不穿透与字线相对应的导电层11的深度。在一个实施方式中，在多个导电层11中，最上层导电层11可以是离基底10最远的导电层11。
图2A和图2B中所示的第一狭缝结构SLS1和第二狭缝结构SLS2以及柱结构P的数量可以不同地改变。例如，位于一对第一狭缝结构SLS1之间的柱结构P的数量、位于第一狭缝结构SLS1和第二狭缝结构SLS2之间的柱结构P的数量、位于一对第一狭缝结构SLS1之间的切割结构CS的数量、位于第一狭缝结构SLS1和第二狭缝结构SLS2之间的切割结构CS的数量等可以改变。
根据上述结构，通过使用切割结构CS，可以将一个柱结构P隔离成多个柱结构P1和P2。因此，可以增加利用一个柱结构P实现的存储器单元的数量。虽然栅极结构GST中包括的导电层11的层叠数量没有增加，但是栅极结构GST中包括的存储器单元的数量可以增加。
此外，由于切割结构CS的突出部分PT，由柱结构P1和P2中的每一个的第一沟道层14A或第二沟道层14B的边缘部分处的截面(section)形成的角度可以小于90度。因此，在实施方式中，增强了第一沟道层14A和第二沟道层14B的电场，从而可以提高存储器单元的编程效率。
图3A、图3B、图4A、图4B、图5A、图5B、图6A、图6B、图6C、图7A和图7B是示出根据本公开的实施方式的半导体装置的制造方法的视图。
参照图3A和图3B中，可以在基底20上形成层叠结构ST。基底20可以包括或可以是半导体基板、源极结构等。半导体基板可以包括掺杂有杂质的源极区域。源极结构可以包括源极层，源极层包括诸如多晶硅、钨、钼或金属之类的导电材料。另选地，源极结构可以包括在后续工艺中要由源极层替换的牺牲层。
第一材料层21和第二材料层22可以交替形成，从而形成层叠结构ST。第一材料层21可以包括相对于第二材料层22具有高蚀刻选择性的材料。在一个示例中，第一材料层21可以包括诸如氮化物之类的牺牲材料，并且第二材料层22可以包括诸如氧化物之类的绝缘材料。在另一示例中，第一材料层21可以包括诸如多晶硅、钨或钼之类的导电材料，并且第二材料层22可以包括诸如氧化物之类的绝缘材料。
随后，可以形成穿透层叠结构ST的孔H。孔H可沿第一方向I和与第一方向I相交的第二方向II布置。沿第一方向I彼此相邻的孔H可布置成使得孔H的中心彼此一致。沿第二方向II布置的孔H可以布置成使得孔H的中心错位。孔H可以具有诸如圆形形状、椭圆形形状或多边形形状之类的形状。
每个孔H的平面可以在第一方向I上具有第一宽度W1，并且在第二方向II上具有第二宽度W2。第一宽度W1和第二宽度W2可以彼此相同或不同。例如，第二宽度W2可以比第一宽度W1宽。
参照图4A和图4B，柱结构P可以形成在孔H中。每个柱结构P可以包括存储器层31、沟道层33和绝缘芯35。在一个实施方式中，在沿着穿透层叠结构ST的孔H的侧壁和底表面形成存储器层31之后，可以沿着存储器层31的表面形成沟道层33。随后，在形成绝缘芯35以掩埋孔H的中央区域之后，可以形成导电焊盘37。例如，可以蚀刻存储器层31、沟道层33和绝缘芯35，使得存储器层31、沟道层33和绝缘芯35的最上层表面的高度等于或低于最上层第二材料层22的高度，并且可以形成导电焊盘37以填充蚀刻区域。
参照图5A和图5B，可以通过执行蚀刻工艺来形成沿第一方向I延伸的多个沟槽T。多个沟槽T可以具有穿透层叠结构ST和柱结构的线形形状。因此，图4A和图4B中所示的柱结构P中的每一个可以被隔离成第一柱结构P1和第二柱结构P2。多个沟槽T的宽度W3可以彼此相等。另外，第一柱结构P1的侧壁和第二柱结构P2的侧壁可以通过多个线形形状的沟槽T暴露。即，可以使与沟槽T接触的第一柱结构P1的第一导电焊盘37A、第一绝缘芯35A、第一沟道层33A和第一存储器层31A的侧壁暴露，并且可以使与沟槽T接触的第二柱结构P2的第二导电焊盘37B、第二绝缘芯35B、第二沟道层33B和第二存储器层31B的侧壁暴露。
参照图6A至图6C，可以通过执行附加蚀刻工艺来蚀刻第一柱结构P1的侧壁和第二柱结构P2的侧壁。因此，第一柱结构P1和第二柱结构P2之间的沟槽T的宽度W4可以变得比在附加蚀刻工艺之前的沟槽T的宽度W3更宽。可以执行附加蚀刻工艺，使得第一柱结构P1的侧壁的中央区域和第二柱结构P2的侧壁的中央区域被蚀刻为凹形。例如，可以执行附加蚀刻工艺，使得由第一沟道层33A和第一存储器层31A的暴露边缘区域的截面形成的角度D Ang变为锐角，并且由第二沟道层33B和第二存储器层31B的暴露边缘区域的截面形成的角度DAng变为锐角。即，第一沟道层33A的蚀刻量可以随着第一沟道层33A变得更邻近第一绝缘芯35A而增加，并且第二沟道层33B的蚀刻量可以随着第二沟道层33B变得更邻近第二绝缘芯35B而增加。
参照上述图5A、图5B和图6A至图6C，可以顺序地执行第一蚀刻工艺和第二蚀刻工艺，第一蚀刻工艺用于形成将每个柱结构P隔离成第一柱结构P1和第二柱结构P2的线形形状的沟槽，第二蚀刻工艺凹陷地蚀刻通过沟槽T暴露的第一柱结构P1的侧壁和第二柱结构P2的侧壁，使得第一柱结构P1和第二柱结构P2中的每一个的沟道层的边缘部分形成锐角。在一个实施方式中，可以顺序地执行第一蚀刻工艺和第二蚀刻工艺，第一蚀刻工艺用于形成将每个柱结构P隔离成第一柱结构P1和第二柱结构P2的线形形状的沟槽，第二蚀刻工艺蚀刻通过沟槽T暴露的第一柱结构P1的侧壁和第二柱结构P2的侧壁，以形成第一沟道结构和第二沟道结构的凹形的部分，使得第一柱结构P1和第二柱结构P2中的每一个的沟道层的边缘部分形成锐角。在另一实施方式中，上述第一蚀刻工艺和第二工艺可以通过一次性蚀刻工艺来执行。例如，具有菱形形状开口区域的掩模图案可以形成在每个柱结构P的上部，并且第一柱结构P1和第二柱结构P2可以通过蚀刻通过开口区域暴露的柱结构P而彼此隔离。可以执行蚀刻工艺，使得第一柱结构P1和第二柱结构P2中的每一个的沟道层的边缘部分形成锐角。
参照图7A和图7B，通过用绝缘层填充沟槽来形成切割结构41。每个切割结构41的穿透层叠结构ST的部分具有线形形状，并且每个切割结构41的允许第一柱结构P1和第二柱结构P2彼此间隔开的部分具有菱形形状。例如，每个切割结构41可以具有线形形状，并且在允许第一柱结构P1和第二柱结构P2彼此间隔开的部分处具有朝向第一柱结构P1和第二柱结构P2突出的突出部分PT。突出部分PT可以具有三角形形状。
随后，形成穿透层叠结构ST的狭缝结构SLS。因此，层叠结构ST的第一材料层(图6B中所示的21)的表面被暴露，并且第一材料层(图6B中所示的21)被去除。随后，用第三材料层43填充去除了第一材料层的空间。因此，可以形成栅极结构GST，其中第三材料层43和第二材料层22交替层叠。
根据本公开的上述实施方式，可以通过切割结构41将一个柱结构P隔离成多个柱结构P1和P2。因此，可以增加利用一个柱结构P实现的存储器单元的数量。此外，由于切割结构41的突出部分PT，由柱结构P1和P2中的每一个的第一沟道层33A和第二沟道层33B的边缘部分处的截面形成的角度可以变为小于90度的锐角。因此，在实施方式中，增强了第一沟道层33A和第二沟道层33B的电场，从而可以提高存储器单元的编程效率。
图8A和图8B是示出根据本公开的另一实施方式的半导体装置的结构的视图。
参照图8A和图8B，半导体装置可以包括栅极结构GST、第一柱结构P1和第二柱结构P2、切割结构71以及狭缝结构SLS。半导体装置还可以包括基底50。
栅极结构GST可以包括交替层叠的导电层73和绝缘层52。导电层73可以是存储器单元、选择晶体管等的栅电极。导电层73可以包括诸如多晶硅、钨、钼或金属之类的导电材料。绝缘层52可以用于使层叠的导电层73彼此绝缘。绝缘层52可以包括诸如氧化物、氮化物或气隙之类的绝缘材料。
栅极结构GST可以定位在基底50上。基底50可以是半导体基板、源极层等。半导体基板可以包括掺杂有杂质的源极区域。源极层可以包括诸如多晶硅、钨、钼或金属的导电材料。
一个第一柱结构P1和一个第二柱结构P2可以形成一个柱结构对。多个柱结构对中的每个柱结构对可以穿透栅极结构GST。多个柱结构对可以沿第一方向I和与第一方向I相交的第二方向II布置。
一对第一柱结构P1和第二柱结构P2可以通过切割结构71彼此物理地隔离和电隔离。一对第一柱结构P1和第二柱结构P2可以在第二方向II上彼此相邻，并使切割结构71插置于第一柱结构P1和第二柱结构P2之间，并且一对第一柱结构P1和第二柱结构P2可以具有相对于切割结构71对称的结构。第一柱结构P1和第二柱结构P2可以具有平坦表面面向彼此的半圆形圆柱形状。
在一个实施方式中，第一柱结构P1和第二柱结构P2可以是分别包括沟道层63A和63B的沟道结构。第一柱结构P1可以是第一沟道结构，第二柱结构P2可以是第二沟道结构。第一存储器单元或选择晶体管可以位于第一柱结构P1和导电层73彼此相交的位置处，并且第二存储器单元或选择晶体管可以位于第二柱结构P2和导电层73彼此相交的位置处。可以独立驱动在第二方向II上彼此相邻并使切割结构71插置其间的第一存储器单元和第二存储器单元。
第一柱结构P1可以包括第一存储器层61A、第一沟道层63A和第一绝缘芯65A。第一绝缘芯65A可以具有半圆形圆柱形状，并且第一沟道层63A可以形成为围绕第一绝缘芯65A的侧壁中的弯曲表面(curved surface)的部分。另外，第一存储器层61A可以形成为围绕第一沟道层63A的侧壁表面。
第一沟道层63A可以是形成存储器单元、选择晶体管等的沟道的区域。第一沟道层63A可以包括诸如硅或锗之类的半导体材料。第一柱结构P1还可以包括第一导电焊盘67A。第一导电焊盘67A可以连接到第一沟道层63A，并且包括导电材料。
第二柱结构P2可以具有与第一柱结构P1的结构类似的结构。
切割结构71可以向下延伸到基底50，同时在第一柱结构P1和第二柱结构P2之间穿透。切割结构71可以设置在第一柱结构P1的平坦表面和第二柱结构P2的平坦表面之间以与这些平坦表面接触。
切割结构71可以沿第一方向I延伸，同时穿透栅极结构GST。切割结构71可以连续地穿透多个柱结构对。切割结构71可以横穿沿第一方向I布置的至少两个柱结构对。
切割结构71可以具有沿第一方向I延伸的线形形状，并且在第一沟道层63A和第二沟道层63B彼此接触的部分处具有朝向第一沟道层63A和第二沟道层63B突出的突出部分PT。因此，第一沟道层63A和第二沟道层63B中的每一个的弯曲表面的长度比第一存储器层61A和第二存储器层61B中的每一个的弯曲表面的长度短。切割结构71可以包括诸如氧化物、氮化物或气隙之类的绝缘材料。
根据上述结构，通过使用切割结构71，可以将一个柱结构对隔离成多个柱结构P1和P2。因此，可以增加利用一个柱结构对实现的存储器单元的数量。虽然栅极结构GST中包括的导电层73的层叠数量没有增加，但是栅极结构GST中包括的存储器单元的数量可以增加。
此外，通过切割结构CS的突出部分PT，柱结构P1和P2中的每一个的第一沟道层63A或第二沟道层63B的边缘部分可以形成为比柱结构P1和P2中的每一个的第一存储器层61A或第二存储器层61B的边缘部分短。因此，在实施方式中，增强了第一沟道层63A和第二沟道层63B的边缘区域中的电场，从而可以提高存储器单元的编程效率。
图9A、图9B、图10A、图10B、图11A、图11B、图12A、图12B、图13A和图13B是示出根据本公开的另一实施方式的半导体装置的制造方法的视图。
参照图9A和图9B中，可以在基底50上形成层叠结构ST。基底50可以是半导体基板、源极结构等。半导体基板可以包括掺杂有杂质的源极区域。源极结构可以包括源极层，源极层包括诸如多晶硅、钨、钼或金属之类的导电材料。另选地，源极结构可以包括在后续工艺中要由源极层替换的牺牲层。
第一材料层51和第二材料层52可以交替形成，从而形成层叠结构ST。第一材料层51可以包括相对于第二材料层52具有高蚀刻选择性的材料。在一个示例中，第一材料层51可以包括诸如氮化物之类的牺牲材料，并且第二材料层52可以包括诸如氧化物之类的绝缘材料。在另一示例中，第一材料层51可以包括诸如多晶硅、钨或钼之类的导电材料，并且第二材料层52可以包括诸如氧化物之类的绝缘材料。
随后，可以形成穿透层叠结构ST的孔H。孔H可沿第一方向I和与第一方向I相交的第二方向II布置。沿第一方向I彼此相邻的孔H可布置成使得孔H的中心彼此一致。沿第二方向II布置的孔H可以布置成使得孔H的中心错位。孔H可以具有诸如圆形形状、椭圆形形状或多边形形状之类的形状。
每个孔H的平面可以在第一方向I上具有第一宽度W1，并且在第二方向II上具有第二宽度W2。第一宽度W1和第二宽度W2可以彼此相同或不同。例如，第二宽度W2可以比第一宽度W1宽。
参照图10A和图10B，柱结构P可以形成在孔H中。每个柱结构P可以包括存储器层61、沟道层63和绝缘芯65。在一个实施方式中，在沿着穿透层叠结构ST的孔H的侧壁和底表面形成存储器层61之后，可以沿着存储器层61的表面形成沟道层63。随后，在形成绝缘芯65以掩埋孔H的中央区域之后，可以形成导电焊盘67。例如，可以蚀刻存储器层61、沟道层63和绝缘芯65，使得存储器层61、沟道层63和绝缘芯65的最上层表面的高度等于或低于最上层第二材料层52的高度，并且可以形成导电焊盘67以填充蚀刻区域。
参照图11A和图11B，可以通过执行蚀刻工艺来形成沿第一方向I延伸的多个沟槽T。多个沟槽T可以具有穿透层叠结构ST和柱结构的线形形状。因此，图10A和图10B中所示的柱结构P中的每一个可以被隔离成第一柱结构P1和第二柱结构P2。多个沟槽T的宽度W3可以彼此相等。另外，第一柱结构P1的侧壁和第二柱结构P2的侧壁可以通过多个线形形状的沟槽T暴露。即，可以使与沟槽T接触的第一柱结构P1的第一导电焊盘67A、第一绝缘芯65A、第一沟道层63A和第一存储器层61A的侧壁暴露，并且可以使与沟槽T接触的第二柱结构P2的第二导电焊盘67B、第二绝缘芯65B、第二沟道层63B和第二存储器层61B的侧壁暴露。
参照图12A和图12B，通过附加蚀刻工艺将第一柱结构P1的第一沟道层63A和第二柱结构P2的第二沟道层63B的与沟槽T接触的两个边缘部分蚀刻到一定深度，从而形成凹陷区域R。因此，第一沟道层63A与半圆圆柱形的第一绝缘芯65A的弯曲表面接触，但是形成为仅围绕第一绝缘芯65A的弯曲表面的一部分。第二沟道层63B与半圆圆柱形的第二绝缘芯65B的弯曲表面接触，但是形成为仅围绕第二绝缘芯65B的弯曲表面的一部分。此外，第一沟道层63A具有形成得比第一存储器层61A的曲线长度短的曲线长度，并且第二沟道层63B具有形成得比第二存储器层61B的曲线长度短的曲线长度。即，第一存储器层61A围绕第一沟道层63A的弯曲表面，但是第一存储器层61A的两个边缘部分比第一沟道层63A的边缘部分更突出。另外，第二存储器层61B围绕第二沟道层63B的弯曲表面，但是第二存储器层61B的两个边缘部分比第二沟道层63B的边缘部分更突出。
参照图13A和图13B，通过填充沟槽来形成切割结构71。每个切割结构71的允许层叠结构ST或第一柱结构P1和第二柱结构P2彼此间隔开的部分具有线形形状，并且切割结构71形成为在切割结构71的与第一柱结构P1的第一沟道层63A的两个边缘部分接触的部分处和切割结构71的与第二柱结构P2的第二沟道层63B的两个边缘部分接触的部分处具有突出部分PT。
随后，形成穿透层叠结构ST的狭缝结构SLS。因此，层叠结构ST的第一材料层(图11B中所示的51)的表面被暴露，并且第一材料层(图11B中所示的51)被去除。随后，用第三材料层73填充去除了第一材料层的空间。因此，可以形成栅极结构GST，其中第三材料层73和第二材料层52交替层叠。
图14是示出根据本公开的实施方式的存储器系统的图。
参照图14，存储器系统1000可以包括被配置为存储数据的存储器装置1200和被配置为在存储器装置1200和主机2000之间通信的控制器1100。
主机2000可以是将数据存储在存储器系统1000中或从存储器系统1000取回数据的装置或系统。主机2000可以生成针对各种操作的请求，并将生成的请求输出到存储器系统1000。请求可以包括针对编程操作的编程请求、针对读取操作的读取请求、针对擦除操作的擦除请求等。主机2000可以通过各种接口与存储器系统1000通信，这些接口例如为外围组件互连-Express(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、串行附连SCSI(SAS)、非易失性存储器Express(NVMe)、通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)和集成驱动电子设备(IDE)。
主机2000可以包括计算机、便携式数字装置、平板电脑、数字相机、数字音频播放器、电视、无线通信装置和蜂窝电话中的至少一种，但是本公开的实施方式不限于此。
控制器1100可以控制存储器系统1000的整体操作。控制器1100可以根据主机2000的请求来控制存储器装置1200。控制器1100可以根据主机2000的请求来控制存储器装置1200以执行编程操作、读取操作、擦除操作等。或者，控制器1100可以执行后台操作等，以在没有主机2000的任何请求的情况下提高存储器系统1000的性能。
控制器1100可以将控制信号和数据信号发送到存储器装置1200，以控制存储器装置1200的操作。控制信号和数据信号可以通过不同的输入/输出线传输到存储器装置1200。数据信号可以包括命令、地址或数据。控制信号可以用于区分输入数据信号的时段。
存储器装置1200可以在控制器1100的控制下执行编程操作、读取操作、擦除操作等。存储器装置1200可以利用在电源供应中断时存储的数据消失的易失性存储器装置或者即使在电源供应中断时存储的数据也被保持的非易失性存储器装置来实现。存储器装置1200可以是具有上文参照图2A和图2B或图8描述的结构的半导体装置。存储器装置1200可以是通过上文参照图3A、图3B、图4A、图4B、图5A、图5B、图6A至图6C、图7A和图7B或者图9A、图9B、图10A、图10B、图11A、图11B、图12A、图12B、图13A和图13B描述的制造方法制造的半导体装置。
图15是示出根据本公开的实施方式的存储器系统的图。
参照图15，存储器系统30000可以实现为蜂窝电话、智能电话、平板PC、个人数字助理(PDA)或无线通信装置。存储器系统30000可以包括存储器装置2200和能够控制存储器装置2200的操作的控制器2100。
控制器2100可以在处理器3100的控制下控制存储器装置2200的数据存取操作，例如编程操作、擦除操作、读取操作等。
在控制器2100的控制下，可以通过显示器3200输出编程在存储器装置2200中的数据。
无线电收发器3300可以通过天线ANT发送/接收无线电信号。例如，无线电收发器3300可以将通过天线ANT接收的无线电信号改变为可由处理器3100处理的信号。因此，处理器3100可以处理从无线电收发器3300输出的信号，并将经处理的信号发送到控制器2100或显示器3200。控制器2100可以将由处理器3100处理的信号发送到存储器装置2200。此外，无线电收发器3300可以将从处理器3100输出的信号改变为无线电信号，并通过天线ANT将改变后的无线电信号输出到外部装置。输入装置3400是能够输入用于控制处理器3100的操作的控制信号或要由处理器3100处理的数据的装置，并且输入装置3400可以被实现为诸如触摸板或计算机鼠标之类的指点装置、小键盘或键盘。处理器3100可以控制显示器3200的操作，使得可以通过显示器3200输出从控制器2100输出的数据、从无线电收发器3300输出的数据或从输入装置3400输出的数据。
在一些实施方式中，能够控制存储器装置2200的操作的控制器2100可以被实现为处理器3100的一部分，或者被实现为与处理器3100分离的芯片。
图16是示出根据本公开的实施方式的存储器系统的图。
参照图16，存储器系统40000可以实现为个人计算机(PC)、平板PC、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器。
存储器系统40000可以包括存储器装置2200和能够控制存储器装置2200的数据处理操作的控制器2100。
处理器4100可以根据通过输入装置4200输入的数据通过显示器4300输出存储在存储器装置2200中的数据。例如，输入装置4200可以被实现为诸如触摸板或计算机鼠标之类的指点装置、小键盘或键盘。
处理器4100可以控制存储器系统40000的整体操作，并且控制控制器2100的操作。在一些实施方式中，能够控制存储器装置2200的操作的控制器2100可以被实现为处理器4100的一部分，或者被实现为与处理器4100分离的芯片。
图17是示出根据本公开的实施方式的存储器系统的图。
参照图17，存储器系统50000可以被实现为图像处理装置，例如，数字相机、附接有数字相机的移动终端、附接有数字相机的智能电话、或者附接有数字相机的平板PC。
存储器系统50000可以包括存储器装置2200和控制器2100，控制器2100能够控制存储器装置2200的数据处理操作，例如编程操作、擦除操作或读取操作。
存储器系统50000的图像传感器5200可以将光学图像转换成数字信号，并且经转换的数字信号可被发送到处理器5100或控制器2100。在处理器5100的控制下，经转换的数字信号可以通过显示器5300输出，或者通过控制器2100存储在存储器装置2200中。另外，在处理器5100或控制器2100的控制下，存储在存储器装置2200中的数据可以通过显示器5300输出。
在一些实施方式中，能够控制存储器装置2200的操作的控制器2100可以被实现为处理器5100的一部分，或者被实现为与处理器5100分离的芯片。
图18是示出根据本公开的实施方式的存储器系统的图。
参照图18，存储器系统70000可以实现为存储卡或智能卡。存储器系统70000可以包括存储器装置2200、控制器2100和卡接口7100。
控制器2100可以控制存储器装置2200和卡接口7100之间的数据交换。在一些实施方式中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但是本公开不限于此。
卡接口7100可以根据主机60000的协议对在主机60000和控制器2100之间的数据交换进行对接。在一些实施方式中，卡接口7100可以支持通用串行总线(USB)协议和芯片间(IC)-USB协议。卡接口7100可以是指能够支持主机60000使用的协议的硬件、嵌入在硬件中的软件或信号传输方案。
当存储器系统70000连接到诸如PC、平板PC、数字相机、数字音频播放器、蜂窝电话、控制台视频游戏硬件或数字机顶盒之类的主机60000的主机接口6200时，主机接口6200可以在微处理器6100的控制下通过卡接口7100和控制器2100执行与存储器装置2200的数据通信。
根据本公开，在一个实施方式中，由导电图案共享的第一沟道图案和第二沟道图案彼此隔离，从而可以提高存储器单元的集成度。
虽然已经参考本公开的实施方式的某些示例示出和描述了本公开，但是本领域技术人员将理解，在不脱离由所附权利要求及其等同物限定的本公开的精神和范围的情况下，可以本公开中在形式和细节上进行各种改变。因此，本公开的范围不应限于上述实施方式的示例，而应不仅由所附权利要求书确定，还应由其等同物确定。
在上述实施方式中，可以选择性地执行所有步骤，或者可以省略一部分步骤。在每个实施方式中，这些步骤并不必须根据所描述的顺序来执行，并且可以被重新排列。本说明书和附图中公开的实施方式仅是帮助理解本公开的示例，并且本公开不限于此。即，可以基于本公开的技术范围进行各种修改，这对于本领域技术人员来说是显而易见的。
同时，已经在附图和说明书中描述了本公开的实施方式的示例。虽然这里使用了特定术语，但这些术语仅用于解释本公开的实施方式。因此，本公开不限于上述实施方式，在本公开的精神和范围内，许多变化是可能的。除了本文中公开的实施方式之外，还可以基于本公开的技术范围进行各种修改，这对于本领域技术人员来说是显而易见的。
相关申请的交叉引用
本申请要求2021年10月28日向韩国知识产权局提交的韩国专利申请No.10-2021-0145676的优先权，该韩国专利申请的全部公开内容通过引用合并于此。

Claims (20)

1.一种半导体装置，该半导体装置包括：
栅极结构，所述栅极结构包括交替层叠的导电层和绝缘层；
沟道结构，所述沟道结构穿透所述栅极结构，所述沟道结构沿第一方向布置；以及
切割结构，所述切割结构在所述第一方向上延伸，所述切割结构连续地穿透所述沟道结构，
其中，所述沟道结构中的每一个包括通过所述切割结构彼此隔离的第一沟道结构和第二沟道结构，并且
其中，所述第一沟道结构和所述第二沟道结构的与所述切割结构接触的部分是凹形的。
2.根据权利要求1所述的半导体装置，其中，所述切割结构包括在所述切割结构的与所述第一沟道结构和所述第二沟道结构接触的部分处朝向所述第一沟道结构和所述第二沟道结构突出的突出部分。
3.根据权利要求2所述的半导体装置，其中，所述突出部分具有三角形的图案。
4.根据权利要求1所述的半导体装置，其中，所述第一沟道结构和所述第二沟道结构中的每一个包括：
绝缘芯，所述绝缘芯在竖直方向上延伸，所述绝缘芯具有弯曲表面；
沟道层，所述沟道层围绕所述绝缘芯的所述弯曲表面；以及
存储器层，所述存储器层围绕所述沟道层的表面，
其中，所述沟道层和所述存储器层的两个边缘部分的截面形成锐角。
5.根据权利要求1所述的半导体装置，其中，所述切割结构的穿透所述栅极结构的部分具有线形形状。
6.根据权利要求1所述的半导体装置，其中，所述切割结构的在所述第一沟道结构和所述第二沟道结构之间穿透的部分具有菱形形状。
7.根据权利要求1所述的半导体装置，其中，所述切割结构包括绝缘材料。
8.一种制造半导体装置的方法，该方法包括以下步骤：
形成层叠结构；
形成穿透所述层叠结构的沟道结构，所述沟道结构沿第一方向布置；
将所述沟道结构中的每一个隔离成第一沟道结构和第二沟道结构，其中，通过执行蚀刻所述第一沟道结构和所述第二沟道结构的侧壁以形成所述第一沟道结构和所述第二沟道结构的凹形的部分的蚀刻工艺来形成隔离空间；以及
通过利用绝缘材料填充所述隔离空间来形成切割结构。
9.根据权利要求8所述的方法，其中，形成所述隔离空间的步骤包括以下步骤：
形成沟槽，所述沟槽在连续地穿透所述沟道结构的同时将所述沟道结构中的每一个隔离成所述第一沟道结构和所述第二沟道结构，所述沟槽在所述第一方向上延伸；以及
通过执行附加蚀刻工艺，将所述第一沟道结构和所述第二沟道结构的通过所述沟槽暴露的侧壁表面蚀刻至一定厚度。
10.根据权利要求8所述的方法，其中，形成所述沟道结构的步骤包括以下步骤：
形成穿透所述层叠结构的孔；
在所述孔的侧壁上形成存储器层；
在所述存储器层的侧壁上形成沟道层；以及
通过利用绝缘材料填充所述孔的中央区域来形成绝缘芯。
11.根据权利要求10所述的方法，其中，在所述蚀刻工艺中，所述第一沟道结构和所述第二沟道结构彼此隔离，
其中，执行所述蚀刻工艺，使得所述第一沟道结构和所述第二沟道结构中的每一个的所述沟道层和所述存储器层的两个边缘部分形成锐角。
12.根据权利要求9所述的方法，其中，通过所述蚀刻工艺，所述隔离空间的与所述第一沟道结构和所述第二沟道结构接触的部分以三角形的形状延伸。
13.一种半导体装置，该半导体装置包括：
栅极结构，所述栅极结构包括交替层叠的导电层和绝缘层；
沟道结构，所述沟道结构穿透所述栅极结构，所述沟道结构沿第一方向布置；以及
切割结构，所述切割结构在所述第一方向上延伸，所述切割结构连续地穿透所述沟道结构，
其中，所述沟道结构中的每一个包括通过所述切割结构彼此隔离的第一沟道结构和第二沟道结构，并且
其中，所述切割结构包括突出到所述第一沟道结构和所述第二沟道结构的内部的突出部分。
14.根据权利要求13所述的半导体装置，其中，所述第一沟道结构和所述第二沟道结构中的每一个包括：
绝缘芯，所述绝缘芯在竖直方向上延伸，所述绝缘芯具有半圆圆柱形结构；
沟道层，所述沟道层围绕所述绝缘芯的弯曲侧壁的一部分；以及
存储器层，所述存储器层围绕所述沟道层的表面。
15.根据权利要求14所述的半导体装置，其中，所述切割结构与所述绝缘芯的平面侧壁、所述沟道层的两个边缘部分和所述存储器层的两个边缘部分接触。
16.根据权利要求15所述的半导体装置，其中，所述切割结构在所述切割结构的与所述沟道层的两个边缘部分接触的部分处具有所述突出部分。
17.根据权利要求13所述的半导体装置，其中，所述切割结构包括绝缘材料。
18.一种制造半导体装置的方法，该方法包括以下步骤：
形成层叠结构；
形成穿透所述层叠结构的沟道结构，所述沟道结构沿第一方向布置；
形成沟槽，所述沟槽在连续地穿透所述沟道结构的同时将所述沟道结构中的每一个隔离成第一沟道结构和第二沟道结构，所述沟槽在所述第一方向上延伸；
通过执行蚀刻工艺，将所述第一沟道结构和所述第二沟道结构的通过所述沟槽暴露的沟道层蚀刻至一定厚度；以及
通过利用绝缘材料填充所述沟槽来形成切割结构。
19.根据权利要求18所述的方法，其中，形成所述沟道结构的步骤包括以下步骤：
形成穿透所述层叠结构的孔；
在所述孔的侧壁上形成存储器层；
在所述存储器层的侧壁上形成沟道层；以及
通过利用绝缘材料填充所述孔的中央区域来形成绝缘芯。
20.根据权利要求19所述的方法，其中，在所述蚀刻工艺中，通过将所述沟道层的两个边缘部分蚀刻至一定厚度，将所述存储器层的两个边缘部分形成为比所述沟道层的通过所述沟槽暴露的两个边缘部分更突出。
CN202210695297.2A 2021-10-28 2022-06-20 半导体装置和半导体装置的制造方法 Pending CN116056456A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0145676 2021-10-28
KR1020210145676A KR20230060937A (ko) 2021-10-28 2021-10-28 반도체 장치 및 반도체 장치의 제조 방법

Publications (1)

Publication Number Publication Date
CN116056456A true CN116056456A (zh) 2023-05-02

Family

ID=86124366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210695297.2A Pending CN116056456A (zh) 2021-10-28 2022-06-20 半导体装置和半导体装置的制造方法

Country Status (3)

Country Link
US (1) US20230140566A1 (zh)
KR (1) KR20230060937A (zh)
CN (1) CN116056456A (zh)

Also Published As

Publication number Publication date
KR20230060937A (ko) 2023-05-08
US20230140566A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
US10573656B2 (en) Semiconductor device and method of manufacturing the same
US10643844B2 (en) Semiconductor device and method for manufacturing the same
US11437390B2 (en) Semiconductor device and method of manufacturing the same
US20210143175A1 (en) Electronic device having stacked structures and method for manufacturing the same
US10644026B2 (en) Semiconductor device and manufacturing method thereof
US20180277556A1 (en) Semiconductor device and method of manufacturing the same
KR102378821B1 (ko) 반도체 장치
CN113851481A (zh) 半导体装置及半导体装置的制造方法
CN112864160B (zh) 半导体装置及半导体装置的制造方法
US20220102372A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN116056456A (zh) 半导体装置和半导体装置的制造方法
US20230301092A1 (en) Semiconductor device and manufacturing method of the semiconductor device
US20230301091A1 (en) Semiconductor device and manufacturing method of the semiconductor device
CN114256261A (zh) 半导体装置以及该半导体装置的制造方法
US20220344366A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20240049465A1 (en) Semiconductor memory device and method of manufacturing the same
US20220173117A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN114464623A (zh) 半导体设备和制造半导体设备的方法
CN116782656A (zh) 三维半导体设备和制造三维半导体设备的方法
CN114334803A (zh) 半导体装置和制造半导体装置的方法
KR20230135364A (ko) 3차원 반도체 장치 및 이를 제조하는 방법
CN114628395A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination