CN116055705A - 3d成像系统、方法、穿戴设备和存储介质 - Google Patents

Abstract

本申请涉及一种3D成像系统、方法、穿戴设备和存储介质。该系统包括：驱动单元和3D微显示单元；3D微显示单元包括第一微显示单元和第二微显示单元；驱动单元，用于接收视频源，对视频源进行解码，得到初始图像数据；对初始图像数据进行存储处理；根据3D微显示单元的微显示时序关系对存储处理后的图像数据进行变换处理，得到目标图像数据；将目标图像数据传输至3D微显示单元；3D微显示单元，用于将目标图像数据在第一微显示单元和第二微显示单元上进行显示，得到3D图像。采用本系统能够减小系统体积，以适用于微显示领域。

Description

3D成像系统、方法、穿戴设备和存储介质

技术领域

本申请涉及3D图像处理技术领域，特别是涉及一种3D成像系统、方法、穿戴设备、存储介质和可编程逻辑程序产品。

背景技术

随着3D(3Dimension，三维空间)技术的发展，出现了裸眼3D技术。裸眼3D技术的发展摆脱了长时间佩戴3D眼镜带来的头痛以及眼睛疲劳等副作用。裸眼3D的原理是通过相关数据处理以及存储，将源头的视频源分别通过左右眼各60Hz的两幅画面交替传送，利用人眼的视觉惰性来呈现出3D效果。

然而传统方式对于输出数据格式存在特定要求，因此普遍存在显示屏过大的问题，并不适合微显示领域。

发明内容

基于此，有必要针对上述技术问题，提供一种能够减小系统体积，以适用于微显示领域的3D成像系统、方法、穿戴设备、存储介质和可编程逻辑程序产品。

第一方面，本申请提供了一种3D成像系统，该系统包括：驱动单元和3D微显示单元；3D微显示单元包括第一微显示单元和第二微显示单元；

驱动单元，用于接收视频源，对视频源进行解码，得到初始图像数据；对初始图像数据进行存储处理；根据3D微显示单元的微显示时序关系对存储处理后的图像数据进行变换处理，得到目标图像数据；将目标图像数据传输至3D微显示单元；

3D微显示单元，用于将目标图像数据在第一微显示单元和第二微显示单元上进行显示，得到3D图像。

在其中一个实施例中，驱动单元包括：

可编程逻辑单元，用于对初始图像数据进行分色处理；对分色后的图像数据进行存储处理；根据3D微显示单元的微显示时序关系对存储处理后的图像数据进行变换处理，得到目标图像数据；将目标图像数据传输至3D微显示单元。

在其中一个实施例中，可编程逻辑单元还用于对分色后的图像数据进行存储；对存储的图像数据进行数据扩展，得到正常图像数据；将正常图像数据确定为存储处理后的图像数据。

在其中一个实施例中，驱动单元包括动态存储单元；可编程逻辑单元包括数据存储单元和3D图像处理单元；

数据存储单元，用于将分色后的图像数据交替缓存至动态存储单元；

3D图像处理单元，用于在动态存储单元中提取存储的图像数据，对存储的图像数据进行数据扩展。

在其中一个实施例中，目标图像数据包括第一图像数据和第二图像数据；3D微显示单元包括光学成像单元；

第一微显示单元，用于接收第一图像数据，显示第一图像数据；

第二微显示单元，用于接收第二图像数据，显示第二图像数据；

光学成像单元，用于对显示的第一图像数据和显示的第二图像数据进行投射处理，得到3D图像。

在其中一个实施例中，驱动单元还包括：

视频解码单元，用于接收视频源，对视频源进行解码，得到初始图像数据。

第二方面，本申请还提供了一种3D成像方法。该方法包括：

接收视频源，对视频源进行解码，得到初始图像数据；

对初始图像数据进行存储处理；

根据预设的微显示时序关系对存储处理后的图像数据进行变换处理，得到目标图像数据；

将目标图像数据在第一微显示单元和第二微显示单元上进行显示，得到3D图像。

第三方面，本申请还提供了一种穿戴设备。该穿戴设备包括存储器和处理器，该存储器存储有可编程逻辑程序，该处理器执行该可编程逻辑程序时实现以下步骤：

接收视频源，对视频源进行解码，得到初始图像数据；

对初始图像数据进行存储处理；

根据预设的微显示时序关系对存储处理后的图像数据进行变换处理，得到目标图像数据；

将目标图像数据在第一微显示单元和第二微显示单元上进行显示，得到3D图像。

第四方面，本申请还提供了一种可读存储介质。该可读存储介质，其上存储有可编程逻辑程序，该可编程逻辑程序被处理器执行时实现以下步骤：

接收视频源，对视频源进行解码，得到初始图像数据；

对初始图像数据进行存储处理；

根据预设的微显示时序关系对存储处理后的图像数据进行变换处理，得到目标图像数据；

将目标图像数据在第一微显示单元和第二微显示单元上进行显示，得到3D图像。

第五方面，本申请还提供了一种可编程逻辑程序产品。该可编程逻辑程序产品，包括可编程逻辑程序，该可编程逻辑程序被处理器执行时实现以下步骤：

接收视频源，对视频源进行解码，得到初始图像数据；

对初始图像数据进行存储处理；

根据预设的微显示时序关系对存储处理后的图像数据进行变换处理，得到目标图像数据；

将目标图像数据在第一微显示单元和第二微显示单元上进行显示，得到3D图像。

上述3D成像系统、方法、穿戴设备、存储介质和可编程逻辑程序产品，通过驱动单元对视频源进行解码，得到初始图像数据，通过对初始图像数据进行存储处理，得到正常图像数据，以便后续进行数据输出处理。根据3D微显示单元的微显示时序关系对存储处理后的图像数据进行变换处理，得到目标图像数据，将目标图像数据传输至3D微显示单元，能够得到符合微显示时序关系的图像数据，从而正确驱动3D微显示单元。通过3D微显示单元将目标图像数据在第一微显示单元和第二微显示单元上进行显示，得到3D图像，能够通过两个尺寸较小的微显示单元实现3D效果，与传统的大屏相比，体积更小，由此降低了系统体积，使得3D成像系统适用于微显示领域，实现了整个系统的便携化、实时化和集成化。

附图说明

图1为一个实施例中3D成像系统的结构示意图；

图2为一个实施例中状态机的读写状态示意图；

图3为一个实施例中3D成像系统的跨时钟域数据流向图；

图4为一个实施例中FPGA与DDR3 SDRAM的接口连接示意图；

图5为一个实施例中3D成像系统的结构原理框图；

图6为一个实施例中可编程逻辑单元的逻辑框图；

图7为一个实施例中3D成像方法的流程示意图；

图8为一个实施例中穿戴设备的内部结构图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

在一个实施例中，如图1所示，提供了一种3D成像系统，该系统包括：驱动单元102和3D微显示单元104；3D微显示单元104包括第一微显示单元1042和第二微显示单元1044；

驱动单元102，用于接收视频源，对视频源进行解码，得到初始图像数据；对初始图像数据进行存储处理；根据3D微显示单元104的微显示时序关系对存储处理后的图像数据进行变换处理，得到目标图像数据；将目标图像数据传输至3D微显示单元104；

3D微显示单元104，用于将目标图像数据在第一微显示单元1042和第二微显示单元1044上进行显示，得到3D图像。

其中，视频源是指原始的未经编辑的源头视频数据。初始图像数据是指视频源中的图像数据。微显示时序关系是指符合3D微显示单元要求的接口时序关系，只有按照该接口时序关系才能正确地驱动3D微显示单元。目标图像数据是指符合微显示时序关系的图像数据。

3D成像系统可以是硬件系统，也可以是软件系统。

3D成像系统中的驱动单元可以从视频输入接口接收视频源，例如，视频源可以是来自视频处理器的视频源。当驱动单元接收到视频源时，对视频源进行解码，将视频源中的视频数据解析出来，得到初始图像数据。例如，视频源可以是HDMI(High DefinitionMultimedia Interface，高清多媒体接口)视频信号。驱动单元用于将HDMI视频信号解析成符合标准的RGB(Red Green Blue，红绿蓝三原色)信号，即解析出初始图像数据。

在其中一个实施例中，驱动单元还包括：视频解码单元，用于接收视频源，对视频源进行解码，得到初始图像数据。

例如，视频解码单元可以是视频解码芯片。其中，视频解码芯片与视频源一一对应。举例而言，当输入视频源为HDMI视频信号时，视频源解码芯片对应地设置为HDMI视频解码芯片。此外，需要说明的是，当输入视频源为SDI(Serial Digital Interface，串行数字接口)视频源时，不需要设置单独对应的视频源解码芯片，SDI视频源的解码处理可以由可编程逻辑单元内置的解码器进行。视频解码芯片的型号可以是SI9013 HDMI视频解码芯片，最高支持1080P@60Hz输入，支持不同格式的数据输出。

存储处理的过程可以包括数据存储和3D图像数据处理。3D图像数据处理是指将图像数据处理为正常图像数据。具体地，驱动单元用于对初始图像数据进行存储，对存储后的初始图像数据进行3D图像数据处理，得到存储处理后的图像数据。之后，根据3D微显示单元的微显示时序关系对存储处理后的图像数据进行变换处理，得到符合微显示时序关系的目标图像数据。从而将目标图像数据传输至3D微显示单元。

3D微显示单元包括第一微显示单元和第二微显示单元。其中，第一微显示单元和第二微显示单元分别是左微显示单元和右微显示单元。驱动单元可以将目标图像数据分别传输至第一微显示单元和第二微显示单元，通过第一微显示单元和第二微显示单元两个微显示单元来共同显示图像，以得到立体图像，即3D图像。

进一步地，驱动单元接收到的视频源可以携带有相应的控制信号，控制信号是指使能信号，用于指示驱动单元对视频源进行解码。

在其中一个实施例中，第一微显示单元和第二微显示单元可以是微显示屏。例如，微显示屏所采用的芯片可以但不限于是LCoS(Liquid Crystal on Silicon，硅基液晶)微显示芯片和硅基OLED(Organic Light-Emitting Diode，有机发光二极管)微显示芯片。微显示屏的尺寸均小于1英寸，其适用于微显示领域，其支持分辨率可达到720p、1080p甚至更高，输出帧率可达到180Hz、240Hz、300Hz甚至更高，提高了分辨率和帧率，大大提升了显示效果。

在本实施例中，通过驱动单元对视频源进行解码，得到初始图像数据，通过对初始图像数据进行存储处理，得到正常图像数据，以便后续进行数据输出处理。根据3D微显示单元的微显示时序关系对存储处理后的图像数据进行变换处理，得到目标图像数据，将目标图像数据传输至3D微显示单元，能够得到符合微显示时序关系的图像数据，从而正确驱动3D微显示单元。通过3D微显示单元将目标图像数据在第一微显示单元和第二微显示单元上进行显示，得到3D图像，能够通过两个尺寸较小的微显示单元实现3D效果，与传统的大屏相比，体积更小，由此降低了系统体积，使得3D成像系统适用于微显示领域，实现了整个系统的便携化、实时化和集成化。

在一个实施例中，驱动单元包括：

可编程逻辑单元，用于对初始图像数据进行分色处理；对分色后的图像数据进行存储处理；根据3D微显示单元的微显示时序关系对存储处理后的图像数据进行变换处理，得到目标图像数据；将目标图像数据传输至3D微显示单元。

驱动单元将可编程逻辑单元作为主控单元，主控单元用于按行对初始图像数据进行分色处理。其中，初始图像数据可以是空间彩色数据。分色处理是指将初始图像数据中不同颜色的图像数据进行分开存储。具体地，主控单元用于将空间彩色数据，划分为红、绿、蓝三个颜色的图像数据，目的是为了后续变为时序彩色输出，分色处理后输出的每一帧数据均为红色、绿色、蓝色分开传输的图像数据，相比于传统的空间彩色，可以提高输出的帧率，降低画面闪烁的问题。例如，初始图像数据可以是24bit空间彩色数据，当初始图像数据为M×N×24bit时，M表示列，N表示行，将每32个8bit单色重组为256bit的数据，这样一个单色行总共有(M/8)个256bit的数据，三色即为(M/8×3)个256bit的数据。将这(M/8×3)个256bit的数据按照颜色分别存储到位宽为256，深度为(M/8×3)的RAM(Random AccessMemory，随机存取存储器)中，以便后续进行存储处理。其中，RAM为主控单元中的存储器。

之后，驱动单元可以对分色后的图像数据进行存储处理。存储处理可以包括：对分色后的图像数据进行存储；对存储的图像数据进行数据扩展，得到正常图像数据。其中，存储是指对分色后的图像数据进行交替缓存。正常图像数据是指正常分辨率的图像数据。

驱动单元将正常图像数据确定为存储处理后的图像数据，根据3D微显示单元的微显示时序关系对存储处理后的图像数据进行变换处理，得到目标图像数据，进而将目标图像数据传输至3D微显示单元。

可选地，可编程逻辑单元可以是FPGA(Field-Programmable Gate Array，现场可编程门阵列)芯片，FPGA芯片的型号可以为XC7A100T-2FGG484I芯片，此型号为FGG484封装，包括484个引脚，拥有101440个逻辑单元，其中，Block RAM大小为4860kb。

可选地，可编程逻辑单元，还可以用于对初始图像数据进行分位处理，对分位后的图像数据进行存储处理。其中，分位处理是指分bit处理，分bit处理是将红色、蓝色，或者绿色8bit的数据进行分开存储。

在本实施例中，通过可编程逻辑单元对初始图像数据进行分色处理，能够提高输出的帧率，降低画面闪烁的问题。通过对分色后的图像数据进行存储处理，以得到正常图像数据。根据3D微显示单元的微显示时序关系对存储处理后的图像数据进行变换处理，得到目标图像数据，将目标图像数据传输至3D微显示单元。可编程逻辑单元能够处理得到符合微显示时序关系的目标图像数据，以驱动3D微显示单元，从而实现3D成像效果。

在一个实施例中，可编程逻辑单元还用于对分色后的图像数据进行存储；对存储的图像数据进行数据扩展，得到正常图像数据；将正常图像数据确定为存储处理后的图像数据。

可编程逻辑单元可以采用乒乓操作的方式对分色后的图像数据进行存储。从而可编程逻辑单元对存储的图像数据进行数据扩展，得到正常图像数据。正常数据即为存储处理后的图像数据。数据扩展的方式包括但不限于是复制、线性插值和均方差。

进一步地，视频源可以包括多种类型，如左右3D视频源、上下3D视频源、奇偶帧3D视频源等。当驱动单元接收到的视频源为左右3D视频源时，存储的图像数据为左右边的半屏数据，将左右边的半屏数据扩展为正常分辨率的视频数据，分别放到第一微显示单元和第二微显示单元上显示。

当驱动单元接收到的视频源为上下3D视频源时，存储的图像数据为上下边的半屏数据，将上下边的半屏数据扩展为正常分辨率的视频数据，分别放到第一微显示单元和第二微显示单元上显示。

当驱动单元接收到的视频源为奇偶帧3D视频源时，存储的图像数据为奇数帧和偶数帧的图像数据，可以直接将奇数帧和偶数帧的图像数据分别放到第一微显示单元和第二微显示单元上显示。

在本实施例中，通过可编程逻辑单元对分色后的图像数据进行存储，对存储的图像数据进行数据扩展，得到正常图像数据，将正常图像数据确定为存储处理后的图像数据，能够得到正常分辨率的图像数据，有利于后续进行数据输出处理。

在一个实施例中，驱动单元包括动态存储单元；可编程逻辑单元包括数据存储单元和3D图像处理单元；

数据存储单元，用于将分色后的图像数据交替缓存至动态存储单元；

3D图像处理单元，用于在动态存储单元中提取存储的图像数据，对存储的图像数据进行数据扩展。

具体地，动态存储单元用于对分色后的图像数据进行交替缓存。动态存储单元包括两块存储器。通过两块存储器实现数据交替缓存。例如，动态存储单元可以是DDR3(Double-Data-Rate Three，第三代双倍数据率同步动态随机存取)存储器，其型号为Micron的MT41J256M16HA-125，总线宽度为32，容量为8GB，最高运行时钟速度可达800MHz(数据速率1600Mbps)。一个bank满足一帧数据存储的要求。

数据存储单元用于将分色后的图像数据按行存储到动态存储单元中，一帧存一个bank，通过乒乓操作来实现数据缓存。进一步地，数据存储单元包括写FIFO(First InFirst Out，先入先出存储器)控制单元、读写控制以及读写地址控制单元、控制器、读FIFO控制单元和3D图像处理单元。其中，写FIFO控制单元用于跨时钟域数据缓存，例如，写时钟为148.5M，读时钟为100M，这样可以避免数据丢失。读写控制以及读写地址控制单元用于控制从写FIFO控制单元中读出的数据存储到数据存储单元中的行列地址分配，能够解决由于无法同时读写所带来的读写分配问题。具体地，根据从数据存储单元中写入数据与读出数据的比例确定读写时间的比例分配，基于读写时间的比例分配采用状态机来控制动态存储单元的读写，通过乒乓操作的方式对动态存储单元进行读写，即根据帧同步信号来切换bank，一个bank存下的是一整帧三色数据，读bank1，写bank2，这样读写不会冲突，即能保证不丢帧，也能连续不断的显示。状态机的读写状态示意图可以如图2所示，其中，针对初始状态的数据，对一个bank进行写操作时，先写时间，写入数据，对另一个bank进行读操作，读时间，读出数据，然后等待时间，让动态存储单元进行刷新，随后继续对一个bank进行写操作，写时间，写入数据，如此往复，完成动态存储单元的读写。读写控制以及读写地址控制单元还用于控制数据存储单元的读写带宽分配。控制器用于可编程逻辑单元与动态存储单元之间的交互。读FIFO控制单元用于跨时钟域缓存数据，写时钟为100M，读时钟根据出口帧率来确定。控制器用于可编程逻辑单元与动态存储单元之间的交互。3D图像处理单元用于在动态存储单元中提取存储的图像数据，对存储的图像数据进行数据扩展，以实现3D成像。

由于输入至数据存储单元的分色后的图像数据是按照标准VGA时钟处理(720p为74.25M，1080p为148.5M)，而动态存储单元的处理时钟为100M，且出口处的时钟是根据输出时序彩色的帧率来控制，因此整个系统会跨三个时钟域来处理数据，因此需要加入写FIFO控制单元和读FIFO控制单元来进行数据缓存，可以保证数据的连贯性和正确性。3D成像系统的跨时钟域数据流向图可以如图3所示，其中，输入数据，即分色后的图像数据输入至数据存储单元，输入数据的处理时钟为时钟域1，动态存储单元的处理时钟为时钟域2，出口处的时钟为时钟域3。

可选地，当可编程逻辑单元为FPGA，动态存储单元为DDR3 SDRAM时，可以使用vivado(新一代集成设计环境)中自带的DDR3 IP核(Intellectual Property core，知识产权核)来实现FPGA与DDR3 SDRAM之间的交互，FPGA与DDR3 SDRAM的接口连接示意图可以如图4所示。其中，通过用户设计用户接口，用户接口与FPGA中的对应接口相连接，FPGA的物理接口与DDR3SDRAM的对应接口相连接。

进一步地，驱动单元还包括可编程逻辑单元的外围电路，包含晶振、电源模块、FLASH(闪存)、复位等。

进一步地，可编程逻辑单元还包括时钟复位单元、IIC(Inter-IntegratedCircuit，集成电路总线)单元、数据输入处理单元和数据输出处理单元。时钟复位单元用于分发各个单元所需的时钟以及复位信号。IIC单元用于对视频解码单元和3D微显示单元进行初始化配置。视频解码单元和3D微显示单元分别通过IIC接口与IIC单元相连，只需通过编程来进行初始化和控制操作。数据输入处理单元用于对视频解码单元输出的初始图像数据，进行分色处理。数据输出处理单元用于根据3D微显示单元的微显示时序关系，对3D图像处理单元输出的存储处理后的图像数据进行变换处理，得到目标图像数据，进而将目标图像数据传输至3D微显示单元。

在本实施例中，可编程逻辑单元中的数据存储单元用于将分色后的图像数据交替缓存至动态存储单元中，能够保证数据的连贯性和正确性。可编程逻辑单元中的3D图像处理单元用于在动态存储单元中提取存储的图像数据，对存储的图像数据进行数据扩展，以得到正常分辨率的图像数据，有利于后续进行数据输出处理。

在一个实施例中，目标图像数据包括第一图像数据和第二图像数据；3D微显示单元包括光学成像单元；

第一微显示单元，用于接收第一图像数据，显示第一图像数据；

第二微显示单元，用于接收第二图像数据，显示第二图像数据；

光学成像单元，用于对显示的第一图像数据和显示的第二图像数据进行投射处理，得到3D图像。

其中，第一微显示单元和第二微显示单元分别是左、右两个微显示单元。当第一微显示单元为左微显示单元时，第二微显示单元为右微显示单元。当第一微显示单元为右微显示单元时，第二微显示单元为左微显示单元。

当驱动单元接收到的视频源为左右3D视频源时，第一图像数据和第二图像数据可以分别为正常分辨率的左边半屏数据和右边半屏数据。可编程逻辑单元中的数据输出处理单元输出正常分辨率的左边半屏数据至左微显示单元，左微显示单元，用于接收正常分辨率的左边半屏数据，进行显示。可编程逻辑单元中的数据输出处理单元输出正常分辨率的右边半屏数据至右微显示单元，右微显示单元，用于接收正常分辨率的右边半屏数据，进行显示。

当驱动单元接收到的视频源为上下3D视频源时，第一图像数据和第二图像数据可以分别为正常分辨率的上边半屏数据和下边半屏数据。可编程逻辑单元中的数据输出处理单元输出正常分辨率的上边半屏数据至左微显示单元，左微显示单元，用于接收正常分辨率的上边半屏数据，进行显示。可编程逻辑单元中的数据输出处理单元输出正常分辨率的下边半屏数据至右微显示单元，右微显示单元，用于接收正常分辨率的下边半屏数据，进行显示。

当驱动单元接收到的视频源为奇偶帧3D视频源时，第一图像数据和第二图像数据可以分别为正常分辨率的奇数帧图像数据和偶数帧图像数据。可编程逻辑单元中的数据输出处理单元输出正常分辨率的奇数帧图像数据至左微显示单元，左微显示单元，用于接收正常分辨率的奇数帧图像数据，进行显示。可编程逻辑单元中的数据输出处理单元输出正常分辨率的偶数帧图像数据至右微显示单元，右微显示单元，用于接收正常分辨率的偶数帧图像数据，进行显示。

需要说明的是，第一图像数据和第二图像数据分别指目标图像数据的两部分数据，对于其具体指代的内容不作限定。例如，当驱动单元接收到的视频源为左右3D视频源时，第一图像数据可以是正常分辨率的左边半屏数据，则第二图像数据为正常分辨率的右边半屏数据。若第一图像数据可以是正常分辨率的右边半屏数据，则第二图像数据为正常分辨率的左边半屏数据。

3D微显示单元包括光学成像单元，光学成像单元包括LED(Light-EmittingDiode，发光二极管)灯和光学成像设备，光学成像单元通过驱动LED灯，通过光学成像设备对显示的第一图像数据和显示的第二图像数据进行投射处理，实现点亮第一微显示单元和第二微显示单元，进而得到3D图像。其中，光学成像设备还可以包括光学成像器件和光机。

在本实施例中，第一微显示单元和第二微显示单元分别用于显示第一图像数据和第二图像数据，光学成像单元用于对显示的第一图像数据和显示的第二图像数据进行投射处理，得到3D图像。实现用两块尺寸小于1英寸的微显示屏进行3D成像，提高了分辨率和输出帧率，能够更好地适用于微显示领域。同时，将第一微显示单元、第二微显示单元与光学成像单元相结合，采用眼镜式设计，可以将该系统集成于AR(Augmented Reality，增强显示)或VR(Virtual Reality，虚拟现实)眼镜中，采用头戴式，戴一块眼镜即可以实现3D视频的观看，体积小，且可实现实时、在线观看3D视频。

在一个实施例中，如图5所示，为一种3D成像系统的结构原理框图。3D成像系统包括：驱动单元和3D微显示单元；驱动单元包括视频解码单元、可编程逻辑单元和动态存储单元，动态存储单元为两块DDR3存储器；3D微显示单元包括第一微显示单元、第二微显示单元和光学成像单元。

在一个实施例中，如图6所示，为可编程逻辑单元的逻辑框图。其中，可编程逻辑单元包括时钟复位单元、IIC单元、数据输入处理单元、数据存储单元和数据输出处理单元；数据存储单元包括写FIFO控制单元、读写控制以及读写地址控制单元、控制器、读FIFO控制单元和3D图像处理单元。IIC单元可以包括IIC单元1和IIC单元4。

需要说明的是3D成像系统中的各个单元在每个数据处理步骤均会产生一个对应的控制信号，控制信号是指使能信号，用于指示下个单元进行下一步数据处理。在图6中，时钟复位单元用于向IIC单元、数据输入处理单元、数据存储单元和数据输出处理单元分发时钟信号以及复位信号。时钟复位单元包括锁相回路(Phase Locked Loop，PLL)，用于统一整合时钟信号。IIC单元通过总线的两条线：SDA(Serial Data Line，串行数据线)和SCL(Serial Clock Line，串行时钟线)，对视频解码单元和3D微显示单元进行初始化配置。视频源以数据信号的形式传输至驱动单元中的视频解码单元，同时，该数据信号携带有相应的控制信号，视频解码单元用于根据控制信号对视频源进行解码，输出解码后的数据信号(初始图像数据)和控制信号传输至数据输入单元，数据输入单元用于根据解码后的控制信号对解码后的数据信号对初始图像数据进行分色处理，输出分色后的数据信号(分色后的图像数据)和控制信号至数据存储单元中的写FIFO控制单元。读写控制以及读写地址控制单元分别发送控制信号至写FIFO控制单元和读FIFO控制单元，用于分配从动态存储单元中写入数据与读出数据的比例。写FIFO控制单元用于对分色后的数据信号进行跨时域缓存，根据分色后的控制信号、读写控制以及读写地址控制单元发送的控制信号对动态存储单元进行写操作，将需要写入的数据信号传输至读写控制以及读写地址控制单元。通过控制器实现读写控制以及读写地址控制单元与动态存储单元之间的交互，实现在动态存储单元中写入数据。同时，读FIFO控制单元用于根据读写控制以及读写地址控制单元发送的控制信号，通过读写控制以及读写地址控制单元以及控制器对动态存储单元进行读操作，将从动态存储单元中读出的数据进行跨时域缓存。数据输出处理单元用于发送控制信号至读FIFO控制单元，以指示读FIFO控制单元发送跨时域缓存的数据信号(存储的图像数据)以及相应的控制信号至3D图像处理单元，读FIFO控制单元可以发送两个控制信号至3D图像处理单元，分别用于指示3D图像处理单元将跨时域缓存的数据信号划分为两部分，进行数据扩展，得到存储处理后的图像数据，以便后续发送至两个微显示单元中。数据输出处理单元还用于发送控制信号至3D图像处理单元，以提取3D图像处理单元中存储处理后的图像数据，根据3D微显示单元的微显示时序关系对存储处理后的图像数据进行变换处理，分别输出对应的数据信号(目标图像数据)和控制信号至第一微显示单元和第二微显示单元。

在一个实施例中，如图7所示，提供了一种3D成像方法，以该方法应用于图1中驱动单元为例进行说明，包括以下步骤：

步骤702，接收视频源，对视频源进行解码，得到初始图像数据。

步骤704，对初始图像数据进行存储处理。

步骤706，根据预设的微显示时序关系对存储处理后的图像数据进行变换处理，得到目标图像数据。

步骤708，将目标图像数据在第一微显示单元和第二微显示单元上进行显示，得到3D图像。

其中，视频源是指原始的未经编辑的源头视频数据。初始图像数据是指视频源中的图像数据。预设微显示时序关系是指符合3D微显示单元要求的接口时序关系，只有按照该接口时序关系才能正确地驱动3D微显示单元。目标图像数据是指符合微显示时序关系的图像数据。

驱动单元可以从视频输入接口接收视频源，例如，视频源可以是来自视频处理器的视频源。当驱动单元接收到视频源时，对视频源进行解码，将视频源中的视频数据解析出来，得到初始图像数据。例如，视频源可以是HDMI视频信号。驱动单元用于将HDMI视频信号解析成符合标准的RGB信号，即解析出初始图像数据。

存储处理的过程可以包括数据存储和3D图像数据处理。3D图像数据处理是指将图像数据处理为正常图像数据。具体地，驱动单元用于对初始图像数据进行存储，对存储后的初始图像数据进行3D图像数据处理，得到存储处理后的图像数据。之后，根据3D微显示单元的微显示时序关系对存储处理后的图像数据进行变换处理，得到符合微显示时序关系的目标图像数据。从而将目标图像数据传输至3D微显示单元。

3D微显示单元包括第一微显示单元和第二微显示单元。其中，第一微显示单元和第二微显示单元分别是左微显示单元和右微显示单元。驱动单元可以将目标图像数据分别传输至第一微显示单元和第二微显示单元，通过第一微显示单元和第二微显示单元两个微显示单元来共同显示图像，以得到立体图像，即3D图像。

进一步地，驱动单元接收到的视频源可以携带有相应的控制信号，控制信号是指使能信号，用于指示驱动单元对视频源进行解码。

在其中一个实施例中，第一微显示单元和第二微显示单元可以是微显示屏。例如，微显示屏所采用的芯片可以但不限于是LCoS微显示芯片和硅基OLED微显示芯片。微显示屏的尺寸均小于1英寸，其适用于微显示领域，其支持分辨率可达到720p、1080p甚至更高，输出帧率可达到180Hz、240Hz、300Hz甚至更高，提高了分辨率和帧率，大大提升了显示效果。

上述3D成像方法中，通过对视频源进行解码，得到初始图像数据，通过对初始图像数据进行存储处理，得到正常图像数据，以便后续进行数据输出处理。根据3D微显示单元的微显示时序关系对存储处理后的图像数据进行变换处理，得到目标图像数据，将目标图像数据传输至3D微显示单元，能够得到符合微显示时序关系的图像数据，从而正确驱动3D微显示单元。通过3D微显示单元将目标图像数据在第一微显示单元和第二微显示单元上进行显示，得到3D图像，能够通过两个尺寸较小的微显示单元实现3D效果，与传统的大屏相比，体积更小，由此降低了系统体积，使得3D成像系统适用于微显示领域，实现了整个系统的便携化、实时化和集成化。

在一个实施例中，在对初始图像数据进行存储处理之前，上述方法还包括：对初始图像数据进行分色处理，得到分色后的图像数据；对初始图像数据进行存储处理包括：对分色后的图像数据进行存储处理。

在一个实施例中，对分色后的图像数据进行存储处理包括：对分色后的图像数据进行存储；对存储的图像数据进行数据扩展，得到正常图像数据；将正常图像数据确定为存储处理后的图像数据。

在一个实施例中，对分色后的图像数据进行存储包括：将分色后的图像数据交替缓存至动态存储单元；对存储的图像数据进行数据扩展包括：在动态存储单元中提取存储的图像数据，对存储的图像数据进行数据扩展。

在一个实施例中，目标图像数据包括第一图像数据和第二图像数据；将目标图像数据在第一微显示单元和第二微显示单元上进行显示，得到3D图像包括：通过第一微显示单元显示第一图像数据；通过第二微显示单元显示第二图像数据；对显示的第一图像数据和显示的第二图像数据进行投射处理，得到3D图像。

在一个实施例中，接收视频源，对视频源进行解码包括：通过视频解码单元接收视频源，对视频源进行解码。

应该理解的是，虽然如上所述的各实施例所涉及的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，如上所述的各实施例所涉及的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

在一个实施例中，提供了一种穿戴设备，其内部结构图可以如图8所示。该穿戴设备包括处理器、存储器、输入/输出接口、通信接口、显示单元和输入装置。处理器和显示单元为本申请的核心内容。其中，处理器、存储器和输入/输出接口通过系统总线连接，通信接口、显示单元和输入装置通过输入/输出接口连接到系统总线。其中，该穿戴设备的处理器用于提供计算和控制能力，处理器可以但不限于是本申请中的FPGA芯片和基于本申请而设计的专用集成电路(Application Specific Integrated Circuit，ASIC)，专用集成电路可以包含本申请硬件中的相关功能，包括FPGA芯片的功能、DDR3的功能以及FPGA外部电路的功能，专用集成电路可以使整个穿戴式设备更加便携，体积更小，功耗更小。该穿戴设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和可编程逻辑程序。操作系统可以是软件操作系统，软件操作系统为该穿戴设备提供视频源以及音频信号。该内存储器为非易失性存储介质中的操作系统和可编程逻辑程序的运行提供环境。该穿戴设备的输入/输出接口用于处理器与外部设备之间交换信息。该穿戴设备的通信接口用于与外部的终端进行有线或无线方式的通信，无线方式可通过WIFI、移动蜂窝网络、NFC(近场通信)或其他技术实现。有线方式可以通过HDMI(高清多媒体接口)、MIPI(移动行业处理器接口)或其他技术实现。该可编程逻辑程序被处理器执行时以实现一种3D成像方法。该穿戴设备的显示单元用于形成视觉可见的画面，可以是显示屏、投影装置或虚拟现实成像装置。显示屏可以是液晶显示屏或者电子墨水显示屏，该穿戴设备的输入装置可以是显示屏上覆盖的触摸层，也可以是穿戴设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。

本领域技术人员可以理解，图8中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

在一个实施例中，提供了一种穿戴设备，包括存储器和处理器，存储器中存储有可编程逻辑程序，该处理器执行可编程逻辑程序时实现上述各方法实施例中的步骤。

在一个实施例中，提供了一种可读存储介质，其上存储有可编程逻辑程序，可编程逻辑程序被处理器执行时实现上述各方法实施例中的步骤。

在一个实施例中，提供了一种可编程逻辑程序产品，包括可编程逻辑程序，该可编程逻辑程序被处理器执行时实现上述各方法实施例中的步骤。

需要说明的是，本申请所涉及的用户信息(包括但不限于用户设备信息、用户个人信息等)和数据(包括但不限于用于分析的数据、存储的数据、展示的数据等)，均为经用户授权或者经过各方充分授权的信息和数据，且相关数据的收集、使用和处理需要遵守相关国家和地区的相关法律法规和标准。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过可编程逻辑程序来指令相关的硬件来完成，可编程逻辑程序可存储于一非易失性可读取存储介质中，该可编程逻辑程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(Read-OnlyMemory，ROM)、磁带、软盘、闪存、光存储器、高密度嵌入式非易失性存储器、阻变存储器(ReRAM)、磁变存储器(Magnetoresistive Random Access Memory，MRAM)、铁电存储器(Ferroelectric Random Access Memory，FRAM)、相变存储器(Phase Change Memory，PCM)、石墨烯存储器等。易失性存储器可包括随机存取存储器(Random Access Memory，RAM)或外部高速缓冲存储器等。作为说明而非局限，RAM可以是多种形式，比如静态随机存取存储器(Static Random Access Memory，SRAM)或动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)等。本申请所提供的各实施例中所涉及的数据库可包括关系型数据库和非关系型数据库中至少一种。非关系型数据库可包括基于区块链的分布式数据库等，不限于此。本申请所提供的各实施例中所涉及的处理器可为通用处理器、中央处理器、图形处理器、数字信号处理器、可编程逻辑器、基于量子计算的数据处理逻辑器等，不限于此。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。

Claims (12)

1.一种3D成像系统，其特征在于，所述系统包括：驱动单元和3D微显示单元；所述3D微显示单元包括第一微显示单元和第二微显示单元；

所述驱动单元，用于接收视频源，对所述视频源进行解码，得到初始图像数据；对所述初始图像数据进行存储处理；根据所述3D微显示单元的微显示时序关系对存储处理后的图像数据进行变换处理，得到目标图像数据；将所述目标图像数据传输至所述3D微显示单元；

所述3D微显示单元，用于将所述目标图像数据在所述第一微显示单元和所述第二微显示单元上进行显示，得到3D图像。

2.根据权利要求1所述的系统，其特征在于，所述驱动单元包括：

可编程逻辑单元，用于对所述初始图像数据进行分色处理；对分色后的图像数据进行存储处理；根据所述3D微显示单元的微显示时序关系对存储处理后的图像数据进行变换处理，得到目标图像数据；将所述目标图像数据传输至所述3D微显示单元。

3.根据权利要求2所述的系统，其特征在于，所述可编程逻辑单元还用于对分色后的图像数据进行存储；对存储的图像数据进行数据扩展，得到正常图像数据；将所述正常图像数据确定为存储处理后的图像数据。

4.根据权利要求3所述的系统，其特征在于，所述驱动单元包括动态存储单元；所述可编程逻辑单元包括数据存储单元和3D图像处理单元；

所述数据存储单元，用于将分色后的图像数据交替缓存至所述动态存储单元；

所述3D图像处理单元，用于在所述动态存储单元中提取存储的图像数据，对所述存储的图像数据进行数据扩展。

5.根据权利要求1所述的系统，其特征在于，所述目标图像数据包括第一图像数据和第二图像数据；所述3D微显示单元包括光学成像单元；

所述第一微显示单元，用于接收所述第一图像数据，显示所述第一图像数据；

所述第二微显示单元，用于接收所述第二图像数据，显示所述第二图像数据；

所述光学成像单元，用于对显示的第一图像数据和显示的第二图像数据进行投射处理，得到3D图像。

6.根据权利要求1至4任意一项所述的系统，其特征在于，所述驱动单元还包括：

视频解码单元，用于接收视频源，对所述视频源进行解码，得到初始图像数据。

7.一种3D成像方法，其特征在于，所述方法包括：

接收视频源，对所述视频源进行解码，得到初始图像数据；

对所述初始图像数据进行存储处理；

根据预设的微显示时序关系对存储处理后的图像数据进行变换处理，得到目标图像数据；

将所述目标图像数据在第一微显示单元和第二微显示单元上进行显示，得到3D图像。

8.根据权利要求7所述的方法，其特征在于，在所述对所述初始图像数据进行存储处理之前，所述方法还包括：

对所述初始图像数据进行分色处理，得到分色后的图像数据；

所述对所述初始图像数据进行存储处理包括：

对所述分色后的图像数据进行存储处理。

9.根据权利要求8所述的方法，其特征在于，所述对所述分色后的图像数据进行存储处理包括：

对所述分色后的图像数据进行存储；

对存储的图像数据进行数据扩展，得到正常图像数据；

将所述正常图像数据确定为存储处理后的图像数据。

10.一种穿戴设备，包括存储器和处理器，所述存储器存储有可编程逻辑程序，其特征在于，所述处理器执行所述可编程逻辑程序时实现权利要求7至9中任一项所述的方法的步骤。

11.一种可读存储介质，其上存储有可编程逻辑程序，其特征在于，所述可编程逻辑程序被处理器执行时实现权利要求7至9中任一项所述的方法的步骤。

12.一种可编程逻辑程序产品，包括可编程逻辑程序，其特征在于，该可编程逻辑程序被处理器执行时实现权利要求7至9中任一项所述的方法的步骤。

Images