CN116053361A - 转移基板、制备方法和led芯片的巨量转移方法 - Google Patents
转移基板、制备方法和led芯片的巨量转移方法 Download PDFInfo
- Publication number
- CN116053361A CN116053361A CN202111260882.1A CN202111260882A CN116053361A CN 116053361 A CN116053361 A CN 116053361A CN 202111260882 A CN202111260882 A CN 202111260882A CN 116053361 A CN116053361 A CN 116053361A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor layer
- substrate
- led chips
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 126
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000002360 preparation method Methods 0.000 title abstract description 13
- 238000004806 packaging method and process Methods 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 190
- 239000004065 semiconductor Substances 0.000 claims description 74
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 20
- 239000003292 glue Substances 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 3
- 230000006798 recombination Effects 0.000 claims description 3
- 238000005215 recombination Methods 0.000 claims description 3
- 230000001965 increasing effect Effects 0.000 abstract description 11
- 238000005530 etching Methods 0.000 description 17
- 238000001312 dry etching Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 7
- 238000009616 inductively coupled plasma Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 238000005411 Van der Waals force Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 230000035800 maturation Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本申请涉及一种转移基板,其包括:临时基板以及键合层,其中,所述键合层设置于所述临时基板上,所述键合层背对所述临时基板的一侧开设多个凹槽,所述凹槽用于容置LED芯片,从而使得所述LED芯片在所述转移基板的所述凹槽中不会出现偏移等情况,也使得弹性印模便于对所述LED芯片进行抓取转移,从而增加了所述LED芯片的巨量转移良率。本申请还提供了一种转移基板的制备方法以及一种LED芯片的巨量转移方法。
Description
技术领域
本申请涉及显示技术领域,特别涉及一种挖孔式的转移基板、一种转移基板的制备方法以及一种LED芯片的巨量转移方法。
背景技术
微型发光二极管(Micro Light Emitting Diode,Micro LED)作为新一代的显示技术,与传统LED相比,其具有更高的光电效率、更高的亮度、更高的对比度以及更低的功耗。随着制程的成熟和价格的下降,近年来基于Micro LED芯片的相关显示产品越来越多,例如电视机、手机屏等。由于显示产品对于像素错误的容忍度较低,因此提升转移MicroLED芯片的良率对提高显示产品的良率尤为重要。
目前,Micro LED芯片常用的转移方法包括:静电力、范德华力、磁力、激光选择转移、流体转移以及直接转移,其中,当前使用较多的转移方式就是范德华力,范德华力使用弹性印模对Micro LED芯片进行选择性拾取转移至衬底。然而,由于Micro LED芯片与衬底紧密结合,导致Micro LED芯片无法被弹性印模抓取,因此需要将Micro LED芯片与衬底的接触力弱化,从而使得Micro LED芯片能够被弹性印模抓取。
发明内容
鉴于上述现有技术的不足,本申请的目的在于提供一种挖孔式的转移基板、一种转移基板的制备方法以及一种LED芯片的巨量转移方法,其旨在解决由于Micro LED芯片与衬底紧密结合导致Micro LED芯片无法便捷地被弹性印模抓取等问题。
一种转移基板,包括:临时基板以及键合层,其中,所述键合层设置于所述临时基板上,所述键合层背对所述临时基板的一侧开设多个凹槽,所述凹槽用于容置LED芯片。
综上所述,本申请的所述转移基板采用挖孔式转移基板设计,该转移基板有利于弹性印模对所述LED芯片进行抓取转移。而且,所述LED芯片在所述转移基板的所述凹槽中不会出现偏移等情况,也使得弹性印模便于对所述LED芯片进行抓取转移,从而增加了所述LED芯片的巨量转移良率。
可选地,所述键合层是由多个氧化硅球体通过胶材键合形成的氧化硅层,其中,所述氧化硅球体的球径为10-100um。
可选地,所述凹槽的刻蚀深度小于所述LED芯片的厚度。
综上所述,本申请的所述转移基板采用挖孔式转移基板设计,该转移基板中的氧化硅球体与LED芯片的接触面积小,对所述LED芯片无粘附力,从而使得弹性印模便于对所述LED芯片进行抓取转移。同时,所述LED芯片在所述转移基板的所述凹槽中不会出现偏移等情况,也使得弹性印模便于对所述LED芯片进行抓取转移,从而增加了所述LED芯片的巨量转移良率。
基于同样的发明构思,本申请还提供一种转移基板的制备方法,用于制备上述的转移基板,所述制备方法包括:提供一临时基板;在所述临时基板上制备键合层;在所述键合层背对所述临时基板的一侧开设多个凹槽。
综上所述,本申请的制备方法制备的所述转移基板采用挖孔式转移基板设计,该转移基板有利于弹性印模便于对所述LED芯片进行抓取转移。同时,所述LED芯片在所述转移基板的所述凹槽中不会出现偏移等情况,也使得弹性印模便于对所述LED芯片进行抓取转移,从而增加了所述LED芯片的巨量转移良率。
基于同样的发明构思,本申请还提供一种LED芯片的巨量转移方法,所述巨量转移方法包括:提供外延片,通过所述外延片得到多个LED芯片;制备所述的转移基板;将多个所述LED芯片容置于所述转移基板的凹槽内,去除所述外延片的衬底层;将所述外延片得到的多个所述LED芯片转移至背板上,多个所述LED芯片的第一电极和第二电极与所述背板电连接。
可选地,所述提供外延片,通过所述外延片得到多个LED芯片,包括:提供包括多个外延结构的外延片,在所述外延片上形成多个开口,每个所述开口对应一个所述外延结构设置,且将所述外延结构形成第一区域和第二区域;在所述外延片上形成多个开槽,每个所述开槽设置于相邻的两个所述外延结构之间;在所述外延片中位于所述第一区域的第二半导体层上形成金属层;形成覆盖所述外延片和所述金属层的绝缘保护层;部分去除所述金属层和第一半导体层处的所述绝缘保护层以部分露出所述金属层和所述第一半导体层;在露出所述金属层和所述第一半导体层的位置分别形成所述第一电极和所述第二电极,所述第一电极与所述金属层电连接,所述第二电极与所述第一半导体层电连接,以得到多个所述LED芯片。
可选地,多个所述外延结构呈阵列排布设置,每个所述外延结构包括依次层叠设置的所述衬底层、第一半导体层、多量子阱发光层以及第二半导体层,其中,所述第一半导体层设置于所述衬底层上,用于提供电子;所述第二半导体层设置于所述多量子阱发光层上,用于提供空穴;所述多量子阱发光层设置于所述第一半导体层与所述第二半导体层之间,用于提供场所让所述第一半导体层提供的电子与第二半导体层提供的空穴发生复合反应产生光子。
可选地,每个所述开口贯通所述第二半导体层和所述多量子阱发光层,并与所述第一半导体层相通,其中,所述第一区域的面积大于所述第二区域的面积。
可选地,每个所述开槽依次贯通所述第二半导体层、所述多量子阱发光层和所述第一半导体层,且所述开槽开设于一个所述外延结构的第二区域与相邻的另一所述外延结构的第一区域之间。
可选地,所述金属层的厚度为200-2000A,所述绝缘保护层的厚度为1-4um,所述第一电极和所述第二电极的厚度为1-4um。
综上所述,在本申请的LED芯片的巨量转移方法中,通过挖孔式的转移基板对所述LED芯片进行转移,并对所述转移基板中的胶材进行刻蚀,所述转移基板中的氧化硅球体对所述LED芯片无粘附力,从而使得弹性印模便于对所述LED芯片进行抓取转移。而且,所述LED芯片在所述转移基板的所述凹槽中不会出现偏移等情况,也使得弹性印模便于对所述LED芯片进行抓取转移,从而增加了所述LED芯片的巨量转移良率。
附图说明
图1为本申请实施例公开的一种转移基板的结构示意图;
图2为本申请实施例公开的一种转移基板的制备方法的流程示意图;
图3为图2所示的制备方法中步骤S10形成的对应结构示意图;
图4为图2所示的制备方法中步骤S20形成的对应结构示意图;
图5为图2所示的制备方法中步骤S30形成的对应结构示意图;
图6为本申请实施例公开的一种LED芯片的巨量转移方法的流程示意图;
图7为图5所示巨量转移方法中步骤S100的流程示意图;
图8为图7所示的巨量转移方法中步骤S110形成的对应结构示意图;
图9为图7所示巨量转移方法中步骤S120形成的对应结构示意图;
图10为图7所示巨量转移方法中步骤S130形成的对应结构示意图;
图11为图7所示的巨量转移方法中步骤S140形成的对应结构示意图;
图12为图7所示的巨量转移方法中步骤S150形成的对应结构示意图;
图13为图7所示的巨量转移方法中步骤S160形成的对应结构示意图;
图14为图6所示的巨量转移方法中步骤S300形成的对应结构示意图;
图15为图6所示的巨量转移方法中步骤S400形成的对应结构示意图。
附图标记说明:
100-转移基板;
110-临时基板;
120-键合层;
121-凹槽;
200-外延片;
210-衬底层;
220-第一半导体层;
230-多量子阱发光层;
240-第二半导体层;
260-外延结构;
262-开口;
264-第一区域;
265-第二区域;
266-开槽;
300-LED芯片;
310-金属层;
320-绝缘保护层;
340-第一电极;
350-第二电极;
400-背板;
S10-S30-转移基板的制备方法的步骤;
S100-S400-LED芯片的巨量转移方法的步骤;
S110-S160-LED芯片的巨量转移方法中步骤S100的步骤。
具体实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施方式。相反地,提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体地实施方式的目的,不是旨在于限制本申请。
微型发光二极管(Micro Light Emitting Diode,Micro LED)作为新一代的显示技术,与传统LED相比,其具有更高的光电效率、更高的亮度、更高的对比度以及更低的功耗。随着制程的成熟和价格的下降,近年来基于Micro LED芯片的相关显示产品越来越多,例如电视机、手机屏等。由于显示产品对于像素错误的容忍度较低,因此提升转移MicroLED芯片的良率对提高显示产品的良率尤为重要。目前,Micro LED芯片常用的转移方法包括:静电力、范德华力、磁力、激光选择转移、流体转移以及直接转移,其中,当前使用较多的转移方式就是范德华力,范德华力使用弹性印模对Micro LED芯片进行选择性拾取转移至衬底。然而,由于Micro LED芯片与衬底紧密结合,导致Micro LED芯片无法被弹性印模抓取,因此需要将Micro LED芯片与衬底的接触力弱化,从而使得Micro LED芯片能够被弹性印模抓取。因此,如何解决由于Micro LED芯片与衬底之间紧密结合导致Micro LED芯片无法方便地被弹性印模抓取是本领域技术人员亟需解决的问题。
基于此,本申请希望提供一种能够解决上述技术问题的方案,其可以解决由于Micro LED芯片与衬底紧密结合导致Micro LED芯片无法便捷地被弹性印模抓取的问题,其详细内容将在后续实施例中得以阐述。
本申请方案的详细阐述转移基板、所述转移基板的制备方法以及LED芯片的巨量转移方法。
请参阅图1,其为本申请实施例公开的一种转移基板的结构示意图。如图1所示,本申请提供一种转移基板100,其可采用挖孔式转移基板设计。所述转移基板100至少可以包括临时基板110以及键合层120。其中,所述键合层120设置于所述临时基板110上,所述键合层120背对所述临时基板110的一侧开设多个凹槽121,所述凹槽121用于容置LED芯片。
在本申请实施例中,所述LED芯片为微型LED芯片。
在示例性实施方式中,所述凹槽121的深度为3-6um,例如3um、4um、5um、6um、或其他数值。所述键合层120由多个氧化硅球体通过胶材键合形成的氧化硅层,其中,所述氧化硅球体的球径为10-100um,例如20um、30um、40um、50um、60um、或其他数值。
在示例性实施方式中,对多个氧化硅球体通过胶材均匀键合形成所述键合层120,所述键合层120沉积在所述临时基板110的一侧表面。在所述键合层120背对所述临时基本110的一侧通过光刻的方式形成所述凹槽121的图形。可以理解的是,所述凹槽121的刻蚀深度小于LED芯片的厚度。
综上所述,本申请的所述转移基板100采用挖孔式转移基板设计,该转移基板100中的氧化硅球体与LED芯片的接触面积小,对所述LED芯片300无粘附力,从而使得弹性印模便于对所述LED芯片300进行抓取转移。同时,所述LED芯片300在所述转移基板100的所述凹槽121中不会出现偏移等情况,也使得弹性印模便于对所述LED芯片300进行抓取转移,从而增加了所述LED芯片300的巨量转移良率。
请参阅图2,其为本申请实施例公开的一种转移基板的制备方法的流程示意图。所述转移基板的制备方法用于制备上述图1所示实施例中的转移基板,以实现便于弹性印模对LED芯片进行抓取并转移的效果。如图2所示,所述转移基板的制备方法至少包括以下步骤。
S10、提供一临时基板110。
具体的,请参阅图3,在本实施例中,所述临时基板110为后续生长所述转移基板100的其他层结构做准备。
S20、在所述临时基板110上制备键合层120。
具体的,请参阅图4,在本申请实施例中,在所述临时基板110的一侧表面上沉积氧化硅球体,对多个氧化硅球体通过胶材均匀键合形成所述键合层120。
在示例性实施方式中,所述氧化硅球体的球径可为10-100um,例如10um、20um、30um、40um、50um、60um、80um、或其他数值。
S30、在所述键合层120背对所述临时基板110的一侧开设多个凹槽121。
具体的,请参阅图5,在本申请实施方式中,在所述键合层120背对所述临时基本110的一侧通过光刻的方式形成所述凹槽121的图形,所述凹槽121用于容置LED芯片。所述凹槽121的深度为3-6um,例如3um、4um、5um、6um、或其他数值。其中,所述光刻为电感耦合等离子体(Inductive Coupled Plasma,ICP)干法刻蚀,所述ICP干法刻蚀的刻蚀气体为CF4/O2/Ar,所述凹槽121的刻蚀深度为3-6um,例如3um、4um、5um、6um、或其他数值。可以理解的是,所述凹槽121的刻蚀深度小于LED芯片的厚度。
综上所述,本申请的制备方法制备的所述转移基板100采用挖孔式转移基板设计,该转移基板100中的氧化硅球体与LED芯片的接触面积小,对所述LED芯片300无粘附力,从而使得弹性印模便于对所述LED芯片300进行抓取转移。同时,所述LED芯片300在所述转移基板100的所述凹槽121中不会出现偏移等情况,也使得弹性印模便于对所述LED芯片300进行抓取转移,从而增加了所述LED芯片300的巨量转移良率。
请参阅图6,其为本申请实施例公开的一种LED芯片的巨量转移方法的流程示意图。在本申请实施例中,所述巨量转移方法用于对LED芯片进行巨量转移,以达到增加LED芯片巨量转移的良率的效果。请一并参阅图7至图15所示,在本申请实施方式中,所述LED芯片的巨量转移方法至少可以包括以下步骤。
S100、提供外延片200,通过所述外延片200得到多个LED芯片300。
请参阅图7,在本实施方式中,所述步骤S100至少包括以下步骤。
S110、提供包括多个外延结构260的外延片200,在所述外延片200上形成多个开口262,每个所述开口262对应一个所述外延结构260设置,且将所述外延结构形成第一区域和第二区域。
具体地,在本申请实施方式中,如图8所示,所述外延片200包括依次层叠设置的衬底层210、第一半导体层220、多量子阱发光层230以及第二半导体层240。其中,所述第一半导体层220设置于所述衬底层210上,用于提供电子,所述第二半导体层240设置于所述多量子阱发光层230上,用于提供空穴,从而与所述第一半导体层220提供的电子发生复合反应产生光子。所述多量子阱发光层230设置于所述第一半导体层220与所述第二半导体层240之间,用于提供场所让所述第一半导体层220提供的电子与第二半导体层240提供的空穴发生复合反应产生光子。
在本申请实施方式中,所述第一半导体层220为N型半导体材料,例如,N型氮化镓(GaN)。所述第二半导体层240为P型半导体材料,例如,P型氮化镓(GaN)。
在示例性实施方式中,所述外延片200包括多个外延结构260,多个外延结构260呈阵列排布设置,每个外延结构260也包括依次层叠设置的衬底层210、第一半导体层220、多量子阱发光层230以及第二半导体层240。所述外延片200开设形成多个开口262,每个开口262对应一个所述外延结构260设置。在本申请实施例中,所述开口262贯通所述第二半导体层240和所述多量子阱发光层230直至所述第一半导体层220,即所述开口262与所述第一半导体层220相通,并形成以所述第一半导体层220为底部的凹槽,从而将所述外延结构260形成第一区域264和第二区域265,其中,第一区域264的面积大于所述第二区域265的面积。
在示例性实施方式中,所述外延片200上的多个开口262可通过光刻形成,所述外延片200上的多个开口262形成了第一图形。在本申请实施例中,所述第一图形可为MESA(台阶刻蚀)图形。所述光刻为干法刻蚀,所述干法刻蚀的刻蚀气体为BCl3/Cl2。
S120、在所述外延片200上形成多个开槽266,每个所述开槽266设置于相邻的两个所述外延结构260之间。
具体地,在本申请实施方式中,如图9所示,在所述外延片200上开设形成多个开槽266,每个所述开槽266设置于相邻的两个所述外延结构260之间。所述开槽266依次贯通所述第二半导体层240、所述多量子阱发光层230和所述第一半导体层220。也可以理解为,所述开槽266开设于一个外延结构260的第二区域265与相邻的另一个外延结构260的第一区域264之间。
在示例性实施方式中,所述外延片200上的多个开槽266可通过光刻形成,所述外延片200上的多个开槽266形成了第二图形。例如,通过使用干法刻蚀机台刻蚀贯穿所述第二半导体层240、所述多量子阱发光层230和所述第一半导体层220至所述衬底层210,即所述开槽266与所述衬底层210相通。在本申请实施例中,所述第二图形可为ISO(氮化镓深刻蚀)图形。所述光刻为干法刻蚀,所述干法刻蚀的刻蚀气体为BCl3/Cl2。
在本申请实施方式中,所述刻蚀深度为4-8um,例如4um、5um、6um、7um、或其他数值。
S130、在所述外延片200中位于所述第一区域264的第二半导体层240上形成金属层310。
具体地,在示例性实施方式中,如图10所示,所述开口262贯通所述第二半导体层240和所述多量子阱发光层230直至所述第一半导体层220,从而将所述外延结构260形成第一区域264和第二区域265,在所述外延片200中位于所述第一区域264的第二半导体层240上形成氧化铟锡(Indium tin oxide,ITO)层310。此时,所述金属层310与所述第二半导体层240电连接。
在示例性实施方式中,所述金属层310的厚度可为200-2000A,例如200A、300A、400A、500A、800A、1500A、1800A、或其他数值。所述金属层310可由氧化铟锡(Indium tinoxide,ITO)制成。
S140、形成覆盖所述外延片200和所述金属层310的绝缘保护层320。
具体地,在本申请实施方式中,如图11所示,所述绝缘保护层320可为氧化硅与氮化硅的叠层,例如,所述绝缘保护层320还可为分布式布拉格反射镜(Distributed BraggReflection,DBR)。示例性地,在所述外延片200和所述金属层310上通过蒸镀氧化硅与氮化硅的叠层(DBR)形成所述绝缘保护层320。
在示例性实施方式中,所述绝缘保护层320的厚度可为1-4um,例如1um、1.5um、2um、3.5um、4um、或其他数值。
S150、部分去除所述金属层310和所述第一半导体层220处的所述绝缘保护层320以部分露出所述金属层310和所述第一半导体层220。
具体地,在本申请实施方式中,如图12所示,将所述绝缘保护层320部分去除指的是将所述金属层310和所述第一半导体层220处的绝缘保护层320部分去除,以部分露出所述金属层310和所述第一半导体层220。
在示例性实施方式中,所述绝缘保护层320可使用干法刻蚀机台通过但不限于干法蚀刻的方式部分去除。其中,所述干法刻蚀的刻蚀气体可为CF4/O2/Ar,所述刻蚀深度需要贯穿绝缘保护层320。
S160、在露出所述金属层310和所述第一半导体层220的位置分别形成第一电极340和第二电极350,所述第一电极340与所述金属层310电连接,所述第二电极350与所述第一半导体层220电连接,以得到多个LED芯片300。
具体地,在本申请实施方式中,如图13所示,在部分去除所述金属层310和所述第一半导体层220处的所述绝缘保护层320后,所述金属层310和所述第一半导体层220部分露出所述绝缘保护层320,则在露出所述金属层310和所述第一半导体层220的位置分别形成第一电极340和第二电极350。其中,所述第一电极与所述金属层电连接,所述第二电极与所述第一半导体层电连接,且外露于所述绝缘保护层320。例如,本步骤中的第一电极和第二电极作为Bonding用的金属层,得到了完整的微型LED芯片300。
在示例性实施方式中,在所述绝缘保护层320上可采用负胶光刻电极图形,使用蒸镀机台蒸镀电极图形,并通过蓝膜剥离去胶后得到所述第一电极和第二电极,以制备得到多个LED芯片300。其中,所述第一电极340和所述第二电极350的厚度可为1-4um,例如1um、2um、3um、4um、或其他数值。
S200、制备转移基板100。
请参阅图2至图5所示,在本实施方式中,所述步骤S200至少包括以下步骤。
S10、提供一临时基板110。
具体的,请参阅图3,在本实施例中,所述临时基板110为后续生长所述转移基板100的其他层结构做准备。
S20、在所述临时基板110上制备键合层120。
具体的,请参阅图4,在本申请实施例中,在所述临时基板110的一侧表面上沉积氧化硅球体,对多个氧化硅球体通过胶材均匀键合形成所述键合层120。
在示例性实施方式中,所述氧化硅球体的球径可为10-100um,例如10um、20um、30um、40um、50um、60um、80um、或其他数值。
S30、在所述键合层120背对所述临时基板110的一侧开设多个凹槽121。
具体的,请参阅图5,在本申请实施方式中,在所述键合层120背对所述临时基本110的一侧通过光刻的方式形成所述凹槽121的图形,所述凹槽121用于容置LED芯片。所述凹槽121的深度为3-6um,例如3um、4um、5um、6um、或其他数值。其中,所述光刻为电感耦合等离子体(Inductive Coupled Plasma,ICP)干法刻蚀,所述ICP干法刻蚀的刻蚀气体为CF4/O2/Ar,所述凹槽121的刻蚀深度为3-6um,例如3um、4um、5um、6um、或其他数值。可以理解的是,所述凹槽121的刻蚀深度小于LED芯片的厚度。
S300、将多个所述LED芯片300容置于所述转移基板100的凹槽121内,去除所述衬底层210。
具体地,在本申请实施方式中,如图14所示,对所述衬底层210进行研磨抛光,将所述LED芯片300的第一电极340和第二电极350键合胶材,将附着胶材的所述LED芯片300容置于所述转移基板100对应的凹槽121内,则所述LED芯片300的第一电极340和第二电极350分别与所述凹槽121的底部键合,并通过激光剥离的方式将所述衬底层210移除。其中,所述凹槽121的尺寸均大于所述第一电极340和第二电极350的尺寸。
S400、将所述外延片200得到的所述LED芯片300转移至背板400上,多个所述LED芯片300的第一电极340和所述第二电极350与所述背板400电连接。
具体地,在本申请实施方式中,如图15所示,将所述LED芯片300与所述转移基板100中的胶材进行刻蚀,通过弹性印模将所述LED芯片300转移至所述背板400上,多个所述LED芯片300的第一电极340和所述第二电极350与所述背板400电连接。
在示例性实施方式中,所述刻蚀方法为干法刻蚀,所述干法刻蚀的刻蚀气体为CF4/O2/Ar。
综上所述,在本申请的LED芯片的巨量转移方法中,通过挖孔式的转移基板100对所述LED芯片300进行转移,并对所述转移基板100中的胶材进行刻蚀,所述转移基板100中的氧化硅球体对所述LED芯片300无粘附力,从而使得弹性印模便于对所述LED芯片300进行抓取转移。而且,所述LED芯片300在所述转移基板100的所述凹槽121中不会出现偏移等情况,也使得弹性印模便于对所述LED芯片300进行抓取转移,从而增加了所述LED芯片300的巨量转移良率。
应当理解的是,本申请的应用不限于上述的举例,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,所有这些改进和变换都应属于本申请所附权利要求的保护范围。
Claims (10)
1.一种转移基板,其特征在于,所述转移基板包括:临时基板以及键合层,其中,所述键合层设置于所述临时基板上,所述键合层背对所述临时基板的一侧开设多个凹槽,所述凹槽用于容置LED芯片。
2.如权利要求1所述的转移基板,其特征在于,所述键合层是由多个氧化硅球体通过胶材键合形成的氧化硅层,其中,所述氧化硅球体的球径为10-100um。
3.如权利要求1所述的转移基板,其特征在于,所述凹槽的刻蚀深度小于所述LED芯片的厚度。
4.一种转移基板的制备方法,用于制备如权利要求1-3任一项所述的转移基板,其特征在于,所述制备方法包括:
提供一临时基板;
在所述临时基板上制备键合层;
在所述键合层背对所述临时基板的一侧开设多个凹槽。
5.一种LED芯片的巨量转移方法,其特征在于,所述巨量转移方法包括:
提供外延片,通过所述外延片得到多个LED芯片;
制备如权利要求1-3任一项所述的转移基板;
将多个所述LED芯片容置于所述转移基板的凹槽内,去除所述外延片的衬底层;
将所述外延片得到的多个所述LED芯片转移至背板上,多个所述LED芯片的第一电极和第二电极与所述背板电连接。
6.如权利要求5所述的LED芯片的巨量转移方法,其特征在于,所述提供外延片,通过所述外延片得到多个LED芯片,包括:
提供包括多个外延结构的外延片,在所述外延片上形成多个开口,每个所述开口对应一个所述外延结构设置,且将所述外延结构形成第一区域和第二区域;
在所述外延片上形成多个开槽,每个所述开槽设置于相邻的两个所述外延结构之间;
在所述外延片中位于所述第一区域的第二半导体层上形成金属层;
形成覆盖所述外延片和所述金属层的绝缘保护层;
部分去除所述金属层和第一半导体层处的所述绝缘保护层以部分露出所述金属层和所述第一半导体层;
在露出所述金属层和所述第一半导体层的位置分别形成所述第一电极和所述第二电极,所述第一电极与所述金属层电连接,所述第二电极与所述第一半导体层电连接,以得到多个所述LED芯片。
7.如权利要求6所述的LED芯片的巨量转移方法,其特征在于,多个所述外延结构呈阵列排布设置,每个所述外延结构包括依次层叠设置的所述衬底层、第一半导体层、多量子阱发光层以及第二半导体层,其中,所述第一半导体层设置于所述衬底层上,用于提供电子;所述第二半导体层设置于所述多量子阱发光层上,用于提供空穴;所述多量子阱发光层设置于所述第一半导体层与所述第二半导体层之间,用于提供场所让所述第一半导体层提供的电子与第二半导体层提供的空穴发生复合反应产生光子。
8.如权利要求7所述的LED芯片的巨量转移方法,其特征在于,每个所述开口贯通所述第二半导体层和所述多量子阱发光层,并与所述第一半导体层相通,其中,所述第一区域的面积大于所述第二区域的面积。
9.如权利要求8所述的LED芯片的巨量转移方法,其特征在于,每个所述开槽依次贯通所述第二半导体层、所述多量子阱发光层和所述第一半导体层,且所述开槽开设于一个所述外延结构的第二区域与相邻的另一所述外延结构的第一区域之间。
10.如权利要求6-9任一项所述的LED芯片的巨量转移方法,其特征在于,所述金属层的厚度为200-2000A,所述绝缘保护层的厚度为1-4um,所述第一电极和所述第二电极的厚度为1-4um。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111260882.1A CN116053361A (zh) | 2021-10-28 | 2021-10-28 | 转移基板、制备方法和led芯片的巨量转移方法 |
PCT/CN2022/124419 WO2023071765A1 (zh) | 2021-10-28 | 2022-10-10 | 转移基板、制备方法和led芯片的巨量转移方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111260882.1A CN116053361A (zh) | 2021-10-28 | 2021-10-28 | 转移基板、制备方法和led芯片的巨量转移方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116053361A true CN116053361A (zh) | 2023-05-02 |
Family
ID=86116874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111260882.1A Pending CN116053361A (zh) | 2021-10-28 | 2021-10-28 | 转移基板、制备方法和led芯片的巨量转移方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN116053361A (zh) |
WO (1) | WO2023071765A1 (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108231968B (zh) * | 2017-12-11 | 2020-02-11 | 厦门市三安光电科技有限公司 | 微发光二极管及其转移方法 |
CN112786642B (zh) * | 2018-03-20 | 2023-08-11 | 厦门市三安光电科技有限公司 | 微发光元件、微发光二极管及其转印方法 |
JP2021019082A (ja) * | 2019-07-19 | 2021-02-15 | 株式会社ジャパンディスプレイ | 転写用基板 |
CN110581203A (zh) * | 2019-08-09 | 2019-12-17 | 康佳集团股份有限公司 | 一种Micro-LED微元件的巨量转移方法及装置 |
CN111430404B (zh) * | 2020-04-26 | 2024-05-14 | 厦门未来显示技术研究院有限公司 | 可用于微转移的微元件及其制作和转移方法、显示装置 |
-
2021
- 2021-10-28 CN CN202111260882.1A patent/CN116053361A/zh active Pending
-
2022
- 2022-10-10 WO PCT/CN2022/124419 patent/WO2023071765A1/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2023071765A1 (zh) | 2023-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109791939B (zh) | 微发光二极管显示面板、微发光二极管显示装置和制造微发光二极管显示面板的方法 | |
CN107078094A (zh) | 用于制备用于微组装的GaN及相关材料的系统及方法 | |
CN101009344A (zh) | 蓝宝石衬底粗糙化的发光二极管及其制造方法 | |
CN110911537B (zh) | 共阴极led芯片及其制作方法 | |
US11764199B2 (en) | Self-aligned vertical solid state devices fabrication and integration methods | |
CN113299803B (zh) | 一种Micro LED芯片单体器件的制备方法、显示模块及显示装置 | |
CN109904285B (zh) | 一种发光二极管芯片及其制造方法 | |
WO2017219817A1 (zh) | 倒装发光二极管及其制作方法 | |
US20240063209A1 (en) | Self-aligned vertical solid state devices fabrication and integration methods | |
CN114899204A (zh) | 微型led器件制备方法、微型led器件以及显示装置 | |
CN114171545A (zh) | 芯片转移方法、显示面板及显示装置 | |
CN110676355B (zh) | 发光元件的制作方法 | |
CN113451352B (zh) | 芯片弱化结构及其制作方法、巨量转移方法、显示面板 | |
CN111129062A (zh) | Led显示模组、led显示屏及制作方法 | |
CN116053361A (zh) | 转移基板、制备方法和led芯片的巨量转移方法 | |
CN114023849B (zh) | 芯片转移方法以及显示装置 | |
CN117219706A (zh) | 制造微型元件的方法 | |
CN116169152A (zh) | 发光芯片的转移方法、显示面板和显示装置 | |
CN214898480U (zh) | 一种Micro LED芯片单体器件、显示模块及显示装置 | |
CN114284309A (zh) | 发光芯片的转移方法、显示面板和显示装置 | |
US20050012107A1 (en) | [led device ] | |
CN114122202B (zh) | 芯片及其制备方法 | |
US20230395749A1 (en) | Micro light-emitting element, micro light-emitting array, transfer method, and display | |
WO2023220993A1 (zh) | 发光芯片及其制备方法、发光基板、显示装置 | |
CN113471339B (zh) | 一种Micro-LED芯片的巨量转移方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |