CN116053281A - 电子装置 - Google Patents

电子装置 Download PDF

Info

Publication number
CN116053281A
CN116053281A CN202210779816.3A CN202210779816A CN116053281A CN 116053281 A CN116053281 A CN 116053281A CN 202210779816 A CN202210779816 A CN 202210779816A CN 116053281 A CN116053281 A CN 116053281A
Authority
CN
China
Prior art keywords
conductive layer
electronic device
wire
distance
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210779816.3A
Other languages
English (en)
Inventor
林宜宏
蔡秀怡
曾嘉平
何家齐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority to TW111129337A priority Critical patent/TWI836539B/zh
Priority to EP22198635.9A priority patent/EP4170719A1/en
Priority to US17/956,846 priority patent/US20230131442A1/en
Publication of CN116053281A publication Critical patent/CN116053281A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本揭露提供一种电子装置，包括基板、驱动元件、导电层以及电子元件。驱动元件设置在基板上。导电层设置在基板上，其中驱动元件与导电层的边缘之间具有第一距离(B)。电子元件设置在导电层上且电性连接驱动元件，其中电子元件与导电层的边缘之间具有第二距离(A)，且第一距离(B)大于第二距离(A)。

Description

电子装置
技术领域
本揭露涉及一种电子装置。
背景技术
为了使电子装置中的电子元件可达到快速地散热或减少电磁干扰等各种功能，一般会在电子装置中形成具有大面积的导电层；然而，此导电层的设置将会增加电子元件的电容负载和/或信号线的阻抗值，或者会使电子装置中的各构件产生地形差异，使得信号线因此产生断线或剥离的可能。因此，对于如何使此电子装置降低上述问题的发生机会而提高可靠度为近年来大力发展的技术之一。
发明内容
本揭露提供一种电子装置，以解决现有电子装置所遭遇的问题，进而提高电子装置的可靠度。
根据本揭露的实施例，电子装置包括基板、驱动元件、导电层以及电子元件。驱动元件设置在基板上。导电层设置在基板上，其中驱动元件与导电层的边缘之间具有第一距离(B)。电子元件设置在导电层上且电性连接驱动元件，其中电子元件与导电层的边缘之间具有第二距离(A)，且第一距离(B)大于第二距离(A)。
为让本揭露的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
包含附图以便进一步理解本揭露，且附图并入本说明书中并构成本说明书的一部分。附图说明本揭露的实施例，并与描述一起用于解释本揭露的原理。
图1为本揭露一实施例的电子装置的俯视示意图；
图2A为依据图1的区域R1的一实施例的放大示意图；
图2B为依据图1的区域R1的另一实施例的放大示意图；
图2C为依据图1的区域R1的又一实施例的放大示意图；
图3A为依据图1的一实施例的放大示意图；
图3B为依据图3A的剖线A1-A1’的一实施例的局部剖面示意图；
图3C为依据图3A的剖线B1-B1’的一实施例的局部剖面示意图；
图3D为依据图3A的剖线C1-C1’的一实施例的局部剖面示意图；
图4A为依据图1的另一实施例的放大示意图；
图4B为依据图4A的剖线C2-C2’的一实施例的局部剖面示意图；
图5A为本揭露一实施例的电子装置的导电层之间的设置关系的局部俯视示意图；
图5B为依据图5A的剖线D1-D1’的一实施例的局部剖面示意图；
图5C为依据图5A的剖线D2-D2’的一实施例的局部剖面示意图；
图6为本揭露另一实施例的电子装置的导电层之间的设置关系的局部俯视示意图；
图7A为本揭露又一实施例的电子装置的导电层之间的设置关系的局部俯视示意图；
图7B为依据图7A的剖线E1-E1’的一实施例的局部剖面示意图；
图7C为依据图7A的剖线E2-E2’的一实施例的局部剖面示意图。
具体实施方式
通过参考以下的详细描述并同时结合附图可以理解本揭露，须注意的是，为了使读者能容易了解及附图的简洁，本揭露中的多张附图只绘出电子装置的一部分，且附图中的特定元件并非依照实际比例绘图。此外，图中各元件的数量及尺寸仅作为示意，并非用来限制本揭露的范围。
本揭露通篇说明书与后附的权利要求中会使用某些词汇来指称特定元件。本领域技术人员应理解，电子装置制造商可能会以不同的名称来指称相同的元件。本文并不意在区分那些功能相同但名称不同的元件。在下文说明书与权利要求中，“包括”、“含有”、“具有”等词为开放式词语，因此其应被解释为“含有但不限定为…”之意。因此，当本揭露的描述中使用术语“包括”、“含有”和/或“具有”时，其指定了相应的特征、区域、步骤、操作和/或构件的存在，但不排除一个或多个相应的特征、区域、步骤、操作和/或构件的存在。
本文中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本揭露。在附图中，各附图示出的是特定实施例中所使用的方法、结构和/或材料的通常性特征。然而，这些附图不应被解释为界定或限制由这些实施例所涵盖的范围或性质。举例来说，为了清楚起见，各膜层、区域和/或结构的相对尺寸、厚度及位置可能缩小或放大。
当相应的构件(例如膜层或区域)被称为“在另一个构件上”时，它可以直接在另一个构件上，或者两者之间可存在有其他构件。另一方面，当构件被称为“直接在另一个构件上”时，则两者之间不存在任何构件。另外，当一构件被称为“在另一个构件上”时，两者在俯视方向上有上下关系，而此构件可在另一个构件的上方或下方，而此上下关系取决于装置的取向(orientation)。
术语“大约”、“实质上”或“大致上”一般解释为在所给定的值或范围的20％以内，或解释为在所给定的值或范围的10％、5％、3％、2％、1％或0.5％以内。
说明书与权利要求中所使用的序数例如“第一”、“第二”等的用词用以修饰元件，其本身并不意含及代表该(或该些)元件有任何之前的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的元件得以和另一具有相同命名的元件能作出清楚区分。权利要求与说明书中可不使用相同用词，据此，说明书中的第一构件在权利要求中可能为第二构件。
须知悉的是，以下所举实施例可以在不脱离本揭露的精神下，可将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。各实施例间特征只要不违背发明精神或相冲突，均可任意混合搭配使用。
本揭露中所叙述的电性连接，皆可以指直接连接或间接连接，于直接连接的情况下，两电路上元件的端点直接连接或以一导体线段互相连接。
在本揭露中，厚度、长度与宽度的测量方式可以是采用光学显微镜测量而得，厚度则可以由电子显微镜中的剖面图像测量而得，但不以此为限。另外，任两个用来比较的数值或方向，可存在着一定的误差。若第一方向垂直于第二方向，则第一方向与第二方向之间的角度可介于80度至100度之间；若第一方向平行于第二方向，则第一方向与第二方向之间的角度可介于0度至10度之间。
本揭露的电子装置可包括显示设备、天线装置、感测装置、拼接装置、触控装置或上述的组合，举例而言，本揭露的电子装置可包括有主动元件、被动元件或其组合，其可包括二极管、晶体管、电容、电感、电阻或其组合，但本揭露不以此为限。电子装置包括可卷曲、可弯折或可挠式电子装置，但不以此为限。电子装置可例如包括液晶(liquid crystal)、发光二极管(light emitting diode，LED)、可变电容(Varactor)、量子点(quantum dot，QD)、萤光(fluorescence)、磷光(phosphor)、其他适合的材料或上述的组合。发光二极管可例如包括有机发光二极管(organic light emitting diode，OLED)、微型发光二极管(micro-LED、mini-LED)或量子点发光二极管(QLED、QDLED)，但不以此为限。显示设备可为自发光型显示设备。天线装置可为液晶型态的天线装置或非液晶型态的天线装置，感测装置可为感测电容、光线、热能或超声波的感测装置，但不以此为限。感测装置可包括指纹感测装置、可见光感测装置、红外光感测装置、X光感测装置，但不以此为限。拼接装置可例如是显示器拼接装置或天线拼接装置，但不以此为限。需注意的是，电子装置可为前述的任意排列组合，但不以此为限。此外，电子装置的外型可为矩形、圆形、多边形、具有弯曲边缘的形状或其他适合的形状。电子装置可以具有处理系统、驱动系统、控制系统、光源系统、层架系统等周边系统以支持显示设备或拼接装置。需注意的是，电子装置可为前述的任意排列组合，但不以此为限。下文将以显示装置或拼接装置作为电子装置以说明本揭露内容，但本揭露不以此为限。
以下举例本揭露的示范性实施例，相同元件符号在附图和描述中用来表示相同或相似部分。
图1为本揭露一实施例的电子装置的俯视示意图，图2A为依据图1的区域R1的一实施例的放大示意图，图2B为依据图1的区域R1的另一实施例的放大示意图，图2C为依据图1的区域R1的又一实施例的放大示意图，且图3A为依据图1的一实施例的放大示意图。值得说明的是，为了附图清楚及方便说明，图1与图3A省略示出若干元件。
请同时参照图1、图2A、图2B与图2C，本实施例的电子装置10包括有主动区AA以及周边区PA。在一些实施例中，周边区PA位于主动区AA的至少一侧。在本实施例中，周边区PA环绕主动区AA，但本揭露不以此为限。本申请的电子装置10可例如为显示设备、天线装置、感测装置或拼接装置等电子装置。在本实施例中，电子装置10包括基板100、驱动元件200、导电层M1以及电子元件300。
基板100的材料可例如是玻璃、塑料或其组合。举例而言，基板100的材料可包括石英、蓝宝石(sapphire)、聚甲基丙烯酸甲酯(polymethyl methacrylate，PMMA)、聚碳酸酯(polycarbonate,PC)、聚酰亚胺(polyimide,PI)、聚对苯二甲酸乙二酯(polyethyleneterephthalate，PET)或其他适合的材料或上述材料的组合，本揭露不以此为限。
驱动元件200例如设置在基板100上，且例如设置在电子装置10的周边区PA中。在一些实施例中，驱动元件200以芯片设置在玻璃基板上(chip on glass；COG)的方式设置在基板100的表面上，但本揭露不以此为限。即，在另一些实施例中，驱动元件200可以芯片设置在可挠性基板上(chip on plastic；COP)的方式设置在基板100的表面上。或者，在又一些实施例中，驱动元件200包括驱动电路且直接设置在基板100的表面上(gate on panel；GOP)。值得说明的是，图1虽仅示出一个驱动元件200，但本揭露不以此为限。在另一些实施例中，电子装置10可包括两个以上的驱动元件200设置在基板100的表面上。驱动元件200可例如包括驱动芯片、电路板或其组合。在一些实施例中，驱动芯片可包括有时序控制单元、数据驱动单元及电源驱动单元等驱动单元，且电路板可包括可挠性印刷电路板(flexibleprinted circuit board，FPC)，但本揭露不以此为限。
导电层M1例如设置在基板100上，且例如设置在电子装置10的主动区AA中。在一些实施例中，导电层M1除了设置在主动区AA中之外，还延伸至周边区PA中，以作为电子装置10的散热层、静电防护层、电磁干扰屏蔽层等用途，但本揭露不以该些用途为限。导电层M1的材料可例如包括银、铜、金、铝、锡、镍或其组合等阻抗低的材料。然而，导电层M1的材料亦可例如为其他适合的材料或上述材料的组合，本揭露不以此为限。在本实施例中，导电层M1具有邻近驱动元件200的边缘M1E。导电层M1的边缘M1E例如实质沿着第一方向d1延伸，但本揭露不以此为限。另外，导电层M1例如具有四边形状，但本揭露不以此为限。即，在另一些实施例中，导电层M1可不为矩形。在本揭露里，“A邻近B”表示A与B之间没有A或B，但可设置其他元件。
电子元件300例如设置在导电层M1上。在一些实施例中，电子元件300间隔设置在导电层M1上。举例而言，如图1所示出，多个电子元件300以数组排列的方式设置在导电层M1上，但本揭露不以此为限。在另一些实施例中，多个电子元件300例如可以交错排列(例如pentile方式)或其他方式设置在导电层M1上。电子元件300可例如包括可变电容器、发光二极管或太阳能电池等电子元件，本揭露不以此为限。
在本实施例中，邻近导电层M1的边缘M1E的电子元件300通过第一导线CL1电性连接驱动元件200，以通过驱动元件200驱动。邻近导电层M1的边缘M1E的驱动元件200与导电层M1的边缘M1E之间具有第一距离B，且电子元件300与导电层M1的边缘M1E之间具有第二距离A。详细地说，驱动元件200与导电层M1的边缘M1E之间具有在第一导线CL1的延伸方向(例如第二方向d2)上的第一距离B，且电子元件300与导电层M1的边缘M1E之间具有在第一导线CL1的延伸方向(例如第二方向d2)上的第二距离A，其中第二方向d2与第一方向d1不同，例如正交。在一些实施例中，第一距离B大于第二距离A。或者，第一距离B以及第二距离A满足以下关系式：B>A。当第一距离B以及第二距离A满足以上关系时，导电层M1与第一导线CL1重叠的面积可缩减，使得电子装置10的电容负载(capacitive load)可降低，借此可提升电子装置10的信号传递质量。在另一些实施例中，第一距离B以及第二距离A可满足以下关系式：B/(A+B)≥50％。值得说明的是，第一距离B以及第二距离A在满足以上关系式时，可在电子装置10上的任一位置达成上述功效。
请同时参照图1与图3A，在本实施例中，电子装置10还包括有电性元件400。在一些实施例中，电性元件400在第三方向d3(基板100的法线方向，与第二方向d2以及第一方向d1正交)上与电子元件300至少部分地重叠，但本揭露不以此为限。电性元件400可例如包括有彼此电性连接的薄膜晶体管TFT以及储存电容Cst，但本揭露不以此为限。在一些实施例中，薄膜晶体管TFT与电子元件300电性连接，以作为驱动电子元件300的开关元件。薄膜晶体管TFT可例如包括有多个电极与半导体层SE。举例而言，在本实施例中，电极包括栅极G、源极S、漏极D，但本揭露不以此为限。在一些实施例中，半导体层SE的材料包括低温多晶硅(lowtemperature polysilicon，LTPS)、低温多晶氧化物(low temperature polysiliconoxide，LTPO)或非晶硅(amorphous silicon，a-Si)，但本揭露不以此为限。举例而言，半导体层SE的材料可包含但不限于非晶硅、多晶硅、锗、化合物半导体(例如氮化镓、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟)、合金半导体(例如SiGe合金、GaAsP合金、AlInAs合金、AlGaAs合金、GaInAs合金、GaInP合金、GaInAsP合金)，或前述的组合。半导体层SE的材料亦可包含但不限于金属氧化物，例如铟镓锌氧化物(IGZO)、铟锌氧化物(IZO)、铟镓锌氧化物(IGZTO)、或包含多环芳香族化合物的有机半导体，或前述的组合。栅极G在基板100的第三方向d3上例如至少部分地与半导体层SE重叠。源极S与漏极D例如彼此分离，且覆盖至少部分的半导体层SE并与半导体层SE电性连接，其中漏极D可例如与储存电容Cst电性连接。或者，源极S与漏极D可各自通过在其与半导体层SE之间的绝缘层中的通孔而彼此电性连接。薄膜晶体管TFT例如为所属领域中技术人员所周知的任一种底部栅极型薄膜晶体管。然而，本实施例虽然是以底部栅极型薄膜晶体管为例，但本揭露不以此为限。
在本实施例中，电子装置10还包括有测试垫500。测试垫500例如设置在电子装置10的周边区PA中，且与驱动元件200设置在主动区AA的不同侧，但本揭露不以此为限。在一些实施例中，测试垫500可与导电层M1重叠，但本揭露不以此为限。在其他的实施例中，测试垫500可不与导电层M1重叠。在一些实施例中，测试垫500设置有多个，且多个测试垫500沿着第二方向d2排列，但本揭露不以此为限。在本实施例中，测试垫500与电子元件300通过测试连接线TL彼此电性连接。因此，测试垫500可用于在形成电子装置10的工艺中测试其中的多个电子元件300是否有损坏的情形，若测试到有电子元件300出现损坏的情形，则可在形成电子装置10的工艺途中对损坏的电子元件300进行修复或者将其替换成新的电子元件。前述测试的方式可例如是通过设置与测试垫500电性连接的测试装置(未示出)施加偏压至电子元件300，通过观察电子元件300的电特性判断电子元件300是否损坏；或者可通过热像仪来检测电子元件300的热特性判断电子元件300是否损坏，但须注意本揭露不以此为限。
在本实施例中，电子装置10还包括有第一导线CL1。第一导线CL1例如电性连接驱动元件200以及电子元件300，以用于将来自驱动元件200的信号传递自相应的电性元件400(例如薄膜晶体管TFT)而用以驱动电子元件300，但本揭露不以此为限。在其他的实施例中，驱动元件200亦可通过其他导线将信号直接传递至电子元件300。基于此，第一导线CL1例如自设置于周边区PA中的驱动元件200延伸至设置于主动区PA中的电性元件400，使得第一导线CL1会包括在导电层M1外未与导电层M1重叠的部分以及与导电层M1重叠的部分(以导电层M1的边缘M1E为界)。为减少第一导线CL1在延伸至导电层M1的边缘M1E跨越导电层M1时，因地形差异导致第一导线L1在导电层M1的边缘M1E产生断线或剥离的问题，本实施例使第一导线CL1在导电层M1的边缘M1E处时包括具有相对大的宽度部分。详细地说，如图2A所示出，第一导线CL1在导电层M1外(即，未与导电层M1重叠的第一导线CL1)例如具有在第一方向d1上的第一宽度w1，且第一导线CL1在导电层M1的边缘M1E上例如具有在第一方向d1上的第二宽度w2，其中第一宽度w1小于第二宽度w2。在一些实施例中，第一宽度w1与第二宽度w2满足以下关系式：w2≥w1*1.1。基于此，本实施例通过使第一宽度w1小于第二宽度w2，可减少上述问题发生的机会而提高电子装置10的可靠性。在本实施例中，电子装置10还包括有第一导线CL1’。第一导线CL1’自驱动元件200延伸至导电层M1，使驱动元件200与导电层M1电性连接，但本揭露不以此为限。
从另一个角度来看，第一导线CL1包括具有第一宽度w1的部分CL1_P1以及具有第二宽度w2的部分CL1_P2，其中第一导线CL1的部分CL1_P2自导电层M1外延伸至导电层M1上。在一些实施例中，第一导线CL1的部分CL1_P2的边缘呈弧形，其可减少静电累积至此边缘的机会，以起到静电防护的作用。第一导线CL1的部分CL1_P2例如部分地重叠导电层M1的边缘M1E，其中未与导电层M1重叠的部分CL1_P2具有在第二方向d2上延伸的长度h1，与导电层300重叠的部分CL1_P2具有在第二方向d2上延伸的长度h2，且长度h1与长度h2例如为1微米至50微米，但本揭露不以此为限。长度h1与长度h2可例如相同或者不同，举例而言，长度h1可大于长度h2，但本揭露不以此为限。在一些实施例中，第一导线CL1还包括有部分CL1_P3，其自部分CL1_P2延伸至电子元件300。第一导线CL1的部分CL1_P3具有的宽度可与部分CL1_P1具有的宽度实质相同；或与部分CL1_P2具有的宽度实质相同；或者大于部分CL1_P2具有的宽度，本揭露不以此为限。
在另一些实施例中，如图2B所示出，第一导线CL1的部分CL1_P2具有彼此沿第一方向d1排列的多个开口CL1_OP，使得第一导线CL1的部分CL1_P2具有多个分支部CL1_P2B。第一导线CL1的分支部CL1_P2B亦为自导电层M1外延伸至导电层M1上，通过此设计，当第一导线CL1的部分CL1_P2中的一些分支部CL1_P2B产生断线等问题时，电子装置10仍可通过第一导线CL1的未断线的分支部CL1_P2B传递信号，借此提高电子装置10的可靠性。
在又一些实施例中，如图2C所示出，导电层M1的边缘M1E包括非直线的部分M1Z，且第一导线CL1位于非直线部分M1Z上。在一些实施例中，第一导线CL1的非直线部分M1Z可包括锯齿状(如图2C中所示出)、波浪状、弧形状或其组合，本揭露不以此为限。通过此设计可增加第一导线CL1与导电层M1的边缘M1E重叠的长度，以降低第一导线CL1于导电层M1的边缘M1E处产生断线或剥离的情况，借此提高电子装置10的可靠性。
在本实施例中，如图3A至图3D所示出，电子装置10还包括有绝缘层IL1、绝缘层IL2、导电层M2、绝缘层IL3、导电层M3、绝缘层IL4、导电层M4以及绝缘层IL5，其中图3A至图3D示出的实施例对应至设置有薄膜晶体管TFT的区域。
绝缘层IL1例如设置于基板100上。在本实施例中，绝缘层IL1设置于基板100与导电层M1之间。绝缘层IL1的材料可例如为无机材料(例如：氧化硅、氮化硅、氮氧化硅或上述至少二种材料的堆栈层)、有机材料(例如：聚酰亚胺系树脂、环氧系树脂或压克力系树脂)或上述的组合，但本揭露不限于此。
绝缘层IL2例如设置于绝缘层IL1上。在本实施例中，绝缘层IL2覆盖导电层M1。绝缘层IL2的材料可例如为无机材料(例如：氧化硅、氮化硅、氮氧化硅或上述至少二种材料的堆栈层)，但本揭露不限于此。绝缘层IL2的材料可例如为无机材料(例如：氧化硅、氮化硅、氮氧化硅或上述至少二种材料的堆栈层)、有机材料(例如：聚酰亚胺系树脂、环氧系树脂或压克力系树脂)或上述的组合，但本揭露不限于此。
导电层M2例如设置于绝缘层IL2上。在本实施例中，导电层M2形成有前述的栅极G以及栅极线GL，其中栅极G可例如与对应的栅极线GL电性连接，以接收相应的栅极信号，但本揭露不限于此。导电层M2可例如与前述的导电层M1包括相同或不同的材料，本揭露不以此为限。
绝缘层IL3例如设置于绝缘层IL2上。在本实施例中，绝缘层IL3部分地覆盖导电层M2。即，绝缘层IL3具有暴露出部分的导电层M2的通孔TH1，但本揭露不以此为限。从另一个角度来看，绝缘层IL3设置在栅极G与半导体层SE之间，以作为栅绝缘层的用途。绝缘层IL3的材料可例如为无机材料(例如：氧化硅、氮化硅、氮氧化硅或上述至少二种材料的堆栈层)，但本揭露不限于此。绝缘层IL3的材料可例如为无机材料(例如：氧化硅、氮化硅、氮氧化硅或上述至少二种材料的堆栈层)、有机材料(例如：聚酰亚胺系树脂、环氧系树脂或压克力系树脂)或上述的组合，但本揭露不限于此。
导电层M3例如设置于绝缘层IL3上，且部分地覆盖亦设置于绝缘层IL3上的半导体层SE。在本实施例中，导电层M3形成有前述的源极S以及漏极D与数据线DL，其中源极S可与对应的数据线DL电性连接以接收相应的数据信号，但本揭露不限于此。导电层M3可例如与前述的导电层M1包括相同或不同的材料，本揭露不以此为限。
绝缘层IL4例如设置于绝缘层IL3上。在本实施例中，绝缘层IL4部分地覆盖导电层M3。即，绝缘层IL4具有暴露出部分的导电层M3的通孔TH22，但本揭露不以此为限。另外，绝缘层IL4还包括暴露出部分的导电层M2的通孔TH21。详细地说，在本实施例中，通孔TH21与通孔TH1重叠，使得绝缘层IL4与绝缘层IL3一同暴露出部分的导电层M2。在一些实施例中，绝缘层IL4暴露出导电层M2的栅极线GL以及导电层M3的数据线DL。绝缘层IL4的材料可例如为无机材料(例如：氧化硅、氮化硅、氮氧化硅或上述至少二种材料的堆栈层)，但本揭露不限于此。绝缘层IL4的材料可例如为无机材料(例如：氧化硅、氮化硅、氮氧化硅或上述至少二种材料的堆栈层)、有机材料(例如：聚酰亚胺系树脂、环氧系树脂或压克力系树脂)或上述的组合，但本揭露不限于此。
导电层M4例如设置于绝缘层IL4上。在本实施例中，导电层M4形成有导线M4_CL1以及导线M4_CL2，其中导线M4_CL1与对应的栅极线GL电性连接，且导线M4_CL2与对应的数据线DL电性连接。详细地说，导线M4_CL1通过彼此连接的通孔TH21与通孔TH1与导电层M2中的栅极线GL电性连接，M4_CL2通过通孔TH22与导电层M3中的数据线DL电性连接，使得导线M4_CL1以及导线M4_CL2各自作为栅极线GL以及数据线DL的转接线的用途。基于此，由于导电层M4设置地较导电层M2(或导电层M3)远离导电层M1，因此，通过使用于传递信号的栅极线GL以及数据线DL与导电层M4电性连接，可增加其与导电层M1之间的距离，借此可降低栅极线GL以及数据线DL的阻抗值。详细地说，在基板100的法线方向(第三方向d3)上，导电层M4与导电层M1之间的距离d41例如大于导电层M3与导电层M1之间的距离d31，且导电层M4与导电层M1之间的距离d41亦例如大于导电层M2与导电层M1之间的距离d21。从另一个角度来看，在基板100的法线方向(第三方向d3)上，导线M4_CL2与导电层M1之间的距离d41例如大于源极S与导电层M1之间的距离d31，且导线M4_CL1与导电层M1之间的距离d41亦例如大于导电层M2(例如栅极G或栅极线GL)与导电层M1之间的距离d21。
图4A为依据图1的另一实施例的放大示意图，且图4B为依据图4A的剖线C2-C2’的一实施例的局部剖面示意图。须说明的是，图4A与图4B的实施例可各自沿用图3A与图3D的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略相同技术内容的说明。
请同时参照图4A与图4B，本实施例的与前述的主要差异在于：更包括导电层M5，导电层M5用以替代导电层M4形成的导线M4_CL1而与对应的栅极线GL电性连接。
详细地说，导电层M5亦例如设置于绝缘层IL4上，其中导电层M5例如是通过与形成导电层M4不同的工艺设置于绝缘层IL4上，但本揭露不限于此。在本实施例中，导线M5形成有导线M5_CL，导线M5_CL通过彼此连接的通孔TH21与通孔TH1与导电层M2中的栅极线GL电性连接。因此，由于导电层M5设置地较导电层M2远离导电层M1，通过使用于传递信号的栅极线GL与导电层M5电性连接，可增加其与导电层M1之间的距离，借此亦可降低栅极线GL的阻抗值。详细地说，在基板100的法线方向(第三方向d3)上，导电层M5与导电层M1之间的距离d51例如大于导电层M2与导电层M1之间的距离d21。从另一个角度来看，在基板100的法线方向(第三方向d3)上，导线M5_CL与导电层M1之间的距离d51例如大于导电层M2(例如栅极G或栅极线GL)与导电层M1之间的距离d21。
值得说明的是，虽然本实施例中的导电层M5与导电层M4位于相同的水平面上，但本揭露不限于此。在另一些实施例中，电子装置10还可包括有覆盖导电层M4的绝缘层(未示出)，且导电层M5设置于此绝缘层上，使得导电层M5与导电层M4属于不同层。从另一个角度来看，导线M5_CL与导线M4_CL1属于不同层。此绝缘层亦包括与通孔TH21以及通孔TH1连结的通孔(未示出)而暴露出部分的导电层M2，且导电层M5中的导线M5_CL通过此通孔与导电层M2中的栅极线GL电性连接。由于导电层M5与导电层M4在此情况下处于不同的高度，因此，可降低栅极线GL与数据线DL之间的信号耦合造成的不良影响，借此可提升电子装置10的信号传递质量。
图5A为本揭露一实施例的电子装置的导电层之间的设置关系的局部俯视示意图，图5B为依据图5A的剖线D1-D1’的一实施例的局部剖面示意图，且图5C为依据图5A的剖线D2-D2’的一实施例的局部剖面示意图。值得说明的是，为了附图清楚及方便说明，图5A至图5C省略示出若干元件。须说明的是，图5A至图5C的实施例可沿用图3A至图3D的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略相同技术内容的说明。
在一些实施例中，电子装置10的导电层M1形成有导线M1_CL，导电层M2形成有导线M2_CL，且绝缘层IL2具有通孔TH3，其中通孔TH3暴露出部分的导线M1_CL。导线M1_CL例如设置在基板100上，且导线M2_CL例如与导线M1_CL重叠，其中导线M2_CL例如与导线M1_CL在相同方向上延伸。举例而言，导线M2_CL与导线M1_CL可在第二方向d2上延伸，但本揭露不以此为限。在本实施例中，导线M2_CL通过绝缘层IL2的通孔TH3与导线M1_CL电性连接。通过使导线M2_CL与导线M1_CL堆栈并联的设计，可降低导线M2_CL的阻抗值，借此可提升电子装置10的信号传递质量。另外，在本实施例中，导线M2_CL在第三方向d3上的面积大于导线M1_CL在第三方向d3上的面积，但本揭露不以此为限。举例而言，导线M2_CL在第一方向d1的宽度wL2可例如大于导线M1_CL在第一方向d1的宽度wL1，使得导线M2_CL在第三方向d3上的面积大于导线M1_CL在第三方向d3上的面积，但本揭露不以此为限。
图6为本揭露另一实施例的电子装置的导电层之间的设置关系的局部俯视示意图。须说明的是，图6的实施例可沿用图5A的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略相同技术内容的说明。
请参照图6，本实施例与图5A示出的实施例的主要差异在于：绝缘层IL2具有沿着导线的延伸方向延伸的开口OP，其中开口OP暴露出部分的导线M1_CL，且导线开口OP例如与导线M2_CL以及导线M1_CL在相同方向上延伸。举例而言，开口OP可与导线M2_CL以及导线M1_CL在第二方向d2上延伸，但本揭露不以此为限。在一些实施例中，开口OP在第一方向d1的宽度wOP可小于导线M1_CL在第一方向d1的宽度wL1。在本实施例中，导线M2_CL亦可通过绝缘层IL2的开口OP与导线M1_CL电性连接。
图7A为本揭露又一实施例的电子装置的导电层之间的设置关系的局部俯视示意图。图7B为依据图7A的剖线E1-E1’的一实施例的局部剖面示意图。图7C为依据图7A的剖线E2-E2’的一实施例的局部剖面示意图。须说明的是，图7A至图7C的实施例可沿用图5A至图5C的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略相同技术内容的说明。
请同时参照图7A至图7C，本实施例与图5A至图5C示出的实施例的主要差异在于：导线M2_CL在第三方向d3上的面积小于导线M1_CL在第三方向d3上的面积。举例而言，导线M2_CL在第一方向d1的宽度wL2可例如小于导线M1_CL在第一方向d1的宽度wL1，使得导线M2_CL在第三方向d3上的面积小于导线M1_CL在第三方向d3上的面积，但本揭露不以此为限。在本实施例中，导线M2_CL亦可通过绝缘层IL2的通孔TH3与导线M1_CL电性连接。
根据上述，本揭露一些实施例提供的电子装置中的驱动元件与导电层的边缘之间具有第一距离，且电子元件与导电层的边缘之间具有第二距离，通过让第一距离小于第二距离可使导电层与第一导线重叠的面积缩减，使得电子装置的电容负载可降低。另外，本揭露一些实施例提供的电子装置中的第一导线在导电层外具有第一宽度，且第一导线在导电层的边缘上具有第二宽度，通过让第一宽度小于第二宽度可减少因地形差异导致第一导线在导电层的边缘产生断线或剥离的问题。此外，本揭露一些实施例提供的电子装置中设置有用于信号线的转接线，且此转接线与信号线之间由至少一层绝缘层隔开，因此可增加转接线与导电层之间的距离，借此可降低信号线的阻抗值。并且，本揭露一些实施例提供的电子装置通过使信号线与导电层中的导线堆栈并联，借此可降低此信号线的阻抗值。综上所述，本揭露实施例提供的电子装置中具有经提高的可靠性。
最后应说明的是：以上各实施例仅用以说明本揭露的技术方案，而非对其限制；尽管参照前述各实施例对本揭露进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本揭露各实施例技术方案的范围。各实施例间的特征只要不违背发明精神或相冲突，均可任意混合搭配使用。

Claims (10)

1.一种电子装置，其特征在于，包括：
基板；
驱动元件，设置在所述基板上；
导电层，设置在所述基板上，其中所述驱动元件与所述导电层的边缘之间具有第一距离(B)；以及
电子元件，设置在所述导电层上且电性连接所述驱动元件，其中所述电子元件与所述导电层的所述边缘之间具有第二距离(A)，
其中，所述第一距离(B)大于所述第二距离(A)。
2.根据权利要求1所述的电子装置，其特征在于，包括多个所述电子元件，所述多个电子元件间隔设置在所述导电层上。
3.根据权利要求1所述的电子装置，其特征在于，所述第一距离(B)以及所述第二距离(A)满足以下关系式：
B/(A+B)≥50％。
4.根据权利要求1所述的电子装置，其特征在于，还包括第一导线，所述第一导线电性连接所述驱动元件以及所述电子元件，所述第一导线在所述导电层外具有第一宽度，所述第一导线在所述导电层的所述边缘上具有第二宽度，且所述第一宽度小于所述第二宽度。
5.根据权利要求4所述的电子装置，其特征在于，所述第一导线具有分支部，所述分支部自所述导电层外延伸至所述导电层上。
6.根据权利要求4所述的电子装置，其特征在于，所述导电层的所述边缘包括非直线部分，且所述第一导线位于所述非直线部分上。
7.根据权利要求1所述的电子装置，其特征在于，还包括薄膜晶体管以及第二导线，所述薄膜晶体管设置在所述基板上且包括第一电极，所述第二导线通过第一通孔与所述第一电极电性连接，其中在所述基板的法线方向上，所述第二导线与所述导电层之间的距离大于所述第一电极与所述导电层之间的距离。
8.根据权利要求7所述的电子装置，其特征在于，还包括第三导线，其中所述薄膜晶体管包括第二电极，所述第三导线通过第二通孔与所述第二电极电性连接，且在所述基板的法线方向上，所述第三导线与所述导电层之间的距离大于所述第二电极与所述导电层之间的距离。
9.根据权利要求8所述的电子装置，其特征在于，其中所述第二导线与所述第三导线属于不同层。
10.根据权利要求1所述的电子装置，其特征在于，还包括：
第四导线，设置在所述基板上；以及
第五导线，与所述第四导线重叠，且通过通孔与所述第四导线电性连接，
其中所述第五导线与所述第四导线在相同方向上延伸。
CN202210779816.3A 2021-10-21 2022-07-04 电子装置 Pending CN116053281A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111129337A TWI836539B (zh) 2021-10-21 2022-08-04 電子裝置
EP22198635.9A EP4170719A1 (en) 2021-10-21 2022-09-29 Electronic device
US17/956,846 US20230131442A1 (en) 2021-10-21 2022-09-30 Electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163270560P 2021-10-21 2021-10-21
US63/270,560 2021-10-21

Publications (1)

Publication Number Publication Date
CN116053281A true CN116053281A (zh) 2023-05-02

Family

ID=86111999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210779816.3A Pending CN116053281A (zh) 2021-10-21 2022-07-04 电子装置

Country Status (1)

Country Link
CN (1) CN116053281A (zh)

Similar Documents

Publication Publication Date Title
CN110580110B (zh) 包括触摸构件的显示装置
US9501165B2 (en) Organic light emitting diode display device with touch screen and method of fabricating the same
CN109378332B (zh) 柔性显示面板及显示装置
KR20170095846A (ko) 플렉서블 인쇄 회로 필름을 갖는 oled 디스플레이 디바이스
US11705392B2 (en) Electronic device having integrated circuit chip connected to pads on substrate
CN112114694B (zh) 包括具有绝缘图案的触摸检测单元的显示装置
US20240162241A1 (en) Electronic device
US20240062713A1 (en) Electronic device
KR20110121918A (ko) 표시장치 및 표시장치에 구비된 구동칩실장용필름소자
CN112667107A (zh) 显示面板及显示装置
US20240072223A1 (en) Display panel and electronic device
CN110571321B (zh) 电子装置
US10101852B2 (en) Organic light emitting display device
CN116053281A (zh) 电子装置
JP2018054678A (ja) 表示装置及びその製造方法
CN112581861A (zh) 可挠式显示设备
EP4170719A1 (en) Electronic device
TWI836539B (zh) 電子裝置
KR102561547B1 (ko) 전계발광 표시장치
WO2023122880A1 (zh) 显示面板和显示装置
US11917875B2 (en) Display device
CN218939159U (zh) 显示装置
CN112786618B (zh) 半导体装置
CN220935486U (zh) 显示装置
US11910667B2 (en) Display apparatus and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination