CN116048168A - 一种低压差线性稳压器 - Google Patents

一种低压差线性稳压器 Download PDF

Info

Publication number
CN116048168A
CN116048168A CN202211537846.XA CN202211537846A CN116048168A CN 116048168 A CN116048168 A CN 116048168A CN 202211537846 A CN202211537846 A CN 202211537846A CN 116048168 A CN116048168 A CN 116048168A
Authority
CN
China
Prior art keywords
nmos tube
voltage
low
clock signal
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211537846.XA
Other languages
English (en)
Inventor
汤强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhixun Innovation Technology Wuxi Co ltd
Original Assignee
Zhixun Innovation Technology Wuxi Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhixun Innovation Technology Wuxi Co ltd filed Critical Zhixun Innovation Technology Wuxi Co ltd
Priority to CN202211537846.XA priority Critical patent/CN116048168A/zh
Publication of CN116048168A publication Critical patent/CN116048168A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种低压差线性稳压器，能够改善电源抑制比和环路稳定性，包括误差放大模块的输入端输入参考电压信号；误差放大模块的输出端连接第一低压NMOS管的栅极；第一低压NMOS管的源极输出校正电压，第一低压NMOS管用于调整低压差线性稳压器的输入电压；时钟生成模块的输入端与第一低压NMOS管的源极相连用于产生第一时钟信号CK；电平转换模块用于将第一时钟信号CK转换为第二时钟信号CK1；电荷泵模块用于输出升高电压；输出反馈模块用于调整低压差线性稳压器的输出电压；电荷泵模块的输出端与第二低压NMOS管的栅极相连；第二低压NMOS管的源极和反馈电阻的一端相连，另一端和误差放大模块的负相输入端相连。

Description

一种低压差线性稳压器
技术领域
本发明涉及电子芯片设计技术领域，尤其涉及一种低压差线性稳压器。
背景技术
低压差线性稳压器(Low-DropoutVoltageRegulator，LDO)，是一种输入电压大于输出电压的直流线性稳压器，它具有输入输出响应快、噪声低、成本低廉等优点，因此广泛应用于便携电子产品中，是电子系统电源管理中必不可少的模块之一。LDO基本结构包括误差放大模块、功率管、反馈网络、带隙基准四个部分。不带电感的全集成型LDO有利于减小芯片面积和成本，具有更高的可靠性。现有技术中，全集成LDO的输出级的功率管可以使用PMOS器件，也可以使用NMOS器件。但是，基于PMOS输出级的LDO存在电源抑制比不够好，相位补偿不能实现较为稳定的环路的问题；而针对基于常规NMOS输出级的LDO来说，因为NMOS管的阈值电压为正值，输出电压范围受到限制，所使用的NMOS器件的阈值电压不能过高，NMOS器件尺寸因为低过载而变大；另外针对基于耗尽型NMOS输出级的LDO来说，其输出范围也受到限制，耗尽型NMOS器件的阈值电压不能过低，另外耗尽型NMOS的L值通常比一般NMOS要大，NMOS尺寸变大就会增加芯片的面积与成本。
因此，亟需提供一种新型的低压差线性稳压器，以改善上述问题。
发明内容
本发明提出一种低压差线性稳压器，通过使用阈值电压较低的低压NMOS管降低对输出电压范围的限制，与原有PMOS输出级的LDO相比，能够改善电源抑制比和环路稳定性。
第一方面，本发明提出一种低压差线性稳压器，包括：误差放大模块、时钟生成模块、电平转换模块、电荷泵模块、第一低压NMOS管和输出反馈模块；其中：所述误差放大模块包括正相输入端、负相输入端和输出端，所述正相输入端输入参考电压信号Vref；所述输出端连接所述第一低压NMOS管的栅极；所述第一低压NMOS管的源极输出校正电压VVCO，所述第一低压NMOS管用于调整所述低压差线性稳压器的输入电压；所述时钟生成模块的输入端与所述第一低压NMOS管的源极相连，用于产生第一时钟信号CK；所述电平转换模块，用于将所述第一时钟信号CK转换为第二时钟信号CK1，第一时钟信号CK和第二时钟信号CK1接入所述电荷泵模块；所述电荷泵模块，用于输出升高电压Vgate1；所述输出反馈模块包括第二低压NMOS管和反馈电阻，用于调整所述低压差线性稳压器的输出电压；其中，所述电荷泵模块的输出端与第二低压NMOS管的栅极相连；所述第二低压NMOS管的源极和所述反馈电阻的一端相连，连接点是低压差线性稳压器的输出端；与所述第二低压NMOS管相连的所述反馈电阻的活动端和所述误差放大模块的负相输入端相连。
本发明提供的低压差线性稳压器的有益效果在于：一方面，在低压差线性稳压器的结构应用电荷泵模块，通过输入不同幅值的时钟信号，电荷泵模块可以输出不同大小的电压，可以满足不同应用场景的需求；另一方面，使用阈值电压较低的低压NMOS管能够降低对输出电压范围的限制，器件尺寸更小，与PMOS输出级的LDO相比，能够改善电源抑制比和环路稳定性。
一种可能的实施例中，所述电荷泵模块包括：第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第一电容C1和第二电容C2；
其中，第一NMOS管M1的漏极和第二NMOS管M2的漏极相连接，所述第一电容C1的第二端接入第一时钟信号CK，所述第二电容C2的第二端接入第三时钟信号CK_i；第一NMOS管M1的栅极、第二NMOS管M2的源极和第四NMOS管M4的源极均连接至所述第二电容C2的第一端，第一NMOS管M1的源极、第二NMOS管M2的栅极和第三NMOS管M3的源极均连接至所述第一电容C1的第一端，第三NMOS管M3的栅极接入第四时钟信号CK1_i，
第四NMOS管M4的栅极接入第二时钟信号CK1，其中，第三时钟信号CK_i5是第一时钟信号CK的反相时钟信号，第四时钟信号CK1_i是第二时钟信号CK1的反相时钟信号。该电荷泵模块中低压NMOS管在相同面积下的的导通电阻要大大小于高压管，因而可以节省MOS管的面积；同时当MOS管的面积减小之后，电荷泵模块的寄生电容也小了，可以提高电荷泵的效率，也可以减少辅助驱动电路的面积。
0另一种可能的实施例中，所述误差放大模块为单级放大结构或多级放大结构。
其它可能的实施例中，所述低压差线性稳压器还包括第一滤波电容C4；所述第一滤波电容C4的一端耦接所述第二低压NMOS管的栅极，所述第一滤波
电容C4的另一端接地。第一滤波电容C4用于滤除低压差线性稳压器输出电压5Vout的波纹，使输出信号Vout高效平滑。
又一种可能的实施例中，所述低压差线性稳压器还包括第二滤波电容C3；所述第二滤波电容C3的一端耦接所述第二低压NMOS管的栅极，所述第二滤波电容C3的另一端所述第一低压NMOS管的源极。第二滤波电容C3用于滤除低压差线性稳压器输出电压Vout的波纹，使输出信号Vout高效平滑。
0第二方面，本发明还提供一种低压差线性稳压器，包括：误差放大模块、时钟生成模块、相位发生模块、电荷泵模块和输出反馈模块；其中：
所述误差放大模块包括正相输入端、负相输入端和输出端，所述正相输入端输入参考电压信号Vref；所述输出端连接所述相位发生模块的第一输入端。
所述时钟生成模块的输出端与所述相位发生模块的第二输入端相连，所述时钟5生成模块用于产生第一时钟信号CK；所述相位发生模块，用于将所述第一时钟信号CK转换为第二时钟信号CK1，第一时钟信号CK和第二时钟信号CK1接入所述电荷泵模块。所述电荷泵模块，用于根据所述误差放大模块的输出端的输出极性，输出调整电压Vgate2，所述输出反馈模块包括第二低压NMOS管和反馈电阻，用于调整所述低压差线性稳压器的输出电压；其中，所述电荷泵模块的输出端与第二低压NMOS管的栅极相连；所述第二低压NMOS管的源极和所述反馈电阻的一端相连，连接点是低压差线性稳压器的输出端；与所述第二低压NMOS管相连的所述反馈电阻的活动端和所述误差放大模块的负相输入端相连。
本发明提供的低压差线性稳压器的有益效果在于：一方面，在低压差线性稳压器的结构的输出级应用电荷泵模块，通过输入不同幅值的时钟信号，电荷泵模块可以输出不同大小的电压，可以满足不同应用场景的需求；另一方面，使用阈值电压较低的第一低压NMOS器件和第二低压NMOS器件能够降低对输出电压范围的限制，器件尺寸更小。与PMOS输出级的LDO相比，能够改善电源抑制比和环路稳定性。
一种可能的实施例中，误差放大模块模块的输出为低电平；所述电荷泵模块包括：第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第一电容C1和第二电容C2；
其中，第一NMOS管M1的漏极和第二NMOS管M2的漏极相连接，所述第一电容C1的第二端接入第一时钟信号CK，所述第二电容C2的第二端接入第三时钟信号CK_i；第一NMOS管M1的栅极、第二NMOS管M2的源极和第四NMOS管M4的源极均连接至所述第二电容C2的第一端，第一NMOS管M1的源极、第二NMOS管M2的栅极和第三NMOS管M3的源极均连接至所述第一电容C1的第一端，第三NMOS管M3的栅极接入第四时钟信号CK1_i，第四NMOS管M4的栅极接入第二时钟信号CK1，其中，第三时钟信号CK_i是第一时钟信号CK的反相时钟信号，第四时钟信号CK1_i是第二时钟信号CK1的反相时钟信号。
又一种可能的实施例中，误差放大模块模块的输出为高电平；所述电荷泵模块包括：第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第一电容C1和第二电容C2；
其中，第一NMOS管M1的漏极和第二NMOS管M2的漏极相连接，所述第一电容C1的第二端和所述第二电容C2的第二端均接入第一时钟信号CK；第一NMOS管M1的栅极、第二NMOS管M2的源极和第四NMOS管M4的源极均连接至所述第二电容C2的第一端，第二NMOS管M2的栅极、第一NMOS管M1的源极和第三NMOS管M3的源极均连接至所述第一电容C1的第一端，第三NMOS管M3的栅极和第四NMOS管M4的栅极均接入第一时钟信号CK。
其它可能的实施例中，所述误差放大模块为单级放大结构或多级放大结构。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是传统的低压差线性稳压器的电路结构示意图；
图2是本发明实施例的一种低压差线性稳压器的电路结构图；
图3是本发明实施例的另一种低压差线性稳压器的电路结构图。
具体实施方式
如图1所示，传统的LDO结构包括：基准电压源01、误差放大模块201、输出NMOS管03、电阻反馈网络04和输出负载05。基准电压源01产生一个不随温度和电源电压变化的基准电压Vref，输出电压Vout通过电阻分压网络04，反馈回来一个电压Vfb，基准电压Vref和反馈电压Vfb进入误差放大模块201，从而放大其差值并驱动输出NMOS管03，当电路建立平衡时，基准电压Vref近似等于反馈电压Vfb，此时输出负载05获得的电流是从输出NMOS管03拉出的。如图1所示，假设输出NMOS管03的输出电阻为Ro-pass，误差放大模块的输出电阻为Roa，输出NMOS管03的栅极寄生电容为Cpar，则图1所示的LDO结构中存在三个极点和一个零点，为了保证环路的稳定性，必须使用大的输出电容去做负载，从而增加了成本，浪费了面积。
本发明提出了两种包括低压NMOS管的低压差线性稳压器，两种不同的低压差线性稳压器均包含电荷泵(chargepump)模块，第一种低压差线性稳压器中电荷泵模块的作用是拉高输出电压，第二种低压差线性稳压器包含一个相位发生(CKphasegenerator)模块，通过误差放大模块输出的高低的电平，相位发生模块产生一个时钟信号或者两个相反的时钟信号给电荷泵模块。上述低压差线性稳压器能够降低对输出电压范围的限制，器件尺寸更小，与PMOS输出级的LDO相比，能够改善电源抑制比和环路稳定性。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图2是本发明的低压差线性稳压器的电路结构图，包括：误差放大模块201、时钟生成模块202、电平转换模块203、电荷泵模块204、第一低压NMOS管205和输出反馈模块206。
其中：所述误差放大模块201包括正相输入端、负相输入端和输出端，所述正相输入端与参考电压源10相连，参考电压源10生成参考电压信号Vref；所述误差放大模块201的输出端连接所述第一低压NMOS管205的栅极；所述第一NMOS管205的源极输出校正电压VVCO，所述第一低压NMOS管205用于调整所述低压差线性稳压器的输入电压；所述时钟生成模块202的输入端与所述第一低压NMOS管205的源极相连，用于产生第一时钟信号CK；所述电平转换模块203，用于将所述第一时钟信号CK转换为第二时钟信号CK1，第一时钟信号CK和第二时钟信号CK1接入所述电荷泵模块204；所述电荷泵模块204，用于输出升高电压Vgate1；所述输出反馈模块206包括第二低压NMOS管2061和反馈电阻2062，用于调整所述低压差线性稳压器的输出电压；其中，所述电荷泵模块204的输出端与第二低压NMOS管2061的栅极相连，用于产生和控制所述第二低压NMOS管2061的栅极电压；所述第二低压NMOS管2061的源极和所述反馈电阻2062的一端相连，连接点是低压差线性稳压器的输出端；与所述第二低压NMOS管2061相连的所述反馈电阻2062的另一端和所述误差放大模块201的负相输入端相连。
其中，上述第一低压NMOS管205和所述第二低压NMOS管2061的阈值电压约为零，在LDO的输入级和输出级均设置一低压NMOS管，可以降低对输出电压范围的限制。时钟生成模块202产生第一时钟信号CK，该信号CK经过电平转换模块(Levelshifer)203产生第二时钟信号CK1，两个时钟信号被接入电荷泵模块204，输出升高电压Vgate1，经过第二低压NMOS管2061以及反馈电阻2062输出稳定的电压Vout。
值得说明的是，本实施例中的电荷泵模块204可以是一个基本电荷泵级结构，实际根据所需要的输出电压值也可以使用多个级联的电荷泵结构。
应理解，上述误差放大模块201可以为单级放大结构，即误差放大器，也可以是多级放大结构，如由多个级联的误差放大器组成。
图2还示意了一个基本电荷泵级(pumpstage)的结构图。所述电荷泵模块204包括：第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第一电容C1和第二电容C2。第一电容C1和第二电容C2是电荷泵模块电路结构里的充电电容。
其中，第一NMOS管M1的漏极和第二NMOS管M2的漏极相连接，所述第一电容C1的第二端接入第一时钟信号CK，所述第二电容C2的第二端接入第三时钟信号CK_i；第一NMOS管M1的栅极、第二NMOS管M2的源极和第四NMOS管M4的源极均连接至所述第二电容C2的第一端，第一NMOS管M1的源极、第二NMOS管M2的栅极和第三NMOS管M3的源极均连接至所述第一电容C1的第一端，第三NMOS管M3的栅极接入第四时钟信号CK1_i，
第四NMOS管M4的栅极接入第二时钟信号CK1，其中，第三时钟信号CK_i5是第一时钟信号CK的反相时钟信号，第四时钟信号CK1_i是第二时钟信号CK1的反相时钟信号。
一种可以的实施方式中，参照图2，上述低压差线性稳压器还包括第一滤波电容C4；所述第一滤波电容C4的一端耦接所述第二低压NMOS管2061的栅
极，所述第一滤波电容C4的另一端接地。可选地，还可以包括第二滤波电容0C3；所述第二滤波电容C3的一端耦接所述第二低压NMOS管2061的栅极，所述第二滤波电容C3的另一端所述第二低压NMOS管2061的源极。第二滤波电容C3用于滤除低压差线性稳压器输出电压Vout的波纹，使输出信号Vout高效平滑。
5本发明还提出了另一种低压差线性稳压器的电路结构，如图3所示，该结构包括：误差放大模块201、时钟生成模块202、相位发生模块303、电荷泵模块204和输出反馈模块206；其中：
所述误差放大模块201包括正相输入端、负相输入端和输出端，所述正相输入端输入参考电压信号Vref；所述误差放大模块201的负相输出端连接所述0相位发生模块的第一输入端。所述时钟生成模块202的输出端与所述相位发生模块303的第二输入端相连，所述时钟生成模块202用于产生第一时钟信号CK；
所述相位发生模块303，用于将所述第一时钟信号CK转换为第二时钟信号CK1，第一时钟信号CK和第二时钟信号CK1接入所述电荷泵模块204。所述电荷泵
模块204，用于根据所述误差放大模块的输出端的输出极性，输出调整电压5Vgate2，所述输出反馈模块206包括第二低压NMOS管2061和反馈电阻2062，
用于调整所述低压差线性稳压器的输出电压。
其中，所述电荷泵模块204的输出端与第二低压NMOS管2061的栅极相连，用于产生和控制所述第二低压NMOS管2061的栅极电压；所述第二低压NMOS管2061的源极和所述反馈电阻2062的一端相连，连接点是低压差线性稳压器的输出端；与所述第二低压NMOS管2061相连的所述反馈电阻2062的另一端和所述误差放大模块201的负相输入端相连。
本实施例中，相位发生模块(CKPhasegenerator)303可以根据误差放大模块201所输出的高低不同的电平，输出不同的时钟信号至电荷泵模块204。一种可能的实施方式中，当误差放大模块201的输出端为低电平，电荷泵模块204的作用是拉高输出电压，电荷泵模块204可以输出正电荷来升高电压，图3中的(a)示意了电荷泵模块204的结构图，可见，电荷泵模块204的接法和上述图2所示的电荷泵模块204的电路结构中接线方式一样。
另一种可能的实施方式中，当误差放大模块201的输出端为高电平，此时电荷泵模块204的作用是适当拉低电压值，电荷泵模块204可以输出负电荷来降低电压，图3中的(b)示意了电荷泵模块204的结构图，可见电荷泵模块204的接法与图2所示的电荷泵模块的区别在于：第一电容C1和第二电容C2均接入相同的时钟信号，第一NMOS管M1的栅极、第二NMOS管M2的源极和第四NMOS管M4的源极均接入均连接至所述第二电容C2的第一端，第二电容C2的第二端接入第一时钟信号CK，第二NMOS管M2的栅极、第一NMOS管M1的源极和第三NMOS管M3的源极均连接至所述第一电容C1的第一端，第三NMOS管M2的栅极和第四NMOS管M4的栅极均接入第一时钟信号CK，当CK＝‘1’时，电容充电，当CK＝‘0’时，电容电压往输出端放电。
综上，通过采用上述技术方案，本发明的优点是，低压NMOS管在相同面积下的的导通电阻要大大小于高压MOS管，因而可以节省MOS管的面积；同时，当MOS管的面积减小之后，其寄生电容也小了，可以提高电荷泵模块的效率，也可以辅助驱动电路的面积。一方面，在低压差线性稳压器的结构的输出级应用电荷泵模块，通过输入不同幅值的时钟信号，电荷泵模块可以输出不同大小的电压，可以满足不同应用场景的需求；另一方面，使用阈值电压较低的第一低压NMOS管和第二低压NMOS管能够降低对输出电压范围的限制，器件尺寸更小，与PMOS输出级的LDO相比，能够改善电源抑制比和环路稳定性。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何在本申请揭露的技术范围内的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种低压差线性稳压器，其特征在于，包括：误差放大模块、时钟生成模块、电平转换模块、电荷泵模块、第一低压NMOS管和输出反馈模块；其中：
所述误差放大模块包括正相输入端、负相输入端和输出端，所述正相输入端输入参考电压信号Vref；所述输出端连接所述第一低压NMOS管的栅极；
所述第一低压NMOS管的源极输出校正电压VVCO，所述第一低压NMOS管用于调整所述低压差线性稳压器的输入电压；
所述时钟生成模块的输入端与所述第一低压NMOS管的源极相连，用于产生第一时钟信号CK；
所述电平转换模块，用于将所述第一时钟信号CK转换为第二时钟信号CK1，第一时钟信号CK和第二时钟信号CK1接入所述电荷泵模块；
所述电荷泵模块，用于输出升高电压Vgate1；
所述输出反馈模块包括第二低压NMOS管和反馈电阻，用于调整所述低压差线性稳压器的输出电压；
其中，所述电荷泵模块的输出端与第二低压NMOS管的栅极相连；所述第二低压NMOS管的源极和所述反馈电阻的一端相连，连接点是低压差线性稳压器的输出端；与所述第二低压NMOS管相连的所述反馈电阻的活动端和所述误差放大模块的负相输入端相连。
2.根据权利要求1所述低压差线性稳压器，其特征在于，所述电荷泵模块包括：第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第一电容C1和第二电容C2；
其中，第一NMOS管M1的漏极和第二NMOS管M2的漏极相连接，所述第一电容C1的第二端接入第一时钟信号CK，所述第二电容C2的第二端接入第三时钟信号CK_i；第一NMOS管M1的栅极、第二NMOS管M2的源极和第四NMOS管M4的源极均连接至所述第二电容C2的第一端，第一NMOS管M1的源极、第二NMOS管M2的栅极和第三NMOS管M3的源极均连接至所述第一电容C1的第一端，第三NMOS管M3的栅极接入第四时钟信号CK1_i，
第四NMOS管M4的栅极接入第二时钟信号CK1，其中，第三时钟信号CK_i5是第一时钟信号CK的反相时钟信号，第四时钟信号CK1_i是第二时钟信号CK1的反相时钟信号。
3.根据权利要求1所述低压差线性稳压器，其特征在于，所述误差放大模块为单级放大结构或多级放大结构。
4.根据权利要求1至3任一项所述低压差线性稳压器，其特征在于，还包括0第一滤波电容C4；所述第一滤波电容C4的一端耦接所述第二低压NMOS管的栅极，所述第一滤波电容C4的另一端接地。
5.根据权利要求1至3任一项所述低压差线性稳压器，其特征在于，还包括第二滤波电容C3；所述第二滤波电容C3的一端耦接所述第二低压NMOS管的栅极，所述第二滤波电容C3的另一端所述第一低压NMOS管的源极。
6.一种低压差线性稳压器，其特征在于，包括：误差放大模块、时钟生成模块、相位发生模块、电荷泵模块和输出反馈模块；其中：
所述误差放大模块包括正相输入端、负相输入端和输出端，所述正相输入端输入参考电压信号Vref；所述输出端连接所述相位发生模块的第一输入端；
所述时钟生成模块的输出端与所述相位发生模块的第二输入端相连，所述0时钟生成模块用于产生第一时钟信号CK；
所述相位发生模块，用于将所述第一时钟信号CK转换为第二时钟信号CK1，第一时钟信号CK和第二时钟信号CK1接入所述电荷泵模块；
所述电荷泵模块，用于根据所述误差放大模块的输出端的输出极性，输出调整电压Vgate2；
所述输出反馈模块包括第二低压NMOS管和反馈电阻，用于调整所述低压差线性稳压器的输出电压；
其中，所述电荷泵模块的输出端与第二低压NMOS管的栅极相连；所述第二低压NMOS管的源极和所述反馈电阻的一端相连，连接点是低压差线性稳压器的输出端；与所述第二低压NMOS管相连的所述反馈电阻的活动端和所述误差放大模块的负相输入端相连。
7.根据权利要求6所述低压差线性稳压器，其特征在于，所述电荷泵模块包括：第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第一电容C1和第二电容C2；
其中，第一NMOS管M1的漏极和第二NMOS管M2的漏极相连接，所述第一电容C1的第二端接入第一时钟信号CK，所述第二电容C2的第二端接入第三时钟信号CK_i；第一NMOS管M1的栅极、第二NMOS管M2的源极和第四NMOS管M4的源极均连接至所述第二电容C2的第一端，第一NMOS管M1的源极、第二NMOS管M2的栅极和第三NMOS管M3的源极均连接至所述第一电容C1的第一端，第三NMOS管M3的栅极接入第四时钟信号CK1_i，第四NMOS管M4的栅极接入第二时钟信号CK1，其中，第三时钟信号CK_i是第一时钟信号CK的反相时钟信号，第四时钟信号CK1_i是第二时钟信号CK1的反相时钟信号。
8.根据权利要求6所述低压差线性稳压器，其特征在于，所述电荷泵模块包括：第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第一电容C1和第二电容C2；
其中，第一NMOS管M1的漏极和第二NMOS管M2的漏极相连接，所述第一电容C1的第二端和所述第二电容C2的第二端均接入第一时钟信号CK；第一NMOS管M1的栅极、第二NMOS管M2的源极和第四NMOS管M4的源极均连接至所述第二电容C2的第一端，第二NMOS管M2的栅极、第一NMOS管M1的源极和第三NMOS管M3的源极均连接至所述第一电容C1的第一端，第三NMOS管M2的栅极和第四NMOS管M4的栅极均接入第一时钟信号CK。
9.根据权利要求6所述低压差线性稳压器，其特征在于，所述误差放大模块为单级放大结构或多级放大结构。
CN202211537846.XA 2022-12-02 2022-12-02 一种低压差线性稳压器 Pending CN116048168A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211537846.XA CN116048168A (zh) 2022-12-02 2022-12-02 一种低压差线性稳压器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211537846.XA CN116048168A (zh) 2022-12-02 2022-12-02 一种低压差线性稳压器

Publications (1)

Publication Number Publication Date
CN116048168A true CN116048168A (zh) 2023-05-02

Family

ID=86120760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211537846.XA Pending CN116048168A (zh) 2022-12-02 2022-12-02 一种低压差线性稳压器

Country Status (1)

Country Link
CN (1) CN116048168A (zh)

Similar Documents

Publication Publication Date Title
CN103376816B (zh) 低压差调压器
US9811101B2 (en) Power converter and method for regulating line transient response of the power converter
CN107425719B (zh) 一种电源转换器
CN108508951B (zh) 一种无片外电容的ldo稳压器电路
KR20060085166A (ko) 출력 커패시터값의 광범위에 걸쳐 안정성을 제공하는 보상기술
US20130249294A1 (en) Regulator
US11128215B2 (en) Direct current voltage step-down regulation circuit structure
TW201217934A (en) Programmable low dropout linear regulator
CN110149049B (zh) 电压转换电路
US11016519B2 (en) Process compensated gain boosting voltage regulator
CN113659830A (zh) 一种输出电压动态调整的电荷泵电路
CN103631299A (zh) 一种恒定压差、可变输出电压低压差线性稳压器
CN117389371B (zh) 一种适用于ldo的双环路频率补偿电路及其补偿方法
CN111857230B (zh) 线性稳压器及电子设备
WO2023246861A1 (zh) Dc-dc变换器
KR102227203B1 (ko) Sr 래치 스위치를 이용한 ldo 레귤레이터
CN108445959B (zh) 一种可选接片外电容的低压差线性稳压器
Boutaghlaline et al. An improved transient performance boost converter using pseudo-current hysteresis control
CN116048168A (zh) 一种低压差线性稳压器
CN110262610B (zh) 一种功率管的线性稳压器
CN110299843B (zh) 一种复合dcdc电路
CN115411940A (zh) 一种追踪负载电流的电压转换器模式切换电路及方法
CN215498731U (zh) 一种输出负压的稳压电荷泵电路
CN115268554A (zh) 一种低压差线性稳压器
CN111290466B (zh) 低压差稳压装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination