CN116031144B - 电极制作方法、电极和半导体器件 - Google Patents

电极制作方法、电极和半导体器件 Download PDF

Info

Publication number
CN116031144B
CN116031144B CN202310320076.1A CN202310320076A CN116031144B CN 116031144 B CN116031144 B CN 116031144B CN 202310320076 A CN202310320076 A CN 202310320076A CN 116031144 B CN116031144 B CN 116031144B
Authority
CN
China
Prior art keywords
electrode
photoresist pattern
etching
pattern
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310320076.1A
Other languages
English (en)
Other versions
CN116031144A (zh
Inventor
陈晓阳
倪烨
姚光强
孟腾飞
于海洋
王永安
孙志国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Aerospace Micro Electronics Technology Co Ltd
Original Assignee
Beijing Aerospace Micro Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Aerospace Micro Electronics Technology Co Ltd filed Critical Beijing Aerospace Micro Electronics Technology Co Ltd
Priority to CN202310320076.1A priority Critical patent/CN116031144B/zh
Publication of CN116031144A publication Critical patent/CN116031144A/zh
Application granted granted Critical
Publication of CN116031144B publication Critical patent/CN116031144B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种电极制作方法、电极和半导体器件，属于半导体器件领域，方法包括在硅衬底表面溅射预设厚度的电极层；调整光刻机的曝光参数，通过调整后的光刻机在电极层的表面制备侧壁呈斜坡结构的光刻胶图形，其中，调整后的光刻机发出的光线在光刻胶的制备过程中发生衍射效应；根据光刻胶图形和预设的刻蚀工艺参数调整方案，通过刻蚀机对电极层进行刻蚀，得到侧壁呈斜坡结构的电极图形。本发明利用光线的衍射效应，通过调整光刻机的曝光参数，制备出侧壁呈斜坡结构的光刻胶图形，通过调整干法刻蚀工艺参数，制备出侧壁呈斜坡结构的电极图形，减少电极图形与薄膜之间因高度差而造成的影响，避免在后续工艺过程中造成薄膜的破裂。

Description

电极制作方法、电极和半导体器件
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种电极制作方法、电极和半导体器件。
背景技术
半导体芯片具有非常广泛的应用，为了实现体积小型化，半导体芯片会引入薄膜用以实现对应功能。薄膜质量不仅与自身成膜工艺参数有关，还与下层电极材料的粗糙度、晶格取向有关。电极材料与薄膜材料的晶格失配度越小，则在电极上沉积的薄膜的晶格取向越好。同时，电极图形的侧壁形貌，也直接影响薄膜的成膜质量。
现有的电极图形侧壁形貌较为徒直，则在电极图形的边缘处会产生较大的高度差，对沉积在电极边缘薄膜的晶格结构和薄膜应力造成严重影响，易在后续工艺过程中造成薄膜的破裂。
发明内容
本发明提供一种电极制作方法、电极和半导体器件，用以解决现有技术中若电极图形侧壁形貌较为徒直，则在电极图形的边缘处会产生较大的高度差，对沉积在电极边缘薄膜的晶格结构和薄膜应力造成严重影响，易在后续工艺过程中造成薄膜的破裂的缺陷。
本发明提供一种电极制作方法，包括：
在硅衬底表面溅射预设厚度的电极层；
调整光刻机的曝光参数，通过调整后的所述光刻机在所述电极层的表面制备侧壁呈斜坡结构的光刻胶图形，其中，调整后的所述光刻机发出的光线在所述光刻胶的制备过程中发生衍射效应；
根据所述光刻胶图形和预设的刻蚀工艺参数调整方案，通过刻蚀机对所述电极层进行刻蚀，得到侧壁呈斜坡结构的电极图形。
根据本发明提供的一种电极制作方法，所述调整光刻机的曝光参数，包括：
基于预设的所述光刻胶图形对应的斜坡角度，确定所述光刻机对应的曝光参数值；
根据所述曝光参数值，调整所述光刻机的曝光参数；
其中，所述曝光参数至少包括焦面，所述斜坡角度与所述焦面负相关。
根据本发明提供的一种电极制作方法，所述根据所述光刻胶图形和预设的刻蚀工艺参数调整方案，通过刻蚀机对所述电极层进行刻蚀，得到侧壁呈斜坡结构的电极图形，包括：
根据所述光刻胶图形的位置，确定刻蚀区域；
根据所述刻蚀工艺参数调整方案，控制所述刻蚀机在所述刻蚀区域对所述电极层进行刻蚀，得到侧壁呈斜坡结构的电极图形；
其中，在刻蚀过程中，所述光刻胶图形用作所述电极层的掩膜。
根据本发明提供的一种电极制作方法，所述光刻胶图形对应的斜坡角度范围为30°~80°。
根据本发明提供的一种电极制作方法，所述电极图形对应的斜坡角度范围为5°~40°。
根据本发明提供的一种电极制作方法，所述刻蚀工艺参数调整方案包括待调整的刻蚀工艺参数以及所述刻蚀工艺参数对应的调整方案。
根据本发明提供的一种电极制作方法，所述刻蚀工艺参数至少包括射频功率、腔体气压、离子源功率，所述射频功率对应的调整方案为增加所述射频功率的数值，所述腔体气压对应的调整方案为根据对刻蚀各向异性或刻蚀各向同性的需求，调整所述腔体气压的数值，所述离子源功率对应的调整方案为增加所述离子源功率的数值。
根据本发明提供的一种电极制作方法，在所述通过调整后的所述光刻机在所述电极层的表面制备侧壁呈斜坡结构的光刻胶图形之后，还包括：
获取所述光刻胶图形的侧壁宽度；
基于预设的光刻胶厚度和所述侧壁宽度，确定所述光刻胶图形对应的实际斜坡角度以实现对所述光刻胶图形的校验。
本发明还提供一种电极，基于所述的电极制作方法制作。
本发明还提供一种半导体器件，包括所述的电极。
本发明提供的电极制作方法、电极和半导体器件，通过调整光刻机的曝光参数，通过调整后的所述光刻机在所述电极层的表面制备侧壁呈斜坡结构的光刻胶图形，根据所述光刻胶图形和预设的刻蚀工艺参数调整方案，通过刻蚀机对所述电极层进行刻蚀，得到侧壁呈斜坡结构的电极图形。本发明利用光线的衍射效应，通过调整光刻机的曝光参数，制备出侧壁呈斜坡结构的光刻胶图形，通过调整干法刻蚀工艺参数，制备出侧壁呈斜坡结构的电极图形，减少电极图形与薄膜之间因高度差而造成的影响，避免在后续工艺过程中造成薄膜的破裂。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的电极制作方法的流程示意图之一；
图2是本发明提供的图1中步骤S120中光刻胶图形的剖面结构示意图；
图3是本发明提供的图1中步骤S130中电极图形的剖面结构示意图；
图4是本发明提供的图1中步骤S120的流程示意图；
图5是本发明提供的光刻胶图形的俯视图；
图6是本发明提供的光刻胶图形校验的流程示意图；
图7是本发明提供的图1中步骤S130的流程示意图；
图8是本发明提供的电极制作方法的流程示意图之二；
图9是现有技术中侧壁形貌陡直的电极结构示意图；
图10是本发明中侧壁呈斜坡结构的电极图形结构示意；
附图标记：
100：硅衬底；200：种子层；300：电极层；400：光刻胶图形；410：光刻胶图形斜坡。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本申请实施例的描述中，需要说明的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请实施例的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请实施例中的具体含义。
在本申请实施例中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请实施例的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
图1是本发明提供的电极制作方法的流程示意图，如图1所示，本发明提供一种电极制作方法，包括：
S110，在硅衬底表面溅射预设厚度的电极层；
S120，调整光刻机的曝光参数，通过调整后的所述光刻机在所述电极层的表面制备侧壁呈斜坡结构的光刻胶图形，其中，调整后的所述光刻机发出的光线在所述光刻胶的制备过程中发生衍射效应；
S130，根据所述光刻胶图形和预设的刻蚀工艺参数调整方案，通过刻蚀机对所述电极层进行刻蚀，得到侧壁呈斜坡结构的电极图形。
可选的，在步骤S110中，硅衬底100为半导体芯片制备过程中的前级结构，具体的，硅衬底100可选用100晶向硅衬底。在溅射电极层300之前还可溅射种子层200，然后在种子层200表面溅射电极层300，在电极层300的上表面制备光刻胶图形400。
可选的，种子层200厚度为10nm~100nm，电极层300厚度为100nm~1000nm，电极层300使用的电极材料可选用但不限于金属钼、金属钨等。
具体的，本发明在硅衬底100表面溅射预设厚度的种子层200和预设厚度的电极层300。溅射工艺是以一定能量的粒子（离子或中性原子、分子）轰击固体表面，使固体近表面的原子或分子获得足够大的能量而最终逸出固体表面的工艺。溅射工艺主要用于溅射刻蚀和薄膜淀积两个方面。淀积薄膜时，溅射源置于靶极，受氩离子轰击后发生溅射。如果靶材是单质的，则在衬底上生成靶极物质的单质薄膜；若在溅射室内有意识地引入反应气体，使之与溅出的靶材原子发生化学反应而淀积于衬底，便可形成靶极材料的化合物薄膜。
图2是本发明提供的光刻胶图形的结构示意图，如图2所示，可选的，在步骤S120中，本发明通过控制曝光参数，使光线在通过掩膜版图形的边缘时，发生衍射效应，从而令光刻胶上的光强分布发生变化，最终实现光刻胶图形400的侧壁呈斜坡结构。
图3是本发明提供的电极图形的结构示意图，如图3所示，可选的，在步骤S130中，本发明首先通过优化光刻机曝光参数，然后，利用步骤S120中制备的光刻胶图形400作为电极层300掩膜，利用光刻胶图形400和电极层300的刻蚀选择比不同，将光刻胶图形400的斜坡结构转移到电极层上，最终实现具有小角度斜坡结构的电极图形。具体的，光刻胶图形300在经过此步骤后，整体体积会在刻蚀过程中变小。
可以理解的是，本发明通过调整光刻机的曝光参数，通过调整后的所述光刻机在所述电极层的表面制备侧壁呈斜坡结构的光刻胶图形，根据所述光刻胶图形和预设的刻蚀工艺参数调整方案，通过刻蚀机对所述电极层进行刻蚀，得到侧壁呈斜坡结构的电极图形。本发明利用光线的衍射效应，通过调整光刻机的曝光参数，制备出侧壁呈斜坡结构的光刻胶图形，通过调整干法刻蚀工艺参数，制备出侧壁呈斜坡结构的电极图形，减少电极图形与薄膜之间因高度差而造成的影响，避免在后续工艺过程中造成薄膜的破裂。
图4是本发明提供的图1中步骤S120的流程示意图，如图4所示，在上述实施例的基础上，作为一个可选的实施例，所述调整光刻机的曝光参数，包括：
S410，基于预设的所述光刻胶图形对应的斜坡角度，确定所述光刻机对应的曝光参数值；
S420，根据所述曝光参数值，调整所述光刻机的曝光参数；
其中，所述曝光参数至少包括焦面，所述斜坡角度与所述焦面负相关。
可选的，所述光刻胶图形对应的斜坡角度指的是光刻胶图形剖面的下角，即图3中表示的∠a，光刻胶图形对应的斜坡角度范围为30°~80°，优选为40°~60°。所述光刻胶图形对应的斜坡角度越小，与薄膜之间的高度差越小，能够最大限度减少电极图形与薄膜之间因高度差而造成的影响，但会扩大半导体芯片的面积，为此，在进行半导体芯片设计时，根据半导体芯片的面积要求，确定光刻胶图形对应的斜坡角度范围。
可选的，本发明以步进式投影光刻机为例进行说明，步进式投影光刻机中曝光的关键参数为焦面F和曝光量E。本发明采用能够同时改变焦面F参数和曝光量E参数的曝光模式，将焦面F的中心值设为21μm、步进值设为3μm，因此焦面F参数从12μm变化到30μm；同时将曝光量E的中心值设为22mJ/cm2、步进值设为1mJ/cm2，因此曝光量E参数从19mJ/cm2变化到25mJ/cm2，选择适当的曝光区域，在基片上进行曝光。
图5是本发明提供的光刻胶图形的俯视图，如图5所示，可选的，在步骤S410中，光刻机的焦面越小，斜坡角度越大，光刻胶图形斜坡410的宽度越小。当焦面F从12μm变化到30μm时，光刻胶图形斜坡410的宽度越来越大，反之随着焦面F的减小，光刻胶图形斜坡410的宽度越来越小；然而，当曝光量E从19mJ/cm2变化到25mJ/cm2时，光刻胶图形斜坡410的宽度几乎不变。
可选的，通过调整后的所述光刻机在所述电极层的表面制备侧壁呈斜坡结构的光刻胶图形，包括：调节掩膜版与光刻胶之间的距离，通过调节曝光参数，优化图形的显影时间，从而达到利用光线的衍射效应制作出斜坡图形的目的。
可以理解的是，本发明基于预设的所述光刻胶图形对应的斜坡角度，确定光刻胶的曝光参数值，以调整光刻机的曝光参数，制备得到具有预设的斜坡角度的光刻胶图形，减少电极图形与薄膜之间因高度差而造成的影响，避免在后续工艺过程中造成薄膜的破裂。
图6是本发明提供的光刻胶图形校验的流程示意图，如图6所示，在上述实施例的基础上，作为一个可选的实施例，在所述通过调整后的所述光刻机在所述电极层的表面制备侧壁呈斜坡结构的光刻胶图形之后，还包括：
S610，获取所述光刻胶图形的侧壁宽度；
S620，基于预设的光刻胶厚度和所述侧壁宽度，确定所述光刻胶图形对应的实际斜坡角度以实现对所述光刻胶图形的校验。
可选的，在步骤S120中制备得到光刻胶图形之后，还可以对光刻胶图形进行校验，判断光刻胶图形的斜坡角度是否达到设定值。
具体的，可先使用高倍显微镜测量出光刻胶图形斜坡410的宽度，然后利用反正切函数公式，计算出光刻胶厚度除以光刻胶图形斜坡410宽度后所对应的角度，从而估算出光刻胶图形的斜坡角度，与预设的光刻胶图形的斜坡角度进行对比判断。
可以理解的是，本发明提供了一种对光刻胶图形进行校验的技术方案，只需要使用测量出光刻胶图形斜坡410的宽度，无需切开光刻胶图形，提高了校验效率。
图7是本发明提供的图1中步骤S130的流程示意图，如图7所示，在上述实施例的基础上，作为一个可选的实施例，所述根据所述光刻胶图形和预设的刻蚀工艺参数调整方案，通过刻蚀机对所述电极层进行刻蚀，得到侧壁呈斜坡结构的电极图形，包括：
S710，根据所述光刻胶图形的位置，确定刻蚀区域；
S720，根据所述刻蚀工艺参数调整方案，控制所述刻蚀机在所述刻蚀区域对所述电极层进行刻蚀，得到侧壁呈斜坡结构的电极图形；
其中，在刻蚀过程中，所述光刻胶图形用作所述电极层的掩膜。
利用光刻胶图形400作为电极层300掩膜，利用光刻胶图形400和电极层300的刻蚀选择比不同，将光刻胶图形400的斜坡结构转移到电极层上，最终实现具有小角度斜坡结构的电极图形。
可选的，电极图形的制作工艺采用ICP（Inductively Couple Plasma，电感耦合等离子体刻蚀）干法刻蚀，具有分辨率高、各向异性好、片内和片间均匀性好等优点。ICP干法刻蚀机的工艺气体为SF6（六氟化硫）和Ar（氩气），通过调节射频功率RF、腔体气压P、ICP离子源功率W、SF6和Ar的气体流量F等工艺参数，对电极层的侧壁形貌进行有效控制，从而得到不同角度的侧壁呈斜坡结构的电极图形。
可选的，所述电极图形对应的斜坡角度范围为5°~40°，优选为10°~20°。所述电极图形对应的斜坡角度越小，与薄膜之间的高度差越小，能够最大限度减少电极图形与薄膜之间因高度差而造成的影响，但会扩大半导体芯片的面积，为此，在进行半导体芯片设计时，根据半导体芯片的面积要求，确定电极图形对应的斜坡角度范围。
具体的，本发明通过优化调整ICP干法刻蚀工艺参数，可制作出电极侧壁斜坡角度从5°~40°的样品。虽然电极图形对应的斜坡角度越小，则对上层沉积的薄膜的应力影响越小，然而同时也会增加电极图形的尺寸，从而增加了整个半导体器件的图形尺寸，这样不利于半导体器件小型化的发展要求。通过综合考量，最终选择角度在10°~20°范围内的电极侧壁斜坡形貌结构作为最优结果。
可选的，所述刻蚀工艺参数调整方案包括待调整的刻蚀工艺参数以及所述刻蚀工艺参数对应的调整方案。
可选的，所述刻蚀工艺参数至少包括射频功率、腔体气压、离子源功率，所述射频功率对应的调整方案为增加所述射频功率的数值，所述腔体气压对应的调整方案为根据对刻蚀各向异性或刻蚀各向同性的需求，调整所述腔体气压的数值，所述离子源功率对应的调整方案为增加所述离子源功率的数值。
随着射频功率RF的加大，上、下极板间的电场强度E加大，离子到达刻蚀样品表面的动能E1加大，因此离子的定向轰击能力增强。
降低腔体压力P，化学活性粒子浓度N降低，平均自由程L加大，获得的动能E1加大，刻蚀各向异性加大，低气压同时也有利于挥发物离开样品表面，从而加大刻蚀速率V。
增加腔体压力P，粒子浓度N加大，平均自由程L减小，刻蚀各向同性加大。
ICP离子源可以离化进入腔室的气体，ICP功率W在一定范围内增强，使更多的气体分子处于激发态，电离加强，因此等离子体浓度N1加大。
如果SF6和Ar的气体流量F减小，刻蚀速率V降低；随着气体流量F逐渐加大，刻蚀速率V加大，增加了腔室内气体分子数量N2，刻蚀趋向各项同性。
可选的，对射频功率、腔体气压、离子源功率等刻蚀工艺参数的调整是在标准值的基准上进行的，上述几个刻蚀工艺参数可在启动刻蚀机之前，在刻蚀机上进行调整操作。调整时，可选择其中的一个或多个刻蚀工艺参数进行调整。
可以理解的是，本发明通过对刻蚀工艺参数进行调整优化，制作出侧壁呈斜坡结构的电极图形，减少电极图形与薄膜之间因高度差而造成的影响，避免在后续工艺过程中造成薄膜的破裂。
图8是本发明提供的电极制作方法的流程示意图之二，如图8所示，下面用一个实施例对本发明进行举例说明。
S1：首先在100晶向硅衬底上溅射种子层，种子层厚度为10nm~100nm。
S2：在种子层上溅射电极薄膜材料以构成电极层，电极层厚度为100nm~1000nm。电极薄膜材料可选用但不限于金属钼、金属钨等。
S3：调整光刻工艺中的焦面和曝光量参数，制作出斜坡角度范围为30°~80°，优选为40°~60°的光刻胶胶图形；其中，焦面的中心值设为21μm、步进值设为3μm，焦面F参数从12μm变化到30μm；同时将曝光量E的中心值设为22mJ/cm2、步进值设为1mJ/cm2，曝光量E参数从19mJ/cm2变化到25mJ/cm2。
S4：调整干法刻蚀工艺参数，制作出斜坡角度范围为5°~40°，优选为10°~20°的电极图形。ICP干法刻蚀机的工艺气体为SF6（六氟化硫）和Ar（氩气），通过调节射频功率RF、腔体气压P、ICP离子源功率W、SF6和Ar的气体流量F等工艺参数，增加所述射频功率的数值，所述腔体气压对应的调整方案为根据对刻蚀各向异性或刻蚀各向同性的需求，调整所述腔体气压的数值，所述离子源功率对应的调整方案为增加所述离子源功率的数值。
S5：得到形貌表征良好的电极。
图9是现有技术中侧壁形貌陡直的电极结构示意图，图10是本发明中侧壁呈斜坡结构的电极图形结构示意，如图9和图10所示，当电极图形侧壁形貌徒直时，将导致沉积在电极边缘的薄膜应力较大，易在后续工艺过程中造成功能性薄膜的破裂，从而影响器件的电性能参数和可靠性。而电极侧壁有一定角度斜坡时，沉积在电极边缘的薄膜应力较小，有利于后续的牺牲层释放工艺。为了能够得到理想的侧壁呈斜坡结构的电极图形，本发明首先通过优化光刻工艺参数，在金属薄膜构成的电极层上制作出具有一定斜坡形貌的光刻胶图形，作为掩膜层，并通过工艺参数的控制保证工艺的稳定性和一致性；然后，利用光刻胶掩膜层和电极层的刻蚀选择比不同，将掩膜层的斜坡结构转移到电极层上，最终制备得到具有小角度斜坡形貌的电极图形结构。
可以理解的是，本发明利用光线的衍射效应，通过调整光刻工艺中的焦面和曝光量参数，制作出斜坡角度范围为30°~80°，优选为40°~60°的光刻胶图形；通过调整干法刻蚀工艺参数，制作出斜坡角度范围为5°~40°，优选为10°~20°的电极图形，刻蚀形貌良好，得到能够满足晶圆制造工艺要求的电极图形结构。
下面对本发明提供的电极进行描述，下文描述的电极与上文描述的电极制作方法可相互对应参照。
本发明还提供一种电极，基于所述的电极制作方法制作。
作为一个实施例，电极包括依次设置的硅衬底100、电极层300和光刻胶图形400，所述光刻胶图形400，侧壁呈斜坡结构，所述电极层300侧壁呈斜坡结构。
作为一个实施例，还包括种子层200，种子层200设在硅衬底100、电极层300之间。
作为一个实施例，种子层200厚度为10nm~100nm。
作为一个实施例，硅衬底100为100晶向硅衬底。
作为一个实施例，光刻胶图形400厚度为2μm~6μm，电极层300厚度为100nm~1000nm。
作为一个实施例，光刻胶图形400对应的斜坡角度范围为30°~80°，优选为40°~60°。
作为一个实施例，电极图形300对应的斜坡角度范围为5°~40°，优选为10°~20°。
作为一个实施例，电极材料可选用但不限于金属钼、金属钨等。
可以理解的是，本发明制备得到的电极，利用光线的衍射效应，通过调整光刻机的曝光参数，制备出侧壁呈斜坡结构的光刻胶图形，通过调整干法刻蚀工艺参数，制备出侧壁呈斜坡结构的电极图形，减少电极图形与薄膜之间因高度差而造成的影响，避免在后续工艺过程中造成薄膜的破裂。
下面对本发明提供的半导体器件进行描述，下文描述的半导体器件与上文描述的电极可相互对应参照。
本发明还提供一种半导体器件，包括所述的电极。
具体的，半导体器件在制备时，有时会需要上层电极和下层电极，比如首先在硅晶圆上制作硅空腔结构，并填充牺牲层材料，通过表面平整化工艺得到符合要求的前级基础结构，并作为半导体器件支撑层；然后，在前级基础结构上溅射种子层和下层电极薄膜，制作电极图形；接下来在下层电极上溅射薄膜和上层电极薄膜，制作上层电极图形和功能性图形；最后制作金属连接结构，完成半导体器件制作。
本发明提供的电极制作方法、电极和半导体器件，通过调整光刻机的曝光参数，通过调整后的所述光刻机在所述电极层的表面制备侧壁呈斜坡结构的光刻胶图形，根据所述光刻胶图形和预设的刻蚀工艺参数调整方案，通过刻蚀机对所述电极层进行刻蚀，得到侧壁呈斜坡结构的电极图形。本发明利用光线的衍射效应，通过调整光刻机的曝光参数，制备出侧壁呈斜坡结构的光刻胶图形，通过调整干法刻蚀工艺参数，制备出侧壁呈斜坡结构的电极图形，减少电极图形与薄膜之间因高度差而造成的影响，避免在后续工艺过程中造成薄膜的破裂。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (9)

1.一种电极制作方法，其特征在于，包括：
在硅衬底表面溅射预设厚度的电极层；
调整光刻机的曝光参数，通过调整后的所述光刻机在所述电极层的表面制备侧壁呈斜坡结构的光刻胶图形，其中，调整后的所述光刻机发出的光线在所述光刻胶的制备过程中发生衍射效应；
根据所述光刻胶图形和预设的刻蚀工艺参数调整方案，通过刻蚀机对所述电极层进行刻蚀，得到侧壁呈斜坡结构的电极图形；
所述调整光刻机的曝光参数，包括：
基于预设的所述光刻胶图形对应的斜坡角度，确定所述光刻机对应的曝光参数值；
根据所述曝光参数值，调整所述光刻机的曝光参数；
其中，所述曝光参数包括焦面和曝光量，所述斜坡角度与所述焦面负相关，同时改变焦面和曝光量的曝光模式，将焦面的中心值设为21μm、步进值设为3μm，将曝光量的中心值设为22mJ/cm2、步进值设为1mJ/cm2。
2.根据权利要求1所述的电极制作方法，其特征在于，所述根据所述光刻胶图形和预设的刻蚀工艺参数调整方案，通过刻蚀机对所述电极层进行刻蚀，得到侧壁呈斜坡结构的电极图形，包括：
根据所述光刻胶图形的位置，确定刻蚀区域；
根据所述刻蚀工艺参数调整方案，控制所述刻蚀机在所述刻蚀区域对所述电极层进行刻蚀，得到侧壁呈斜坡结构的电极图形；
其中，在刻蚀过程中，所述光刻胶图形用作所述电极层的掩膜。
3.根据权利要求1所述的电极制作方法，其特征在于，所述光刻胶图形对应的斜坡角度范围为30°~80°。
4.根据权利要求1所述的电极制作方法，其特征在于，所述电极图形对应的斜坡角度范围为5°~40°。
5.根据权利要求1所述的电极制作方法，其特征在于，所述刻蚀工艺参数调整方案包括待调整的刻蚀工艺参数以及所述刻蚀工艺参数对应的调整方案。
6.根据权利要求5所述的电极制作方法，其特征在于，所述刻蚀工艺参数至少包括射频功率、腔体气压、离子源功率，所述射频功率对应的调整方案为增加所述射频功率的数值，所述腔体气压对应的调整方案为根据对刻蚀各向异性或刻蚀各向同性的需求，调整所述腔体气压的数值，所述离子源功率对应的调整方案为增加所述离子源功率的数值。
7.根据权利要求1所述的电极制作方法，其特征在于，在所述通过调整后的所述光刻机在所述电极层的表面制备侧壁呈斜坡结构的光刻胶图形之后，还包括：
获取所述光刻胶图形的侧壁宽度；
基于预设的光刻胶厚度和所述侧壁宽度，确定所述光刻胶图形对应的实际斜坡角度以实现对所述光刻胶图形的校验。
8.一种电极，其特征在于，基于权利要求1至7任一项所述的电极制作方法制作。
9.一种半导体器件，其特征在于，包括权利要求8所述的电极。
CN202310320076.1A 2023-03-29 2023-03-29 电极制作方法、电极和半导体器件 Active CN116031144B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310320076.1A CN116031144B (zh) 2023-03-29 2023-03-29 电极制作方法、电极和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310320076.1A CN116031144B (zh) 2023-03-29 2023-03-29 电极制作方法、电极和半导体器件

Publications (2)

Publication Number Publication Date
CN116031144A CN116031144A (zh) 2023-04-28
CN116031144B true CN116031144B (zh) 2023-06-13

Family

ID=86072686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310320076.1A Active CN116031144B (zh) 2023-03-29 2023-03-29 电极制作方法、电极和半导体器件

Country Status (1)

Country Link
CN (1) CN116031144B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5837615A (en) * 1995-09-21 1998-11-17 Lsi Logic Corporation Integrated circuit device fabrication by plasma etching
US9660603B2 (en) * 2015-04-09 2017-05-23 Texas Instruments Incorporated Sloped termination in molybdenum layers and method of fabricating
CN106504981A (zh) * 2016-10-14 2017-03-15 电子科技大学 一种制备角度可控缓坡微结构的方法

Also Published As

Publication number Publication date
CN116031144A (zh) 2023-04-28

Similar Documents

Publication Publication Date Title
JP5038151B2 (ja) 基板最適化のためのプラズマ処理ステップ交互実行方法及び装置
US4732761A (en) Thin film forming apparatus and method
US7473377B2 (en) Plasma processing method
US4253907A (en) Anisotropic plasma etching
US6069092A (en) Dry etching method and semiconductor device fabrication method
JP4499289B2 (ja) 誘電材料をプラズマ・エッチングする方法
Yoon et al. Discharge physics and atomic layer etching in Ar/C4F6 inductively coupled plasmas with a radio frequency bias
EP0184220B1 (en) Apparatus and method for carrying out dry etching
TW201250905A (en) Method and system for post-etch treatment of patterned substrate features
WO2014179694A1 (en) Optically tuned hardmask for multi-patterning applications
US10363687B2 (en) Mold and method for manufacturing the same
JP4024636B2 (ja) 有機系絶縁膜のエッチング方法及び半導体装置の製造方法
JPH10116823A (ja) メタルポリサイド構造体のエッチング方法
US6136722A (en) Plasma etching method for forming hole in masked silicon dioxide
JPH10116824A (ja) 高いポリシリコン選択性を有するメタルシリサイドエッチング方法
Chen et al. Application of magnetic neutral loop discharge plasma in deep silica etching
JPH11354499A (ja) コンタクトホール等の形成方法
CN116031144B (zh) 电极制作方法、电极和半导体器件
US20180358233A1 (en) Method of plasma etching of silicon-containing organic film using sulfur-based chemistry
JP5174319B2 (ja) エッチング処理装置およびエッチング処理方法
JPH08195380A (ja) コンタクトホールの形成方法
US20030068898A1 (en) Dry etching method for manufacturing processes of semiconductor devices
JPH05326380A (ja) 薄膜組成物とこれを用いたｘ線露光用マスク
US8349145B2 (en) Method of burying metal and apparatus of depositing metal in concave portion
CN113764312A (zh) 蚀刻系统及蚀刻方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant