CN116016698A - 一种面向RapidIO控制器与互连裸芯的对等式接口及数据交互方法 - Google Patents

Abstract

本发明公开了一种面向RapidIO控制器与互连裸芯的对等式接口及数据交互方法，涉及多片网络领域，包括相互连接的RapidIO从接口模块、RapidIO主接口模块和输出控制模块。当RapidIO设备发起读/写请求时，将其看作一个虚拟主设备，当RapidIO设备收到来自系统中其他设备的读/写请求并需要返回读/写响应时，将其看作一个虚拟从设备。本发明实现了RapidIO控制器的AXI协议到互连裸芯包传输协议的转换，满足RapidIO设备作为虚拟主/从设备既能发起读/写请求又能发送读/写响应的需求，并支持高效的大数据量传输。

Description

一种面向RapidIO控制器与互连裸芯的对等式接口及数据交互方法

技术领域

本发明涉及多片网络领域，具体涉及一种面向RapidIO控制器与互连裸芯的对等式接口及数据交互方法。

背景技术

在单片专用集成电路中，所有组件都是在一个硅片上用同一种工艺设计和制造的。随着工艺尺寸的缩小，开发单片专用集成电路的成本和开发周期变得极高。在此情况下，多裸芯(Die)集成是未来开发高性能芯片的必然选择，即将多个功能各异且已通过验证、未被封装的芯片组件互连组装起来，并封装为同一管壳中的芯片整体，形成多芯片模组(Multi-ChipModule，MCM)，这些组成MCM的裸芯被称为芯粒(Chiplet)，在同一个封装内的每个芯粒可以采用不同工艺、来自不同厂商，因此极大缩短和降低了开发周期和难度。

然而，随着芯片中处理器(Processor)和其他功能单元数量的爆炸式增长，为了充分发挥每个功能单元的作用，构建一个片上片间一体化的高性能网络，实现多个功能单元和多个芯粒之间的高效通信也尤为重要。在过去的20多年里，片上网络(Network-on-Chip，NoC)技术取得了充分的研究和长足发展，尤其是在构建大型复杂系统时，片上网络替代传统总线式互连结构成为了不可或缺的系统部件。而在可扩展互连裸芯上采用的类似于NoC的互连结构被称为裸芯级网络(Network-on-Die，NoD)。NoD继承了NoC的高带宽和高可扩展性，可用于作为多裸芯的互连结构，也可通过扩展级联形成封装级网络(Network-on-Package，NoP)，实现更大规模的芯粒互连。

RapidIO协议是一种在嵌入式系统领域应用广泛的开放式互连技术标准。RapidIO是一种对等式协议，对等式协议是指在这种协议下通信的双方没有主机和从机的区分限制，任何一方都可以发起通信。RapidIO设备(例如DSP)是多裸芯集成微系统的重要组件，因此需要设计一种面向RapidIO控制器和互连裸芯的高效对等式接口，为采用RapidIO协议的裸芯提供基于互连裸芯集成的协议转换电路。但是，RapidIO协议的一些特点为对等式接口的设计带来了挑战。RapidIO协议中进行数据写传输时常使用NWRITE包或适用于大量数据流写传输的SWRITE包，对于读传输只能以NREAD包发起读请求，并由RESPONSE包返回读数据。RapidIO协议限定了数据包的有效载荷最多包含256字节的数据，这一数据量远远小于互连裸芯包传输协议中的数据包最大数据负载容量，会导致大数据量的读事务不得不拆分为数次NREAD请求，读响应数据也需要以多次RESPONSE包的形式返回，而每次拆分都会引入更多的NoD数据包传输延迟，这大大降低了大数据量读传输的效率，影响了系统性能。

发明内容

针对现有技术中的上述不足，本发明提供的一种面向RapidIO控制器与互连裸芯的对等式接口及数据交互方法解决了现有RapidIO设备与裸芯之间数据传输效率低的问题。

为了达到上述发明目的，本发明采用的技术方案为：

提供一种面向RapidIO控制器与互连裸芯的对等式接口，其包括相互连接的RapidIO从接口模块、RapidIO主接口模块和输出控制模块；

RapidIO从接口模块，用于接收来自RapidIO控制器的AXI请求，基于异步FIFO完成跨时钟域处理，封装相应请求包并发送至输出控制模块；

RapidIO主接口模块，用于接收来自裸芯级网络的路由器本地端口的数据包并进行解析与校验，基于裸芯级网络的包传输协议生成应答包，将应答包发送至输出控制模块；基于异步FIFO完成跨时钟域处理，通过AXI总线信号完成RapidIO控制器的读写请求；接收来自RapidIO控制器的AXI响应，当RapidIO控制器的AXI响应为读响应时，对数据进行跨时钟处理并封装响应包，并将响应包发送至输出控制模块；

输出控制模块，用于协调请求包、应答包和响应包的输出冲突，使请求包、应答包和响应包正确输出至裸芯级网络的路由器本地端口。

提供一种数据交互方法，其包括以下步骤：

S1、判断来自RapidIO控制器的信号为AXI请求或读响应，若为AXI请求进入步骤S2，若为读响应进入步骤S9；

S2、接收来自RapidIO控制器的AXI请求；

S3、对AXI请求进行基于异步FIFO的跨时钟域处理，得到第一处理结果；

S4、根据第一处理结果封装相应请求包，通过输出控制模块将相应请求包输出至裸芯级网络的路由器本地端口；

S5、接收来自输出至裸芯级网络的路由器本地端口的数据包并进行解析与校验，若通过校验则进入步骤S6；否则舍弃当前数据包；

S6、基于裸芯级网络的包传输协议生成应答包，通过输出控制模块将应答包输出至裸芯级网络的路由器本地端口；

S7、对通过校验的数据进行基于异步FIFO跨时钟域处理，得到第二处理结果；

S8、基于第二处理结果生成AXI总线信号并发送至RapidIO控制器，完成读写请求；

S9、完成读响应数据的跨时钟域处理并封装响应包，通过输出控制模块将响应包输出至裸芯级网络的路由器本地端口。

本发明的有益效果为：本发明实现了RapidIO控制器的AXI协议到互连裸芯包传输协议的转换，满足RapidIO设备作为虚拟主/从设备既能发起读/写请求又能发送读/写响应的需求，并支持高效的大数据量传输。

附图说明

图1为本对等式接口的结构框图；

图2为本对等式接口对于读事务的协议转换方式；

图3为RapidIO从接口单元的结构框图；

图4为RapidIO主接口单元的结构框图；

图5为RapidIO从接口外壳单元的结构框图；

图6为RapidIO主接口外壳单元的结构框图；

图7为写事务实现流程示意图；

图8为写事务重传实现流程；

图9为读事务实现流程示意图；

图10为读事务重传实现流程。

具体实施方式

下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

如图1所示，该面向RapidIO控制器与互连裸芯的对等式接口(RIO_NI)包括相互连接的RapidIO从接口模块(RIO_sNI)、RapidIO主接口模块(RIO_mNI)和输出控制模块；

RapidIO从接口模块，用于接收来自RapidIO控制器的AXI请求，基于异步FIFO完成跨时钟域处理，封装相应请求包并发送至输出控制模块；

RapidIO主接口模块，用于接收来自裸芯级网络的路由器本地端口的数据包并进行解析与校验，基于裸芯级网络的包传输协议生成应答包，将应答包发送至输出控制模块；基于异步FIFO完成跨时钟域处理，通过AXI总线信号完成RapidIO控制器的读写请求；接收来自RapidIO控制器的AXI响应，当RapidIO控制器的AXI响应为读响应时，对数据进行跨时钟处理并封装响应包，并将响应包发送至输出控制模块；

输出控制模块，用于协调请求包、应答包和响应包的输出冲突，使请求包、应答包和响应包正确输出至裸芯级网络的路由器本地端口。

RapidIO从接口模块包括RapidIO从接口核心单元(RIO_sNI_kernel)、RapidIO从接口外壳单元(RIO_sNI_shell)和第一异步FIFO单元；RapidIO主接口模块包括RapidIO主接口核心单元(RIO_mNI_kernel)、RapidIO主接口外壳单元(RIO_mNI_shell)、第二异步FIFO单元和第三异步FIFO单元；其中：

RapidIO从接口核心单元分别与输出控制模块、第一异步FIFO单元和RapidIO主接口核心单元相连；RapidIO从接口外壳单元分别与第一异步FIFO单元、RapidIO主接口外壳单元和RapidIO控制器相连；

RapidIO主接口核心单元分别与输出控制模块、第二异步FIFO单元的输入端和第三异步FIFO单元的输出端相连；RapidIO主接口外壳单元分别与第二异步FIFO单元的输出端、第三异步FIFO单元输入端和RapidIO控制器相连。

如图3所示，RapidIO从接口核心单元包括地址映射子单元、数据包封装子单元、重传子单元、数据包封装控制状态机、FIFO读出控制状态机和数据选择器(MUX)；

FIFO读出控制状态机，用于控制第二异步FIFO单元和第三异步FIFO单元的数据解析，并在数据解析后向数据包封装控制状态机发送已完成解析信号；

地址映射子单元，用于将读取的地址信息进行地址映射，获取路由信息；

数据包封装控制状态机，用于在收到已完成解析信号时控制数据包封装子单元按照规定的数据包格式将路由信息和解析得到的信息封装为请求包；

重传子单元，与RapidIO主接口核心单元、FIFO读出控制状态机和数据选择器相连，用于将请求包缓冲在重传缓冲区，并在收到重传信号时将相应请求包发送至数据选择器；用于向FIFO读出控制状态机发送重传缓冲区状态信号；RapidIO主接口核心单元会依据接收到的应答包向重传子单元发送控制信号，即负责控制重传子单元何时进行缓冲区的释放；

数据选择器，用于选择发送来自数据包封装子单元的请求包或来自重传子单元的重传请求包。

如图5所示，RapidIO从接口外壳单元包括AXIs AW通道控制状态机、AXIs W通道控制状态机以及AXIs B通道控制状态机；图5中RIO_mNI_shell表示RapidIO主接口外壳单元；

AXIs AW通道控制状态机，用于控制AXIs AW通道的传输，并输出控制信号给AXIsW通道控制状态机；

AXIs W通道控制状态机，用于控制AXIs W通道的传输，完成AXI写数据的接收与解析，并控制FIFO数据封装逻辑完成数据封装以及第一异步FIFO单元数据的写入；

AXIs B通道控制状态机，用于控制AXIs B通道的传输，并输出控制信号给AXIs AW通道控制状态机。

如图4所示，RapidIO主接口核心单元包括核心主控制状态机、校验子单元、解包与数据封装子单元、应答包生成子单元、读响应信息寄存器、读响应包生成子单元和占用解除/请求失败握手子单元；图中K2SFIFO指的是数据流向为RIO_mNI_kernel到RIO_mNI_shell的异步FIFO；S2KFIFO指的是数据流向为RIO_mNI_shell到RIO_mNI_kernel的异步FIFO；

校验子单元，用于对来自裸芯级网络的路由器本地端口的数据包进行校验；

核心主控制状态机，用于获取校验子单元的校验结果，在得到通过校验信号后控制解包与数据封装子单元对来自裸芯级网络的路由器本地端口且通过校验的数据包进行解包、封装，并写入第二异步FIFO单元中的数据；用于在得到通过校验信号后控制应答包生成子单元完成应答包的封装并输出给输出控制模块；

读响应包生成子单元，用于控制第三异步FIFO单元中的数据读出，将读到的读响应数据结合读响应信息寄存器中的必要信息封装为读响应包并输出到输出控制模块；

占用解除/请求失败握手子单元，用于与RapidIO主接口外壳单元进行重传缓冲区有关信号的握手控制，并与核心主控制状态机进行交互。

如图6所示，RapidIO主接口外壳单元包括外壳主控制状态机(RIO_mNI_shell控制状态机)，以及与外壳主控制状态机相连接的AXIm R通道与第二异步FIFO读控制状态机(AXIm R通道与S2kFIFO读控制状态机)、AXIm AW通道控制状态机、AXIm W通道控制状态机、AXIm B通道控制状态机；

外壳主控制状态机，用于控制第二异步FIFO子单元的数据读出；

AXIm R通道与第二异步FIFO读控制状态机，用于在事件类型为读请求时，进行读请求处理；

AXIm AW通道控制状态机、AXIm W通道控制状态机、AXIm B通道控制状态机，分别用于控制AXIm AW通道、AXIm W通道和AXIm B通道的传输；

当AXIm W通道在传输时，AXIm W通道控制状态机将第二异步FIFO子单元的数据读出，并通过AXIm W通道数据封装逻辑取得将要发送的数据。

该数据交互方法包括以下步骤：

S1、判断来自RapidIO控制器的信号为AXI请求或读响应，若为AXI请求进入步骤S2，若为读响应进入步骤S9；

S2、接收来自RapidIO控制器的AXI请求；

S3、对AXI请求进行基于异步FIFO的跨时钟域处理，得到第一处理结果；

S4、根据第一处理结果封装相应请求包，通过输出控制模块将相应请求包输出至裸芯级网络的路由器本地端口；

S5、接收来自输出至裸芯级网络的路由器本地端口的数据包并进行解析与校验，若通过校验则进入步骤S6；否则舍弃当前数据包；

S6、基于裸芯级网络的包传输协议生成应答包，通过输出控制模块将应答包输出至裸芯级网络的路由器本地端口；

S7、对通过校验的数据进行基于异步FIFO跨时钟域处理，得到第二处理结果；

S8、基于第二处理结果生成AXI总线信号并发送至RapidIO控制器，完成读写请求；

S9、完成读响应数据的跨时钟域处理并封装响应包，通过输出控制模块将响应包输出至裸芯级网络的路由器本地端口。

如图7和图8所示，当来自RapidIO控制器的AXI请求为写请求时，进行如下操作：

A1、获取写请求配置信息中的事务ID、写数据、写地址和写数据长度，通过AXI B通道返回应答，根据写请求配置信息完成写请求数据封装并发送至裸芯级网络的路由器本地端口，同时将封装的写请求数据包暂存在重传缓冲区；

A2、判断在最大等待时间内是否接收到写应答数据包，若是则进入步骤A3；否则进入步骤A4；

A3、向RapidIO控制器发送写完成通知，通过RapidIO控制器以中断形式告知RapidIO设备该次写事务完成，同时释放重传缓冲区中对应请求包占用的存储空间；

A4、将重传缓冲区中的写请求数据包再次发送；

A5、判断第二次发送写请求数据包后在最大等待时间内是否接收到应答数据包，若是则返回步骤A3；否则向RapidIO控制器发送写失败通知且通过RapidIO控制器以中断形式告知RapidIO设备此次写事务失败。

如图9和图10所示，当来自RapidIO控制器的AXI请求为读请求时，进行如下操作：

B1、获取读请求配置信息中的事务ID、读数据、读地址和读数据长度，通过AXI B通道返回应答，根据读请求配置信息完成读请求数据封装并发送至裸芯级网络的路由器本地端口，同时将封装的读请求数据包暂存在重传缓冲区；

B2、判断在最大等待时间内是否接收到读应答数据包，若是则进入步骤B3；否则进入步骤B4；

B3、向RapidIO控制器发送读应答通知并释放重传缓冲区中对应请求包占用的存储空间，对读应答数据包进行校验与解析，并将提取到的读响应数据发送给RapidIO控制器，并在发送完成后发送读完成通告，完成当前读请求；

B4、将重传缓冲区中的读请求数据包再次发送；

B5、判断第二次发送读请求数据包后在最大等待时间内是否接收到应答数据包，若是则返回步骤A3；否则向RapidIO控制器发送读失败通知。

在具体实施过程中，如图2所示，本对等式接口对于读事务的协议转换方式利用RapidIO协议中SWRITE包可以进行大数据量写传输的特点，将其引入到读传输的协议转换中。具体地，在对等式接口中设置可供RapidIO设备访问的读事务可配置寄存器(包括地址、数据长度、事务ID)等，当RapidIO设备需要发起读请求时，使用NWRITE包向对等式接口的可配置寄存器发起配置，待正确完成配置后，对等式接口将依据配置信息完成读请求包的打包并发往NoD。待读响应包从NoD返回后，对等式接口完成对读响应包的解析，并将读数据以AXI写请求的方式通过RapidIO控制器的AXIs接口的写地址通道(AXI AW通道)及写数据通道(AXI W通道)发送，RapidIO控制器将依据数据量的大小将该AXI写请求转换为若干个NWRITE包/SWRITE包，并将承载的有效数据写入RapidIO设备的某个提前配置的可访问地址空间中。在此之后依据初始配置情况，对等式接口还将通过RapidIO控制器以中断形式(如RapidIO协议支持的Doorbell包)通知RapidIO设备读响应数据已返回。通过这种方式，RapidIO设备只需要发送一次NWRITE包即可发起读请求，之后通过连续接收若干个NWRITE包/SWRITE包就可完成大量读数据的获取，而不必前后发起多次NREAD请求，可有效提高基于互连裸芯的多裸芯集成系统中大数据量读传输的效率。

综上所述，本发明的对等式接口兼具功能完整性与可靠性，能实现对等式协议到互连裸芯包传输协议的转换，既支持连接的设备作为请求方发起事务，又支持连接的设备作为响应方对事务进行响应，还具备校验与重传功能，提高了数据传输的可靠性。本数据交互方法降低了RapidIO设备在基于互连裸芯的多裸芯集成微系统中进行大数据量读传输的包传输延迟，提高了大数据量读传输的效率。

Claims (9)

1.一种面向RapidIO控制器与互连裸芯的对等式接口，其特征在于，包括相互连接的RapidIO从接口模块、RapidIO主接口模块和输出控制模块；

RapidIO从接口模块，用于接收来自RapidIO控制器的AXI请求，基于异步FIFO完成跨时钟域处理，封装相应请求包并发送至输出控制模块；

RapidIO主接口模块，用于接收来自裸芯级网络的路由器本地端口的数据包并进行解析与校验，基于裸芯级网络的包传输协议生成应答包，将应答包发送至输出控制模块；基于异步FIFO完成跨时钟域处理，通过AXI总线信号完成RapidIO控制器的读写请求；接收来自RapidIO控制器的AXI响应，当RapidIO控制器的AXI响应为读响应时，对数据进行跨时钟处理并封装响应包，并将响应包发送至输出控制模块；

输出控制模块，用于协调请求包、应答包和响应包的输出冲突，使请求包、应答包和响应包正确输出至裸芯级网络的路由器本地端口。

2.根据权利要求1所述的面向RapidIO控制器与互连裸芯的对等式接口，其特征在于，RapidIO从接口模块包括RapidIO从接口核心单元、RapidIO从接口外壳单元和第一异步FIFO单元；RapidIO主接口模块包括RapidIO主接口核心单元、RapidIO主接口外壳单元、第二异步FIFO单元和第三异步FIFO单元；其中：

RapidIO从接口核心单元分别与输出控制模块、第一异步FIFO单元和RapidIO主接口核心单元相连；RapidIO从接口外壳单元分别与第一异步FIFO单元、RapidIO主接口外壳单元和RapidIO控制器相连；

RapidIO主接口核心单元分别与输出控制模块、第二异步FIFO单元的输入端和第三异步FIFO单元的输出端相连；RapidIO主接口外壳单元分别与第二异步FIFO单元的输出端、第三异步FIFO单元输入端和RapidIO控制器相连。

3.根据权利要求2所述的面向RapidIO控制器与互连裸芯的对等式接口，其特征在于，RapidIO从接口核心单元包括地址映射子单元、数据包封装子单元、重传子单元、数据包封装控制状态机、FIFO读出控制状态机和数据选择器；

FIFO读出控制状态机，用于控制第二异步FIFO单元和第三异步FIFO单元的数据解析，并在数据解析后向数据包封装控制状态机发送已完成解析信号；

地址映射子单元，用于将读取的地址信息进行地址映射，获取路由信息；

数据包封装控制状态机，用于在收到已完成解析信号时控制数据包封装子单元按照规定的数据包格式将路由信息和解析得到的信息封装为请求包；

重传子单元，与RapidIO主接口核心单元、FIFO读出控制状态机和数据选择器相连，用于将请求包缓冲在重传缓冲区，并在收到重传信号时将相应请求包发送至数据选择器；用于向FIFO读出控制状态机发送重传缓冲区状态信号；

数据选择器，用于选择发送来自数据包封装子单元的请求包或来自重传子单元的重传请求包。

4.根据权利要求3所述的面向RapidIO控制器与互连裸芯的对等式接口，其特征在于，RapidIO从接口外壳单元包括AXIs AW通道控制状态机、AXIs W通道控制状态机以及AXIs B通道控制状态机；

AXIs AW通道控制状态机，用于控制AXIs AW通道的传输，并输出控制信号给AXIs W通道控制状态机；

AXIs W通道控制状态机，用于控制AXIs W通道的传输，完成AXI写数据的接收与解析，并控制FIFO数据封装逻辑完成数据封装以及第一异步FIFO单元数据的写入；

AXIs B通道控制状态机，用于控制AXIs B通道的传输，并输出控制信号给AXIs AW通道控制状态机。

5.根据权利要求4所述的面向RapidIO控制器与互连裸芯的对等式接口，其特征在于，RapidIO主接口核心单元包括核心主控制状态机、校验子单元、解包与数据封装子单元、应答包生成子单元、读响应信息寄存器、读响应包生成子单元和占用解除/请求失败握手子单元；

校验子单元，用于对来自裸芯级网络的路由器本地端口的数据包进行校验；

核心主控制状态机，用于获取校验子单元的校验结果，在得到通过校验信号后控制解包与数据封装子单元对来自裸芯级网络的路由器本地端口且通过校验的数据包进行解包、封装，并写入第二异步FIFO单元中的数据；用于在得到通过校验信号后控制应答包生成子单元完成应答包的封装并输出给输出控制模块；

读响应包生成子单元，用于控制第三异步FIFO单元中的数据读出，将读到的读响应数据结合读响应信息寄存器中的必要信息封装为读响应包并输出到输出控制模块；

占用解除/请求失败握手子单元，用于与RapidIO主接口外壳单元进行重传缓冲区有关信号的握手控制，并与核心主控制状态机进行交互。

6.根据权利要求5所述的面向RapidIO控制器与互连裸芯的对等式接口，其特征在于，RapidIO主接口外壳单元包括外壳主控制状态机，以及与外壳主控制状态机相连接的AXImR通道与第二异步FIFO读控制状态机、AXIm AW通道控制状态机、AXIm W通道控制状态机、AXIm B通道控制状态机；

外壳主控制状态机，用于控制第二异步FIFO子单元的数据读出；

AXIm R通道与第二异步FIFO读控制状态机，用于在事件类型为读请求时，进行读请求处理；

AXIm AW通道控制状态机、AXIm W通道控制状态机、AXIm B通道控制状态机，分别用于控制AXIm AW通道、AXIm W通道和AXIm B通道的传输；

当AXIm W通道在传输时，AXIm W通道控制状态机将第二异步FIFO子单元的数据读出，并通过AXIm W通道数据封装逻辑取得将要发送的数据。

7.一种应用于权利要求1～6任一所述的面向RapidIO控制器与互连裸芯的对等式接口的数据交互方法，其特征在于，包括以下步骤：

S1、判断来自RapidIO控制器的信号为AXI请求或读响应，若为AXI请求进入步骤S2，若为读响应进入步骤S9；

S2、接收来自RapidIO控制器的AXI请求；

S3、对AXI请求进行基于异步FIFO的跨时钟域处理，得到第一处理结果；

S4、根据第一处理结果封装相应请求包，通过输出控制模块将相应请求包输出至裸芯级网络的路由器本地端口；

S5、接收来自输出至裸芯级网络的路由器本地端口的数据包并进行解析与校验，若通过校验则进入步骤S6；否则舍弃当前数据包；

S6、基于裸芯级网络的包传输协议生成应答包，通过输出控制模块将应答包输出至裸芯级网络的路由器本地端口；

S7、对通过校验的数据进行基于异步FIFO跨时钟域处理，得到第二处理结果；

S8、基于第二处理结果生成AXI总线信号并发送至RapidIO控制器，完成读写请求；

S9、完成读响应数据的跨时钟域处理并封装响应包，通过输出控制模块将响应包输出至裸芯级网络的路由器本地端口。

8.根据权利要求7所述的数据交互方法，其特征在于，当来自RapidIO控制器的AXI请求为写请求时，进行如下操作：

A1、获取写请求配置信息中的事务ID、写数据、写地址和写数据长度，通过AXI B通道返回应答，根据写请求配置信息完成写请求数据封装并发送至裸芯级网络的路由器本地端口，同时将封装的写请求数据包暂存在重传缓冲区；

A2、判断在最大等待时间内是否接收到写应答数据包，若是则进入步骤A3；否则进入步骤A4；

A3、向RapidIO控制器发送写完成通知，通过RapidIO控制器以中断形式告知RapidIO设备该次写事务完成，同时释放重传缓冲区中对应请求包占用的存储空间；

A4、将重传缓冲区中的写请求数据包再次发送；

A5、判断第二次发送写请求数据包后在最大等待时间内是否接收到应答数据包，若是则返回步骤A3；否则向RapidIO控制器发送写失败通知且通过RapidIO控制器以中断形式告知RapidIO设备此次写事务失败。

9.根据权利要求7所述的数据交互方法，其特征在于，当来自RapidIO控制器的AXI请求为读请求时，进行如下操作：

B1、获取读请求配置信息中的事务ID、读数据、读地址和读数据长度，通过AXI B通道返回应答，根据读请求配置信息完成读请求数据封装并发送至裸芯级网络的路由器本地端口，同时将封装的读请求数据包暂存在重传缓冲区；

B2、判断在最大等待时间内是否接收到读应答数据包，若是则进入步骤B3；否则进入步骤B4；

B3、向RapidIO控制器发送读应答通知并释放重传缓冲区中对应请求包占用的存储空间，对读应答数据包进行校验与解析，并将提取到的读响应数据发送给RapidIO控制器，并在发送完成后发送读完成通告，完成当前读请求；

B4、将重传缓冲区中的读请求数据包再次发送；

B5、判断第二次发送读请求数据包后在最大等待时间内是否接收到应答数据包，若是则返回步骤A3；否则向RapidIO控制器发送读失败通知。

Images