CN114679424B - 一种多裸芯集成微系统dma实现方法 - Google Patents

一种多裸芯集成微系统dma实现方法 Download PDF

Info

Publication number
CN114679424B
CN114679424B CN202210329734.9A CN202210329734A CN114679424B CN 114679424 B CN114679424 B CN 114679424B CN 202210329734 A CN202210329734 A CN 202210329734A CN 114679424 B CN114679424 B CN 114679424B
Authority
CN
China
Prior art keywords
dma
data
packet
transmitted
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210329734.9A
Other languages
English (en)
Other versions
CN114679424A (zh
Inventor
魏敬和
黄乐天
桂江华
邓昊瑀
高营
王明杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Key System and Integrated Circuit Co Ltd
Original Assignee
China Key System and Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Key System and Integrated Circuit Co Ltd filed Critical China Key System and Integrated Circuit Co Ltd
Priority to CN202210329734.9A priority Critical patent/CN114679424B/zh
Publication of CN114679424A publication Critical patent/CN114679424A/zh
Application granted granted Critical
Publication of CN114679424B publication Critical patent/CN114679424B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/109—Integrated on microchip, e.g. switch-on-chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/06—Notations for structuring of protocol data, e.g. abstract syntax notation one [ASN.1]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2212/00—Encapsulation of packets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

本发明涉及一种多裸芯集成微系统DMA实现方法，所述实现方法在多裸芯集成微系统中引入片内的DMA控制器作为独立的主设备，并且在封装级网络的包传输协议中引入DMA数据包以及请求字段，来完成DMA的传输，所述的DMA请求包类型分为DMA_RD_REQ，DMA_WR_DATA和DMA_WR_RESP，可实现DMA在多芯粒集成微系统中的灵活集成，能适用于高效率的包传输协议，减少主设备的数据传输开销，有效提高整个系统的运算能力。

Description

一种多裸芯集成微系统DMA实现方法
技术领域
本发明涉及多个存储器之间互相传输数据传输方式，尤其是指一种多裸芯集成微系统中DMA数据传输的实现方法。
背景技术
随着数字集成电路的发展，片上系统(System on Chip，SoC,指将多个功能模块集成到同一个硅片上)几乎已经成为了实现高性能系统的必要方案，生产厂商通过不断扩大SoC的规模来满足用户对产品性能的需求。然而，受到加工工艺等因素的限制，摩尔定律(即集成电路上可容纳的晶体管数目每经约24个月增加一倍的规律)正在逐渐失效，这使得在单个硅片上扩大集成电路规模的成本和开发周期变得极高。
未来集成电路将朝多裸芯(Die)集成方向发展，即将多个功能各异且已通过验证、未被封装的芯片组件互联组装起来，并封装为同一管壳中的芯片整体，从而形成封装级网络(Network on Package,NoP)。这些裸芯可以采用不同工艺、来自不同厂商，因此极大缩短和降低了开发周期和难度。
在封装级网络中，经常有在多个存储器(从设备)之间互相传输数据的请求，例如系统采用非易失性存储器(NandFlash)保存计算结果，在系统重新上电时，需要从NandFlash中读取数据到DDR，以恢复现场，这时候若网络中有一个独立的DMA控制器来控制数据传输，能大大降低主设备的工作负担。
解决该问题的方法主要有两种，一是在网络中引入专门用于控制数据传输的外接专用主设备，二是在互联裸芯中集成DMA控制器作为控制数据传输的独立主设备。
考虑到我们的互联裸芯应当具备支持大量数据传输的能力，因而我们选择方法二来解决这个问题。
发明内容
为解决上述技术问题，本发明的一种多裸芯集成微系统DMA数据传输的实现方法，所述实现方法在多裸芯集成微系统中引入了片内的DMA控制器作为独立的主设备，并且在封装级网络的包传输协议中引入DMA数据包以及请求字段，来完成DMA的传输，所述的DMA请求包类型分为DMA_RD_REQ，DMA_WR_DATA和DMA_WR_RESP。
所述的DMA_RD_REQ为DMA控制器向待传输的从设备发送的请求包类型，指示待传输的数据源从设备此次数据搬运的目的地，原始地址和数量；所述的DMA_WR_DATA为待传输的数据源从设备向需要传输的目的从设备发送的请求包类型，为从待传输的数据源从设备向需要传输的目的从设备发送的数据包；所述的DMA_WR_RESP为需要传输的目的从设备向DMA控制器发送的请求包类型，通知DMA控制器传输已经完成。为了DMA区分不用的DMA传输响应类型，在中断包的中断类型字段中也需要引入对应的信息。
在本发明的一个实施例中，DMA事件的传输过程与数据包中信息的传递方式，传输请求包括为：M1期望将S1中的一些数据搬运至S2，其中M1表示1号主设备，DMAC为DMA控制器，S1表示1号从设备，S2表示2号从设备，具体包括如下步骤：
步骤1：首先，M1向DMAC写入DMA信息，包括S1地址、S2地址和传输长度，S1地址和S2地址通过地址映射表得到S1和S2对应的网络节点ID；
步骤2：DMAC的本质是一个可配置的主设备网络接口，经M1配置，DMAC发出DMA读请求
步骤3：S1的网络接口接收到来自M1的DMA读请求后，将该请求挂起，当该网络接口接收到来自S1的写数据时，将其打包成DMA写数据事件，该事件数据包经过路由被传送至S2
步骤4：S2的网络接口接收到来自S1的DMA写数据后，将该事件挂起，当该网络接口接收到来自S2的响应后，将其打包成DMA写响应事件，该事件数据包经过路由被传送至DMAC
步骤5：DMAC接收到S2的DMA写响应后，发送中断至M1。
本发明的上述技术方案相比现有技术具有以下优点：本发明所述的实现方法在多裸芯集成微系统中引入了片内的DMA控制器作为独立的主设备；并且该实现方法充分利用包传输协议特性和封装级网络传输特性，在包传输协议中引入DMA包，将封装级网络作为控制DMA数据传输的命令通道，高效且节省资源。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明。
图1是本发明DMA事件的传输过程的方法流程图。
具体实施方式
本实施例提供一种多裸芯集成微系统DMA实现方法，在多裸芯集成微系统中引入了片内的DMA控制器作为独立的主设备，并且在封装级网络的包传输协议中引入特殊类型数据包(DMA数据包)以及请求字段，来完成DMA的传输，数据包由头微片、多个体微片和尾微片组成。
DMA请求一共分为三种，DMA_RD_REQ，DMA_WR_DATA和DMA_WR_RESP。
DMA_RD_REQ为DMA控制器向待传输的从设备发送的请求包类型，其意义为指示待传输的数据源从设备此次数据搬运的目的地，原始地址和数量。
DMA_WR_DATA为待传输的数据源从设备向需要传输的目的从设备发送的请求包类型，其意义为从待传输的数据源从设备向需要传输的目的从设备发送的数据包。
DMA_WR_RESP为需要传输的目的从设备向DMA控制器发送的请求包类型，其意义为通知DMA控制器传输已经完成。
如图1展示了DMA事件的传输过程，其中M1表示1号主设备，DMAC(DMA Controller)为DMA控制器，S1表示1号从设备，S2表示2号从设备，S表示源裸芯ID信息，D表示目的裸芯ID信息，B表示缓冲ID信息，INT表示DMA中断包，为DMA控制器向M1发送的DMA传输完成或是DMA传输错误的响应包。
传输请求为：M1期望将S1中的一些数据搬运至S2。
首先，M1向特定地址(DMAC)写入DMA信息，包括S1地址、S2地址和传输长度等，S1地址和S2地址通过地址映射表得到S1和S2对应的网络节点ID。
DMAC的本质是一个可配置的主设备网络接口，经M1配置后，DMAC发出DMA读请求，以自身ID作为S，以S1的ID作为D，以S2的ID作为B，将上述S，D，B写入头微片中。
S1的网络接口接收到来自M1的DMA读请求后，将该请求挂起并保存其S，D，B，同时将S，D，B向左桶移，当该网络接口接收到来自S1的写数据时，将其打包成DMA写数据事件，并把保存的S，D，B写入其头微片，该事件数据包经过路由被传送至S2.
S2的网络接口接收到来自S1的DMA写数据后，将该事件挂起并保存其S，D，B，同时将S，D，B向左桶移，当该网络接口接收到来自S2的响应后，将其打包成DMA写响应事件，并把保存的S，D，B写入其头微片中，该事件数据包经过路由被传送至DMAC。
DMAC接收到S2的DMA写响应后，发送中断至M1。
为了支持DMA传输，在封装级网络包传输协议的头微片TTP(数据类型)字段中引入三种传输类型，DMA_RD_REQ，DMA_WR_DATA和DMA_WR_RESP，并且在封装级网络包传输协议中引入三种包所述结构(即上文中所述的DMA_RD_REQ，DMA_WR_DATA和DMA_WR_RESP数据包)，如下三表所示。
为了DMA区分不用的DMA传输响应类型，在中断包的中断类型字段中也需要引入对应的信息。
DMA_RD_REQ
Figure GDA0004244848000000031
Figure GDA0004244848000000041
DMA_WR_REQ
Figure GDA0004244848000000042
DMA_WR_RSP
头微片(传输类型为DMA_WR_RSP)
体微片LEN(包含长度LEN，以字为单位)
体微片ADDR(包含64位目标地址ADDR_DST和64位源地址ADDR_SRC)
尾微片
采用上述多裸芯集成微系统DMA实现方式的优点在于：
1.本发明提出的多裸芯集成微系统DMA实现方式通过在多裸芯集成微系统中引入DMA，让其独立完成数据传输的控制工作，能极大提高数据的传输效率并且不占用DSP，AI芯片等主设备的处理带宽，真正实现多裸芯集成微系统强大的数据传输功能
2.本发明提出的多裸芯集成微系统DMA实现方式充分利用包传输协议特性和封装级网络传输特性，在包传输协议中引入DMA包，将封装级网络作为控制DMA数据传输的命令通道，高效且节省资源。
3.本发明提出的多裸芯集成微系统DMA实现方式，能够实现DMA在多芯粒集成微系统中的灵活集成，能适用于高效率的包传输协议。
显然，上述实施例仅仅是为清楚地说明所作的举例，并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (2)

1.一种多裸芯集成微系统DMA实现方法，其特征在于，所述实现方法在封装级网络中引入了片内的DMA控制器作为独立的主设备，通过在包传输协议中引入DMA包，将封装级网络作为控制DMA数据传输的命令通道；同时在数据包传输协议的数据类型字段中引入三种传输类型，分别为DMA_RD_REQ，DMA_WR_DATA和DMA_WR_RESP；
所述DMA_RD_REQ为DMA控制器向待传输的从设备发送的请求包类型，其意义为指示待传输的数据源从设备此次数据搬运的目的地，原始地址和数量；
DMA_WR_DATA为待传输的数据源从设备向需要传输的目的从设备发送的请求包类型，其意义为从待传输的数据源从设备向需要传输的目的从设备发送的数据；
DMA_WR_RESP为需要传输的目的从设备向DMA控制器发送的请求包类型，其意义为通知DMA控制器传输已经完成。
2.根据权利要求1所述的一种多裸芯集成微系统DMA实现方法，其特征在于：DMA事件的传输过程与数据包中信息的传递方式中的传输请求包括：M1期望将S1中的一些数据搬运至S2，其中M1表示1号主设备，DMAC为DMA控制器，S1表示1号从设备，S2表示2号从设备，具体包括如下步骤：
步骤1： 首先，M1向DMAC写入DMA信息，包括S1地址、S2地址和传输长度，S1地址和S2地址通过地址映射表得到S1和S2对应的网络节点ID；
步骤2：DMAC的本质是一个可配置的主设备网络接口，经M1配置后，DMAC发出DMA读请求；
步骤3：S1的网络接口接收到来自M1的DMA读请求后，将该请求挂起，当该网络接口接收到来自S1的写数据时，将其打包成DMA写数据事件，该事件数据包经过路由被传送至S2；
步骤4：S2的网络接口接收到来自S1的DMA写数据后，将该事件挂起，当该网络接口接收到来自S2的响应后，将其打包成DMA写响应事件，该事件数据包经过路由被传送至DMAC；
步骤5：DMAC接收到S2的DMA写响应后，发送中断至M1。
CN202210329734.9A 2022-03-31 2022-03-31 一种多裸芯集成微系统dma实现方法 Active CN114679424B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210329734.9A CN114679424B (zh) 2022-03-31 2022-03-31 一种多裸芯集成微系统dma实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210329734.9A CN114679424B (zh) 2022-03-31 2022-03-31 一种多裸芯集成微系统dma实现方法

Publications (2)

Publication Number Publication Date
CN114679424A CN114679424A (zh) 2022-06-28
CN114679424B true CN114679424B (zh) 2023-07-07

Family

ID=82076747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210329734.9A Active CN114679424B (zh) 2022-03-31 2022-03-31 一种多裸芯集成微系统dma实现方法

Country Status (1)

Country Link
CN (1) CN114679424B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115794434B (zh) * 2022-11-18 2024-05-24 电子科技大学 一种基于共享存储的多裸芯集成微系统及多裸芯交互方法
CN117749736B (zh) * 2024-02-19 2024-05-17 深圳市纽创信安科技开发有限公司 一种芯片及密文计算方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468992A (en) * 1991-02-28 1995-11-21 Hitachi, Ltd. Electronic circuit package including plural bare chips mounted on a single wiring substrate
US7053470B1 (en) * 2005-02-19 2006-05-30 Azul Systems, Inc. Multi-chip package having repairable embedded memories on a system chip with an EEPROM chip storing repair information
CN112860612A (zh) * 2021-02-05 2021-05-28 中国电子科技集团公司第五十八研究所 互联裸芯与mpu的接口系统及其通信方法
CN113297097A (zh) * 2021-05-27 2021-08-24 中国电子科技集团公司第五十八研究所 一种面向封装级多处理器的混合地址编程方法
CN113296843A (zh) * 2021-05-27 2021-08-24 中国电子科技集团公司第五十八研究所 一种面向封装级多处理器的程序加载方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468992A (en) * 1991-02-28 1995-11-21 Hitachi, Ltd. Electronic circuit package including plural bare chips mounted on a single wiring substrate
US7053470B1 (en) * 2005-02-19 2006-05-30 Azul Systems, Inc. Multi-chip package having repairable embedded memories on a system chip with an EEPROM chip storing repair information
CN112860612A (zh) * 2021-02-05 2021-05-28 中国电子科技集团公司第五十八研究所 互联裸芯与mpu的接口系统及其通信方法
CN113297097A (zh) * 2021-05-27 2021-08-24 中国电子科技集团公司第五十八研究所 一种面向封装级多处理器的混合地址编程方法
CN113296843A (zh) * 2021-05-27 2021-08-24 中国电子科技集团公司第五十八研究所 一种面向封装级多处理器的程序加载方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Atmel SMART SAM4C32智能电网解决方案;世界电子元器件(03);第3-6页 *

Also Published As

Publication number Publication date
CN114679424A (zh) 2022-06-28

Similar Documents

Publication Publication Date Title
CN114679424B (zh) 一种多裸芯集成微系统dma实现方法
CN112860612B (zh) 互联裸芯与mpu的接口系统及其通信方法
US5908468A (en) Data transfer network on a chip utilizing a multiple traffic circle topology
JP4327113B2 (ja) 異電源間インターフェースおよび半導体集積回路
US9021171B2 (en) Bus system including a master device, a slave device, an interconnector coupled between the master device and the slave device, and an operating method thereof
US7277975B2 (en) Methods and apparatuses for decoupling a request from one or more solicited responses
CN112835848B (zh) 互联裸芯的片间互联旁路系统及其通信方法
US20110179212A1 (en) Bus arbitration for sideband signals
WO2013177673A1 (en) Ring topology status indication
JP2008310832A (ja) 高レベル・データ・リンク・コントローラから多数個のディジタル信号プロセッサ・コアに信号を分配するための装置と方法
CN104598405A (zh) 扩展芯片及可扩展的芯片系统及控制方法
CN114721979A (zh) 一种面向互连裸芯与axi主设备的转换接口及通信方法
CN112711550A (zh) Dma自动配置模块和片上系统soc
US11205109B2 (en) On-chip communication system for neural network processors
CN115982071A (zh) 一种面向ddr3控制器的片上网络转换接口
EP1451698B1 (en) High-speed interchip interface protocol
US7325087B2 (en) Using a processor to program a semiconductor memory
CN116016698B (zh) 一种面向RapidIO控制器与互连裸芯的对等式接口及数据交互方法
US10965478B2 (en) Systems and methods for performing link disconnect
CN118295956A (zh) 一种裸片对裸片传输中的控制方法、裸片及系统
CN117873947A (zh) 固件读取方法、多芯片模块、电子设备及存储介质
CN115827533A (zh) 一种面向片上网络从设备的非对齐传输网络接口架构
CN115794434A (zh) 一种基于共享存储的多裸芯集成微系统及多裸芯交互方法
JPS62245465A (ja) ロングパケツト送受信装置
JPH03172955A (ja) バス制御回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant