CN115827533A - 一种面向片上网络从设备的非对齐传输网络接口架构 - Google Patents

一种面向片上网络从设备的非对齐传输网络接口架构 Download PDF

Info

Publication number
CN115827533A
CN115827533A CN202210294220.4A CN202210294220A CN115827533A CN 115827533 A CN115827533 A CN 115827533A CN 202210294220 A CN202210294220 A CN 202210294220A CN 115827533 A CN115827533 A CN 115827533A
Authority
CN
China
Prior art keywords
network
transmission
data
module
aligned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210294220.4A
Other languages
English (en)
Inventor
魏敬和
黄乐天
顾林
邓昊瑀
何健
王明杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN202210294220.4A priority Critical patent/CN115827533A/zh
Publication of CN115827533A publication Critical patent/CN115827533A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)

Abstract

本发明涉及一种面向片上网络从设备的非对齐传输网络接口架构，主要由异步总线桥，非对齐协议传输转换(数据拼接与拆分)模块，读写通道整合模块，请求FIFO，ID锁五部分组成，其中，非对齐协议转换模块可解决从设备IP核的地址对齐规则与片上网络接口协议的地址对齐规则不匹配的问题，并针对所有的地址偏移进行专用模块设计，减小了数据传输的延迟，增大了吞吐量；异步总线桥可进行数据同步，与后端的数据处理部分隔离，便于在总线桥上增加流控/纠错/包过滤等功能；采用的ID锁和请求FIFO可完成对不同IDOutstanding传输的处理，支持连接AXI‑FULL总线的相关从设备IP。

Description

一种面向片上网络从设备的非对齐传输网络接口架构
技术领域
本发明涉及一种片上网络与从设备的通信方法，尤其是指一种面向片上网络从设备的非对齐传输网络接口架构。
背景技术
随着数字集成电路的发展，片上系统(System on Chip，SoC,指将多个功能模块集成到同一个硅片上)几乎已经成为了实现高性能系统的必要方案，生产厂商通过不断扩大SoC的规模来满足用户对产品性能的需求。然而，受到加工工艺等因素的限制，摩尔定律(即集成电路上可容纳的晶体管数目每经约24个月增加一倍的规律)正在逐渐失效，这使得在单个硅片上扩大集成电路规模的成本和开发周期变得极高。
未来集成电路将朝多裸芯(Die)集成方向发展，即将多个功能各异且已通过验证、未被封装的芯片组件互联组装起来，并封装为同一管壳中的芯片整体，从而形成封装级网络(Network on Package,NoP)。这些裸芯可采用不同工艺、来自不同厂商，因此极大缩短和降低了开发周期和难度。
在设计NoP的从设备接口时，由于部分从设备IP核的地址对齐规则和NoP协议的地址对齐规则不同，导致软件端需要耗费额外的开销进行分包，影响了数据传输的效率。
在NoP中，DSP，AI芯片等主设备对DDR存储器的随机读写频率较高，经常容易涉及到字为单位的读写，而对于DDR存储器来说，需要将IP核的总线宽度全部用上才可发挥其最大效率，因此在硬件端将数据进行拆分和拼接是一个较为合理的方案。
发明内容
为了解决以上问题，提出了一种面向片上网络从设备的非对齐传输网络接口架构，该架构主要由异步总线桥，非对齐协议传输转换(数据拼接与拆分)模块，读写通道整合模块(包编码器和包解码器)，请求FIFO，ID锁五部分组成，异步总线桥模块主要负责异步时钟域的信号传递，非对齐协议传输转换(数据拼接与拆分)模块主要完成地址非对齐情况下数据的拼接和拆分，读写通道整合模块用于对网络数据包进行打包和解包，请求FIFO用于存储请求通道的数据，ID锁用于实现不同ID的Outstanding传输。
如图1所示，NoD-Router(NoD的路由器结点)具备两个端口，CDI数据输入端口和CDO数据输出端口，每个端口中都包括时钟信号，数据信号，以及Valid、Ready握手信号。
NoD-Router的CDO端口的各信号经由从设备接口(Slave Interface)中的异步桥模块(Async Bridge)传入通道转换器(Channel Converter)的CDI接口，再进入写通道转换模块(Write Channel Converter)。写通道转换模块由包解码器(Packet Decoder)，数据拼接/拆分器(Spliter/Merger)和目标总线(从设备IP总线)的写通道相连(例如AXI的W和AW通道)，在解码到包头时即将传输ID(Transfer ID，TID)和ID锁中的对应位比对，若ID锁中对应位置为1，则表示该ID传输被占位。此时写通道转换模块会暂停流水线，等待该ID锁解开(即上一次对应ID传输完成)，之后再进行这一次相关ID的传输，同时将请求信息(包含头微片和部分体微片中的信息)传入请求FIFO。数据拼接/拆分器(Spliter/Merger)主要根据起始地址和长度拼接/拆分数据，以完成非对齐传输适配。
NoD-Router的CDI端口的各信号经由通道转换器(Channel Converter)的CDO通道通过从设备接口(Slave Interface)中的异步桥模块(Async Bridge)传入。通道转换器(Channel Converter)的CDO通道经由读/响应通道转换模块(Read/Response ChannelConverter)中的目标总线(从设备IP总线)的读/响应通道(例如AXI的R,AR和B通道)，和数据拼接/拆分器(Spliter/Merger)，包编码器(Packet Encoder)相连，在发送读/写响应包时，会从FIFO中提取ID对应的请求信息(包含头微片和部分体微片中的信息)，然后重组成头微片和部分体微片，并且释放ID锁(将对应位置0)。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明。
图1是本发明一种面向片上网络从设备的非对齐传输网络接口的流程图；
图2是本发明从设备非对齐网络传输接口的典型应用场景流程图；
图3是本发明中若干种不同的地址相对于对齐位置的偏移量下的数据拼接情况示意图；
图4是本发明中数据拼接/拆分模块的整合方案的示意图。
具体实施方式
以下结合附图对本发明的实例进行说明，应当理解，此处所描述的优选实例仅用于说明和解释本发明，并不用于限定本发明。
本发明提出了一种面向片上网络从设备的非对齐传输网络接口架构，该架构主要由异步总线桥，非对齐协议传输转换(数据拼接与拆分)模块，读写通道整合模块(包编码器和包解码器)，请求FIFO，ID锁五部分组成，异步总线桥模块主要负责异步时钟域的信号传递，非对齐协议传输转换(数据拼接与拆分)模块主要完成地址非对齐情况下数据的拼接和拆分，读写通道整合模块用于对网络数据包进行打包和解包，请求FIFO用于存储请求通道的数据，ID锁用于实现不同ID的Outstanding传输。
如图1所示，NoD-Router(NoD的路由器结点)具备两个端口，CDI数据输入端口和CDO数据输出端口，每个端口中都包括时钟信号，数据信号，以及Valid、Ready握手信号。
NoD-Router的CDO端口的各信号经由从设备接口(Slave Interface)中的异步桥模块(Async Bridge)传入通道转换器(Channel Converter)的CDI接口，再进入写通道转换模块(Write Channel Converter)。写通道转换模块由包解码器(Packet Decoder)，数据拼接/拆分器(Spliter/Merger)和目标总线(从设备IP总线)的写通道相连(例如AXI的W和AW通道)，在解码到包头时即将传输ID(Transfer ID，TID)和ID锁中的对应位比对，若ID锁中对应位置为1，则表示该ID传输被占位。此时写通道转换模块会暂停流水线，等待该ID锁解开(即上一次对应ID传输完成)，之后再进行这一次相关ID的传输，同时将请求信息(包含头微片和部分体微片中的信息)传入请求FIFO。数据拼接/拆分器(Spliter/Merger)主要根据起始地址和长度拼接/拆分数据，以完成非对齐传输适配。
NoD-Router的CDI端口的各信号经由通道转换器(Channel Converter)的CDO通道通过从设备接口(Slave Interface)中的异步桥模块(Async Bridge)传入。通道转换器(Channel Converter)的CDO通道经由读/响应通道转换模块(Read/Response ChannelConverter)中的目标总线(从设备IP总线)的读/响应通道(例如AXI的R,AR和B通道)，和数据拼接/拆分器(Spliter/Merger)，包编码器(Packet Encoder)相连，在发送读/写响应包时，会从FIFO中提取ID对应的请求信息(包含头微片和部分体微片中的信息)，然后重组成头微片和部分体微片，并且释放ID锁(将对应位置0)。
典型应用是连接AXI-FULL总线的相关从设备IP。图2展示了该从设备IP的一个典型应用场景，其中DSP和AI芯片通过DDR完成数据交换，片上网络总线协议带宽为128bit，而DDR IP核的AXI总线数据位宽为256bit，需要支持单字(32bit)的非对齐传输，图3展示了若干种不同的地址相对于对齐位置的偏移量(Address Offset)情况下的数据拼接情况,由于DDR IP核的AXI总线数据位宽为256bit，因此一共有8种不同的数据拼接/拆分方式，对于片上网络和目标总线(从设备IP总线协议)之间每种可能的数据拼接/拆分方式，都需要设计相应的拼接/拆分模块。在连接时通过地址相对于对齐位置的偏移量(Address Offset)经由一个MUX将带数据的总线束(Bus Bundle)送入对应的拼接/拆分器，拼接/拆分完成后再由一个DEMUX将带数据的总线束返回，如图4所示，这种数据拼接/拆分模块的整合方案，根据不同的地址偏移量对拼接模块进行专用设计，和将所有数据包都拆分成最小传输单元的方案相比，减小了数据传输的延迟，增大了吞吐量。
假定AXI的总线束中ID宽度为4位，则由于ID锁的作用，DSP和AI可以同时使用16个传输ID
(TID)和DDR进行交互而不造成从设备接口的阻塞，其缓存一致性交由DDR控制器IP进行维护。

Claims (4)

1.一种面向片上网络从设备的非对齐传输网络接口架构，其特征在于：面向片上网络从设备的非对齐传输网络接口主要由异步总线桥，非对齐协议传输转换模块，读写通道整合模块，请求FIFO，ID锁五部分组成，异步总线桥模块主要负责异步时钟域的信号传递，非对齐协议传输转换模块主要完成地址非对齐情况下数据的拼接和拆分，其读写通道整合模块中包括包编码器和包解码器，读写通道整合模块用于对网络数据包进行打包和解包，请求FIFO用于存储请求通道的数据，ID锁用于实现不同ID的Outstanding传输。
2.根据权利要求1所述的一种面向片上网络从设备的非对齐传输网络接口架构，其特征在于：该网络传输接口中支持Outstanding传输的方式，即使用ID锁进行非对齐协议传输转换模块中写通道转换模块和和读/响应通道转换模块同步的方式。
3.根据权利要求2所述的网络传输方式，其特征在于：包编码器在发送读/写响应包时，会从FIFO中提取ID对应的请求信息，并释放ID锁；包解码器在解码到包头时即将传输ID和ID锁中的对应位比对，若ID锁中对应位置为1，则表示该ID传输被占位。
4.根据权利要求1所述的一种面向片上网络从设备的非对齐传输网络接口架构，其特征在于：该网络传输接口根据不同地址偏移量单独设计针对非对齐数据进行拼接/拆分的模块的整合；对于片上网络和目标总线之间每种可能的数据拼接/拆分方式，都需设计相应的拼接/拆分模块；在连接时通过地址相对于对齐位置的偏移量经由一个MUX将带数据的总线束送入对应的拼接/拆分器，拼接/拆分完成后再由一个DEMUX将带数据的总线束返回。
CN202210294220.4A 2022-03-24 2022-03-24 一种面向片上网络从设备的非对齐传输网络接口架构 Pending CN115827533A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210294220.4A CN115827533A (zh) 2022-03-24 2022-03-24 一种面向片上网络从设备的非对齐传输网络接口架构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210294220.4A CN115827533A (zh) 2022-03-24 2022-03-24 一种面向片上网络从设备的非对齐传输网络接口架构

Publications (1)

Publication Number Publication Date
CN115827533A true CN115827533A (zh) 2023-03-21

Family

ID=85522477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210294220.4A Pending CN115827533A (zh) 2022-03-24 2022-03-24 一种面向片上网络从设备的非对齐传输网络接口架构

Country Status (1)

Country Link
CN (1) CN115827533A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118363904A (zh) * 2024-06-18 2024-07-19 无锡芯光互连技术研究院有限公司 TileLink总线到APB总线的转换方法和芯片

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118363904A (zh) * 2024-06-18 2024-07-19 无锡芯光互连技术研究院有限公司 TileLink总线到APB总线的转换方法和芯片

Similar Documents

Publication Publication Date Title
US7110400B2 (en) Random access memory architecture and serial interface with continuous packet handling capability
US7996588B2 (en) Method and apparatus for real-time transport of multi-media information in a network
JP4571671B2 (ja) 通信モジュールのメッセージメモリのデータへアクセスする方法および装置
US9021171B2 (en) Bus system including a master device, a slave device, an interconnector coupled between the master device and the slave device, and an operating method thereof
WO2022166427A1 (zh) 用于互联裸芯的数据传输事件
US20100306511A1 (en) Communication data processor and communication data processing method
US20040015598A1 (en) Method for increasing the transmit and receive efficiency of an embedded ethernet controller
CN111339003A (zh) 一种基于fpga的通用多通道数据发送系统及方法
JP2005505200A (ja) データ有効インジケータ及びスキュー不耐性データグループを有するパラレルデータ通信
CN114679424B (zh) 一种多裸芯集成微系统dma实现方法
US20110019685A1 (en) Method and system for packet preemption for low latency
CN115827533A (zh) 一种面向片上网络从设备的非对齐传输网络接口架构
WO2020087276A1 (zh) 大数据运算加速系统和芯片
EP1665694B1 (en) Channel bonding of a plurality of multi-gigabit transceivers
WO2009137996A1 (zh) 存储设备级联方法、存储系统及存储设备
WO2022266959A1 (zh) 一种芯片测试电路和方法
EP1249971B1 (en) Network Interface Using Programmable Delay and Frequency Doubler
WO2003049488A1 (en) Interface to operate groups of inputs/outputs
CN115982071A (zh) 一种面向ddr3控制器的片上网络转换接口
US8468287B2 (en) Information processor and information processing method
US8312208B2 (en) Memory access controller and method implementing packet processing
WO2020087275A1 (zh) 大数据运算加速系统执行运算的方法
CN115794434B (zh) 一种基于共享存储的多裸芯集成微系统及多裸芯交互方法
CN112597086B (zh) 一种基于AXI总线的RapidIO接口转换方法
US20240313781A1 (en) Programmable logic fabric as die to die interconnect

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination