CN116005254A - 外延生长方法及外延硅片 - Google Patents

外延生长方法及外延硅片 Download PDF

Info

Publication number
CN116005254A
CN116005254A CN202211677623.3A CN202211677623A CN116005254A CN 116005254 A CN116005254 A CN 116005254A CN 202211677623 A CN202211677623 A CN 202211677623A CN 116005254 A CN116005254 A CN 116005254A
Authority
CN
China
Prior art keywords
epitaxial
reaction chamber
layer
silicon wafer
epitaxial growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211677623.3A
Other languages
English (en)
Inventor
张远超
王力
梁鹏欢
张奔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Eswin Silicon Wafer Technology Co Ltd
Xian Eswin Material Technology Co Ltd
Original Assignee
Xian Eswin Silicon Wafer Technology Co Ltd
Xian Eswin Material Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Eswin Silicon Wafer Technology Co Ltd, Xian Eswin Material Technology Co Ltd filed Critical Xian Eswin Silicon Wafer Technology Co Ltd
Priority to CN202211677623.3A priority Critical patent/CN116005254A/zh
Priority to TW112105933A priority patent/TW202325921A/zh
Publication of CN116005254A publication Critical patent/CN116005254A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明提供了一种外延生长方法及外延硅片,属于半导体制造技术领域。外延生长方法,应用于外延生长设备,所述外延生长设备包括反应腔室和位于所述反应腔室内的基座,所述外延生长方法包括:将抛光后的硅片放置在所述基座上;利用硅源气体在抛光后的硅片上依次沉积预制层和外延层,使得所述预制层的致密度高于所述外延层的致密度。本发明的技术方案能够抑制或防止重掺衬底中的杂质向外延层的扩散,减小重掺外延片的过渡区宽度。

Description

外延生长方法及外延硅片
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种外延生长方法及外延硅片。
背景技术
外延生长是指在单晶硅衬底上,通过外延(epitaxy)技术生长一层单晶薄膜(晶向与衬底晶向一致)的工艺过程。外延片的整个生产流程包括长晶(多晶硅料拉制硅晶棒)→成型(切片研磨)→抛光(双面抛光)→清洗(去除表面微粒、金属离子和有机物)→外延(气相沉积)五大工序,其中外延作为最后一道重要工序,可以改善抛光片的晶体性质、原生缺陷、电阻率以及平坦度等。
在利用化学气相沉积方法生长外延层时,外延层中所含的杂质除来自掺杂源外,还来自重掺衬底中的杂质。通常把外延生长过程中由于高温使得重掺衬底中的杂质蒸发挥发进入外延层的现象称为自掺杂,重掺衬底中的杂质在外延生长过程中主要通过气相运输和固相扩散进入到外延层中,从而影响外延硅片的产品良率。
发明内容
为了解决上述技术问题,本发明提供一种外延生长方法及外延硅片,能够抑制或防止重掺衬底中的杂质向外延层的扩散,减小重掺外延片的过渡区宽度。
为了达到上述目的,本发明实施例采用的技术方案是:
一种外延生长方法,应用于外延生长设备,所述外延生长设备包括反应腔室和位于所述反应腔室内的基座,所述外延生长方法包括:
将抛光后的硅片放置在所述基座上;
利用硅源气体在抛光后的硅片上依次沉积预制层和外延层,使得所述预制层的致密度高于所述外延层的致密度。
一些实施例中,形成所述预制层的硅源气体流量大于形成所述外延层的硅源气体流量。
一些实施例中,形成所述预制层的硅源气体流量为11-13L/Min;
形成所述外延层的硅源气体流量为8-10L/Min。
一些实施例中,所述预制层的厚度为0.23~1μm。
一些实施例中,形成所述预制层的沉积时长为15-25s,
形成所述外延层的沉积时长为85-95s。
一些实施例中,在所述抛光后的硅片上沉积预制层之前,所述方法还包括:
对所述反应腔室进行加热,升温速率为每秒10~15℃,升温时长大于30s,升温至1120℃以上;
向加热后的所述反应腔室内通入氢气,对所述反应腔室进行吹扫;
向所述反应腔室内通入刻蚀气体,对所述硅片表面进行清洁。
一些实施例中,所述氢气的气体流量大于65L/Min。
一些实施例中,所述反应腔室的生产功率设定范围为58/14至82/20,58/14中,58为所述反应腔室的顶部加热模组的输出功率百分比,14为所述反应腔室的底部加热模组的输出功率百分比;82/20中,82为所述反应腔室的顶部加热模组的输出功率百分比,20为所述反应腔室的底部加热模组的输出功率百分比。
一些实施例中,在所述抛光后的硅片上沉积外延层之后,所述方法还包括:
对所述反应腔室进行冷却,降温速率不低于10℃/s。
本发明实施例还提供了一种外延硅片,采用如上所述的外延生长方法得到。
本发明的有益效果是:
本实施例中,在抛光后的硅片上沉积外延层之前,在抛光后的硅片上沉积预制层,所述预制层的致密度高于所述外延层的致密度,预制层能够防止硅片中的杂质向外延层的扩散,降低自掺杂,减小重掺外延片的过渡区宽度。
附图说明
图1表示理想化的SRP测试曲线示意图;
图2表示现有外延硅片的SRP测试曲线示意图;
图3表示本发明实施例外延生长方法的流程示意图;
图4表示本发明实施例外延硅片的结构示意图;
图5表示本发明实施例外延硅片的SRP测试曲线示意图。
附图标记
1硅片
2预制层
3外延层
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例的附图,对本发明实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于所描述的本发明的实施例,本领域普通技术人员所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在重掺杂外延硅片的SRP(Spreading resistance profile,扩散电阻分布)测试中,理想状态下的测试数据曲线如图1所示,此时的过渡区宽度为零。但是由于衬底和外延层之间的自掺杂现象,导致过渡区的宽度增加,如图2所示,过渡区宽度大于1.2μm,影响了硅片的产品良率。
本发明提供一种外延生长方法及外延硅片,能够抑制或防止重掺衬底中的杂质向外延层的扩散,减小重掺外延片的过渡区宽度。
本发明实施例提供一种外延生长方法,应用于外延生长设备,所述外延生长设备包括反应腔室和位于所述反应腔室内的基座,所述外延生长方法包括:
将抛光后的硅片放置在所述基座上;
利用硅源气体在抛光后的硅片上依次沉积预制层和外延层,使得所述预制层的致密度高于所述外延层的致密度。
本实施例中,在抛光后的硅片上沉积外延层之前,在抛光后的硅片上沉积预制层,所述预制层的致密度高于所述外延层的致密度,预制层能够防止硅片中的杂质向外延层的扩散,降低自掺杂现象,提高外延硅片的产品良率。
在形成预制层之后,可以进行正常的外延层生长工艺,在预制层上制备外延层。
一些实施例中,形成所述预制层的硅源气体流量大于形成所述外延层的硅源气体流量。
一些实施例中,所述预制层的厚度可以为0.23~1μm。这样不会对外延硅片的厚度造成太大的影响,另外,可以有效阻挡或防止硅片中的杂质向外延层的扩散。具体地,预制层的厚度可以为0.25μm、0.5μm、0.75μm或1μm。
形成所述预制层的硅源气体流量可以为11-13L/Min;形成所述外延层的硅源气体流量为可以8-10L/Min。
在形成所述预制层的硅源气体流量为11-13L/Min时,可以快速在硅片上形成一层厚度为0.23~1μm的预制层,如果形成所述预制层的硅源气体流量过小,无法快速在硅片上形成一层厚度为0.23~1μm的预制层,如果形成所述预制层的硅源气体流量过大,形成预制层的厚度过大,会影响整个外延硅片的性能。
在形成所述预制层的硅源气体流量为11-13L/Min时,可以在硅片上快速形成一层致密性较高的预制层,预制层能够防止硅片中的杂质向外延层的扩散,降低自掺杂现象,提高外延硅片的产品良率。
具体地,形成所述预制层的硅源气体流量可以为11L/Min、12L/Min或13L/Min;形成所述外延层的硅源气体流量可以为8L/Min、9L/Min或10L/Min。
本实施例中,预制层主要用于阻挡或防止硅片中的杂质向外延层的扩散,因此,预制层的厚度无需太大,形成所述预制层的沉积时长小于形成所述外延层的沉积时长。
一些实施例中,形成所述预制层的沉积时长可以为15-25s,比如15s、16s、17s、18s、19s、20s、21s、22s、23s、24s或25s;形成所述外延层的沉积时长可以为85-95s,比如85s、86s、87s、88s、89s、90s、91s、92s、93s、94s或95s。
一些实施例中,所述反应腔室的生产功率(Power)设定范围为58/14至82/20,58/14中,58为所述反应腔室的顶部加热模组的输出功率百分比,14为反应腔室的底部加热模组的输出功率百分比;82/20中,82为反应腔室的顶部加热模组的输出功率百分比,20为反应腔室的底部加热模组的输出功率百分比。在反应腔室的生产功率设定范围为58/14至82/20时,可以最优地减少晶向滑移和提高外延层电阻率的均一性。
具体地,反应腔室的生产功率可以为58/14、70/17或82/20,其中,反应腔室的底部加热模组的输出功率百分比与反应腔室的顶部加热模组的输出功率百分比是对应的,反应腔室的顶部加热模组的输出功率百分比为70时,反应腔室的底部加热模组的输出功率百分比为17;反应腔室的顶部加热模组的输出功率百分比为58时,反应腔室的底部加热模组的输出功率百分比为14;反应腔室的顶部加热模组的输出功率百分比为82时,反应腔室的底部加热模组的输出功率百分比为20。
一具体示例中,如图3所示,外延生长方法包括以下步骤:
步骤1、加载硅片,将抛光后的硅片放置在反应腔室的基座上,反应腔室的初始温度为T1,T1可以为700~800℃,对所述反应腔室进行加热,升温速率为每秒10~15℃,升温时长大于30s,升温至1120℃以上;
对反应腔室进行迅速升温可以去除反应腔室内的氧化物,避免氧化物影响外延层的质量。其中,硅片可以为N型掺杂剂(N+)或P型掺杂剂(P+)重掺杂的单晶硅片。
步骤2、向加热后的所述反应腔室内通入氢气,对所述反应腔室进行吹扫;
加热后的所述反应腔室的温度为T4,通入氢气对所述反应腔室进行吹扫,可以清除加载硅片时可能进入反应腔室的氮气。所述氢气的气体流量可以大于65L/Min,Power设定为74/18,74为反应腔室的顶部加热模组的输出功率百分比,18为反应腔室的底部加热模组的输出功率百分比,此阶段持续时间可以为40s。
步骤3、向所述反应腔室内通入刻蚀气体,对所述硅片表面进行清洁;
其中,刻蚀气体可以为HCl,此时可以继续向反应腔室通入氢气,氢气的气体流量可以大于65L/Min,HCl的气体流量可以为0.9L/Min,通气时间为20s,步骤3持续总时间可以为30s,Power设定为74/18,74为反应腔室的顶部加热模组的输出功率百分比,18为反应腔室的底部加热模组的输出功率百分比。
向所述反应腔室内通入刻蚀气体,一方面可以去除硅片表面附着的颗粒物以及损伤层,另一方面可以调节硅片的平坦度,在氢气氛围下通入刻蚀气体,能更加高效去除掉硅片表面残留的氧化物和有机物。
步骤4、在T3温度下,在抛光后的硅片上沉积预制层;
可以向反应腔室内通入TCS气体以生长预制层,流量可以为12L/Min,主掺杂气体流量可以为0.25L/Min,沉积时间可以为20s,Power设定为80/20,80为反应腔室的顶部加热模组的输出功率百分比,20为反应腔室的底部加热模组的输出功率百分比。提高反应腔室的工作功率可以加速预制层的沉积生长。
其中,主掺杂气体可以为硼源气体,砷源气体或磷源气体。
步骤5、在T2温度下,在预制层上沉积外延层;
可以向反应腔室内通入TCS气体以生长外延层,TCS气体流量可以为9L/Min,主掺杂气体流量可以为0.24L/Min,Power设定为76/18.5,76为反应腔室的顶部加热模组的输出功率百分比,18.5为反应腔室的底部加热模组的输出功率百分比,沉积时间为90s,T2温度至少为1120℃。
步骤6、对所述反应腔室进行冷却,降温速率不低于10℃/s。
在生长外延层后,将反应腔室的温度从T2降至T1,降温速率不低于10℃/s,这样可以提高生产效率,保证外延硅片的产量。之后可以卸载外延硅片。
经过上述步骤1-6即可得到如图4所示的外延硅片,包括硅片1、预制层2和外延层3。图5表示本发明实施例外延硅片的SRP测试曲线示意图,可以看出,通过采用本实施例的技术方案可以降低重掺杂衬底中的自掺杂问题,抑制或防止重掺杂衬底中掺杂剂向外延层的扩散,将过渡区的宽度降至0.68μm。
本发明实施例还提供了一种外延硅片,采用如上所述的外延生长方法得到,能够抑制或防止重掺杂衬底中掺杂剂向外延层的扩散,将过渡区的宽度降至0.68μm。
本发明实施例还提供一种电子器件。根据本发明的实施例,上述电子器件具有以上实施例的方法处理得到的外延硅片或以上实施例的外延硅片。由此,上述电子器件具有上述外延硅片的所有优点,在此不再赘述。
需要说明,本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于实施例而言,由于其基本相似于产品实施例,所以描述得比较简单,相关之处参见产品实施例的部分说明即可。
在上述实施方式的描述中,具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种外延生长方法,其特征在于,应用于外延生长设备,所述外延生长设备包括反应腔室和位于所述反应腔室内的基座,所述外延生长方法包括:
将抛光后的硅片放置在所述基座上;
利用硅源气体在抛光后的硅片上依次沉积预制层和外延层,使得所述预制层的致密度高于所述外延层的致密度。
2.根据权利要求1所述的外延生长方法,其特征在于,
形成所述预制层的硅源气体流量大于形成所述外延层的硅源气体流量。
3.根据权利要求2所述的外延生长方法,其特征在于,形成所述预制层的硅源气体流量为11-13L/Min;
形成所述外延层的硅源气体流量为8-10L/Min。
4.根据权利要求1所述的外延生长方法,其特征在于,所述预制层的厚度为0.23~1μm。
5.根据权利要求2所述的外延生长方法,其特征在于,
形成所述预制层的沉积时长为15-25s,
形成所述外延层的沉积时长为85-95s。
6.根据权利要求1所述的外延生长方法,其特征在于,在所述抛光后的硅片上沉积预制层之前,所述方法还包括:
对所述反应腔室进行加热,升温速率为每秒10~15℃,升温时长大于30s,升温至1120℃以上;
向加热后的所述反应腔室内通入氢气,对所述反应腔室进行吹扫;
向所述反应腔室内通入刻蚀气体,对所述硅片表面进行清洁。
7.根据权利要求6所述的外延生长方法,其特征在于,所述氢气的气体流量大于65L/Min。
8.根据权利要求1所述的外延生长方法,其特征在于,所述反应腔室的生产功率设定范围为58/14至82/20,58/14中,58为所述反应腔室的顶部加热模组的输出功率百分比,14为所述反应腔室的底部加热模组的输出功率百分比;82/20中,82为所述反应腔室的顶部加热模组的输出功率百分比,20为所述反应腔室的底部加热模组的输出功率百分比。
9.根据权利要求1所述的外延生长方法,其特征在于,在所述抛光后的硅片上沉积外延层之后,所述方法还包括:
对所述反应腔室进行冷却,降温速率不低于10℃/s。
10.一种外延硅片,其特征在于,采用如权利要求1-9中任一项所述的外延生长方法得到。
CN202211677623.3A 2022-12-26 2022-12-26 外延生长方法及外延硅片 Pending CN116005254A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211677623.3A CN116005254A (zh) 2022-12-26 2022-12-26 外延生长方法及外延硅片
TW112105933A TW202325921A (zh) 2022-12-26 2023-02-18 磊晶生長方法及磊晶矽片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211677623.3A CN116005254A (zh) 2022-12-26 2022-12-26 外延生长方法及外延硅片

Publications (1)

Publication Number Publication Date
CN116005254A true CN116005254A (zh) 2023-04-25

Family

ID=86034842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211677623.3A Pending CN116005254A (zh) 2022-12-26 2022-12-26 外延生长方法及外延硅片

Country Status (2)

Country Link
CN (1) CN116005254A (zh)
TW (1) TW202325921A (zh)

Also Published As

Publication number Publication date
TW202325921A (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
US7341787B2 (en) Process for producing highly doped semiconductor wafers, and dislocation-free highly doped semiconductor wafers
JPH05347249A (ja) 低温シリコン・エピタキシアル成長方法
EP1684335A1 (en) Process for producing silicon epitaxial wafer
JP2012506629A (ja) 半導体デバイス製造方法、半導体デバイス、及び半導体デバイス製造設備
JP3454033B2 (ja) シリコンウェーハおよびその製造方法
WO2001016408A1 (fr) Plaquette de silicium epitaxiale
US8329532B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
CN113964016A (zh) 碳化硅外延晶片的制造方法
KR100625822B1 (ko) 실리콘 웨이퍼 및 그의 제조 방법
JP2911694B2 (ja) 半導体基板及びその製造方法
KR100347141B1 (ko) 에피택셜 실리콘 웨이퍼 제조 방법
US20070140828A1 (en) Silicon wafer and method for production of silicon wafer
CN116005254A (zh) 外延生长方法及外延硅片
US20080242067A1 (en) Semiconductor substrate and method of manufacture thereof
US20040214412A1 (en) Method of growing a semiconductor layer
JP2001274167A (ja) シリコン半導体基板およびその製造方法
JP2013051348A (ja) エピタキシャルウェーハ及びその製造方法
JP5830215B2 (ja) エピタキシャルウエーハ並びにその製造方法
KR101184380B1 (ko) 에피택셜 웨이퍼 제조 방법, 이를 적용한 에피택셜 웨이퍼,및 반도체 소자
EP0371901A2 (en) Thick epitaxial films with abrupt junctions
Nagao et al. Crystalline film quality in reduced pressure silicon epitaxy at low temperature
JP2003188107A (ja) 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ
JPS6052574B2 (ja) エピタキシヤル成長方法
CN117373907A (zh) 一种半导体结构的制造方法
KR101224568B1 (ko) 에피택셜 웨이퍼의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 710000 room 1-3-029, No. 1888, Xifeng South Road, high tech Zone, Xi'an, Shaanxi Province

Applicant after: Xi'an Yisiwei Material Technology Co.,Ltd.

Applicant after: XI'AN ESWIN SILICON WAFER TECHNOLOGY Co.,Ltd.

Address before: 710000 room 1-3-029, No. 1888, Xifeng South Road, high tech Zone, Xi'an, Shaanxi Province

Applicant before: Xi'an yisiwei Material Technology Co.,Ltd.

Applicant before: XI'AN ESWIN SILICON WAFER TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information