CN115966591A

CN115966591A - 超结mos器件及其制造方法

Info

Publication number: CN115966591A
Application number: CN202111183959.XA
Authority: CN
Inventors: 赵龙杰; 张新; 郑芳
Original assignee: Wuxi China Resources Huajing Microelectronics Co Ltd
Current assignee: Wuxi China Resources Huajing Microelectronics Co Ltd
Priority date: 2021-10-11
Filing date: 2021-10-11
Publication date: 2023-04-14

Abstract

本发明提供了一种超结MOS器件及其制造方法，在栅极两侧的衬底中分别形成纵向深度较大的深阱和纵向深度较浅的正常阱，在器件的开关过程中导走空穴时使其更多的走深阱一侧，且深阱的第二导电类型离子的掺杂浓度相对偏高，因此可以降低寄生晶体管的等效电阻，有效地抑制了寄生晶体管的开启，进而提高UIS能力。

Description

超结MOS器件及其制造方法

技术领域

本发明涉及半导体器件制造技术领域，特别涉及一种超结MOS器件及其制造方法。

背景技术

常规结构的VDMOS(vertical double-diffused metal oxide semiconductor，垂直双扩散金属氧化物半导体场效应晶体管)，随着击穿电压的提高，外延层电阻率和厚度需要增大，导致导通电阻将会很大，导通电阻Rdson与击穿电压BV关系为：Rdson∝BV^2.5，这就是通常所说的‘硅极限’。为了减小导通电阻或突破硅极限，现在主流的技术是采用超结技术,它的基本原理是电荷平衡原理，通过在普通功率MOS晶体管的漂移区中引入彼此间隔的P柱和N柱的超结结构，大大改善了普通MOS晶体管的导通电阻与击穿电压之间的折中关系。

超结MOS器件的UIS(Unclamped Inductive Switching，非嵌位感性负载开关过程)能力是超结MOS器件可靠性的重要指标，目前，如何改善超结MOS器件的UIS能力，是本领域技术人员研究的热点问题之一。

发明内容

本发明的目的在于提供一种超结MOS器件及其制造方法，能够改善超结MOS器件的UIS能力。

为实现上述目的，本发明提供一种超结MOS器件，其具有至少一个元胞结构，所述元胞结构包括形成在衬底中的第一导电类型柱、形成在所述第一导电类型柱两侧的衬底中的第二导电类型柱、形成在所述衬底的顶面上的栅极，形成在所述栅极两侧的第二导电类型柱顶部中的第二导电类型阱、形成在所述栅极两侧且位于所述第二导电类型阱的顶部中的第一导电类型源区，其中，所述栅极一侧的第二导电类型阱为纵向延伸深度较大的深阱，所述栅极另一侧的第二导电类型阱为纵向延伸深度浅于所述深阱的正常阱。

可选地，所述深阱中的第二导电类型离子的掺杂浓度比所述正常阱中的第二导电类型离子的掺杂浓度高。

可选地，所述深阱在所述栅极底部下方的横向延伸宽度大于所述正常阱。

可选地，所述深阱和所述正常阱的纵向延伸深度之差为1μm～3μm。

可选地，所述衬底具有核心区和位于所述核心区外围的终端区，所述元胞结构形成在所述核心区中，所述终端区与所述核心区交界的区域的衬底中形成有第二导电类型的主结，所述主结与所述深阱的纵向深度相同。

基于同一发明构思，本发明还提供一种超结MOS器件的制造方法，其包括：

提供一具有至少一个元胞区的衬底，在所述元胞区的衬底中形成第一导电类型柱以及位于所述第一导电类型柱两侧的第二导电类型柱；

在所述第一导电类型柱两侧的第二导电类型柱顶部中形成第二导电类型阱，且所述第一导电类型柱一侧的第二导电类型阱为纵向延伸深度较大且第二导电类型离子的掺杂浓度较高的深阱，所述第一导电类型柱另一侧的第二导电类型阱为纵向延伸深度浅于所述深阱且第二导电类型离子的掺杂浓度低于所述深阱的正常阱；

在所述元胞区的衬底表面上形成栅介质层和栅极，所述栅极位于所述第一导电类型柱上方并分别横向延伸到所述深阱的部分顶面和所述正常阱的部分顶面上；

在所述深阱和所述正常阱中形成分居所述栅极两侧的第一导电类型源区。

可选地，在所述第一导电类型柱两侧的第二导电类型柱顶部中形成所述深阱和所述正常阱的步骤包括：

采用第二导电类型离子对所述第一导电类型柱两侧的第二导电类型柱顶部进行第一阱离子注入；

掩蔽所述第一导电类型柱一侧的第二导电类型柱顶部，并采用第二导电类型离子对所述第一导电类型柱另一侧的第二导电类型柱顶部进行第二阱离子注入，且所述第二阱离子注入的纵向深度和在所述第一导电类型柱顶部的横向延伸宽度均大于所述第一阱离子注入；

进行退火工艺推阱，以在所述第一导电类型柱两侧的第二导电类型柱顶部中形成所述深阱和所述正常阱；

或者，在所述第一导电类型柱两侧的第二导电类型柱顶部中形成所述深阱和所述正常阱的步骤包括：

掩蔽所述第一导电类型柱一侧的第二导电类型柱顶部，并采用第二导电类型离子对所述第一导电类型柱另一侧的第二导电类型柱顶部进行第二阱离子注入；

采用第二导电类型离子对所述第一导电类型柱两侧的第二导电类型柱顶部均进行第一阱离子注入，且所述第二阱离子注入的纵向深度大于所述第一阱离子注入的纵向深度；

进行退火工艺推阱，以在所述第一导电类型柱两侧的第二导电类型柱顶部中形成所述深阱和所述正常阱。

可选地，所述第二阱离子注入的参数包括：离子注入剂量为2E13/cm²～1E14/cm²，注入能量为50KeV～300KeV。

可选地，所述衬底具有核心区以及位于所述核心区外围的终端区，所述元胞区位于所述核心区中，所述终端区与所述核心区交界的区域为待形成主结的区域；在所述第一阱离子注入时，一道掩蔽包括待形成主结的区域在内的终端区；在对所述第一导电类型柱另一侧的第二导电类型柱顶部进行第二阱离子注入时，一道对所述待形成主结的区域的衬底顶部进行第二阱离子注入，以在进行退火工艺推阱后，一道在终端区中形成主结。

与现有技术相比，本发明的技术方案至少具有以下有益效果之一：

1、在栅极一侧的衬底中形成纵向深度较大的深阱，在栅极的另一侧的衬底中形成纵向深度较浅的正常阱，在器件的开关过程中导走空穴时使其更多的走深阱一侧，可以降低寄生晶体管的等效电阻，有效地抑制了寄生晶体管的开启，进而提高UIS能力。

2、深阱的存在让栅介质层处的高电场区域(即衬底的表面电场强度)转移到深阱一侧，由此让栅介质层与衬底界面处的表面电场强度下降，从而有效保护了栅介质层，使得器件更不容易出现损伤，提高了器件的鲁棒性。

3、深阱的存在，同时也使得电离碰撞点转向了深阱一侧，能够优化器件在关断时候的电流，从而改善过冲现象。

4、制造过程中，可以利用形成主结的掩膜版和离子注入来形成深阱，因此无需增加掩膜版，不会明显增加额外的工艺成本。

附图说明

图1是一种常规的超结MOS器件的一个元胞结构的剖面结构示意图。

图2是本发明具体实施例的超结MOS器件的一个元胞结构的剖面结构示意图。

图3是本发明具体实施例的超结MOS器件与现有技术中的超结MOS器件的电场分布图。

图4是本发明具体实施例的超结MOS器件与现有技术中的超结MOS器件的空穴浓度分布曲线。

图5是本发明具体实施例的超结MOS器件的制造方法流程图。

图6至图10是本发明一实施例的超结MOS器件的制造方法流程中的器件剖面结构示意图。

图11至图13是本发明另一实施例的超结MOS器件的制造方法流程中的器件剖面结构示意图。

其中，各图中的附图标记具体如下：

100、200-衬底，101、201-第一导电类型柱；102、202-第二导电类型柱；103、203a-正常阱；104、204-源区；105、205-栅极；200a-半导体基底；200b-半导体外延层；200c-深沟槽；202a-离子注入区；203b-深阱；203-第一阱离子注入区；203’-第二阱离子注入区；206-栅介质层；207-场氧层；301-第一图案化光刻胶层；301a-第一阱开口；302-第二图案化光刻胶层；302a-第二阱开口；302b-主结开口；I-核心区；II-终端区。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为"在…上"、"连接到"其它元件或层时，其可以直接地在其它元件或层上、连接其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为"直接在…上"、"直接连接到"其它元件或层时，则不存在居间的元件或层。尽管可使用术语第一、第二等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在……之下”、“在下面”、“下面的”、“在……之上”、“在上面”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在……之下”、“在下面”、“下面的”元件或特征将取向为在其它元件或特征“上”。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的"一"、"一个"和"所述/该"也意图包括复数形式，除非上下文清楚的指出另外的方式。还应明白术语“包括”用于确定可以特征、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语"和/或"包括相关所列项目的任何及所有组合。

正如背景技术中所述，超结MOS器件的UIS(Unclamped Inductive Switching，非嵌位感性负载开关过程)能力是超结MOS器件可靠性的重要指标，目前，如何改善超结MOS器件的UIS能力，是本领域技术人员研究的热点问题之一。

以第一导电类型柱为N型，第二导电类型为P型为例，请参考图1，现有的常规超结MOS器件的元胞结构，通常包括：形成在衬底100中的N柱101，形成在N柱101两侧的衬底中的P柱(P-Pillar)102，分别形成在两个P柱102顶端的P阱103，形成在衬底表面上的栅极105以及形成在栅极105两侧的P阱103中的源区104，且栅极105与P阱103和源区104均有交叠，两个P阱103关于栅极105的中心轴呈轴对称分布。

对于上述超结MOS器件，P阱103附近不可避免地寄生着一个双极型晶体管BJT，P阱103构成寄生BJT的基区，同时寄生BJT的集电区与发射区也分别为超结MOS晶体管的漏区和源区，且寄生BJT存在从源区到P阱103的等效电阻RB。当超结MOS器件处于关断状态时，随着漏源电压的增加，器件内部电场逐渐增大，泄漏电流也随之增大，部分泄漏电流流过寄生BJT时，等效电阻RB两端产生压降，该压降等于寄生BJT的V_BE，超结MOS器件接近雪崩击穿时，泄漏电流急剧增大，如果该RB上的压降足够使得寄生BJT开启，寄生BJT将引起二次击穿效应。由此可见，等效电阻RB也是决定超结MOS器件的UIS(Unclamped Inductive Switching，非嵌位感性负载开关过程)能力的关键因素之一。

基于此，本发明提供一种超结MOS器件及其制造方法，通过降低寄生晶体管的等效电阻来提高超结MOS器件的UIS能力。具体是设置栅极一侧为深阱、栅极另一侧为正常阱，由此形成关于栅极的中心轴呈不对称的阱结构设计，由此在导走空穴时更多的走深阱一侧，进而降低寄生晶体管的等效电阻RB，提高UIS能力。同时深阱的存在让栅介质层处的高电场区域转移到了深阱中，从而有效保护了栅介质层，提高了器件的鲁棒性。

以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

请参考图2，本发明一实施例提供一种一种超结MOS器件，其形成子啊衬底200上且具有至少一个元胞结构，每个元胞结构包括：形成在衬底200中的第一导电类型柱201，形成在第一导电类型柱201两侧的衬底200中的第二导电类型柱202，形成在衬底200的顶面上的栅极205，形成在栅极205两侧的第二导电类型柱202顶部中的第二导电类型阱203a、203b，形成在栅极205两侧且位于第二导电类型阱203a、203b的顶部中的第一导电类型源区204。

其中，衬底200可以是任意合适的衬底材料，例如是体硅等衬底，再例如是包括半导体基底(未图示)以及形成在半导体基底上的第一导电类型的半导体外延层(未图示)的衬底，其中，半导体基底可以是任意合适的半导体材料，例如硅、锗、碳化硅、砷化镓等等。多个第一导电类型柱201和多个第二导电类型柱202在衬底200中交替排列，可以形成并排设置的多个元胞结构，且相邻元胞结构共用交界处的第二导电类型柱202。

以第一导电类型为N型，第二导电类型为P型为例，第一导电类型的半导体外延层可以是掺杂有磷、砷等N型离子的硅、锗、碳化硅等半导体层。第一导电类型柱201为N柱，第二导电类型柱202为P柱。

栅极205为多晶硅栅极或者金属栅极，其与衬底200(即第一导电类型柱201和第二导电类型柱202)之间还夹有栅介质层206，栅介质层206可以是氧化硅或者高K介质等等。

第二导电类型阱203a、203b分设于栅极205两侧，且第二导电类型阱203a、203b关于栅极205的中心轴呈不对称分布，栅极205一侧的第二导电类型阱203b为纵向延伸深度较大且第二导电类型离子的掺杂浓度较高的深阱，栅极205另一侧的第二导电类型阱203a为纵向延伸深度浅于第二导电类型阱203b且第二导电类型离子的掺杂浓度低于第二导电类型阱203b的正常阱。可选地，第二导电类型阱203b(即深阱)的第二导电类型离子的掺杂浓度比第二导电类型阱203a(即正常阱)的第二导电类型离子的掺杂浓度高2E13/cm²～1E14/cm²。

进一步地，第二导电类型阱203b(即深阱)在栅极205底部的横向延伸宽度W2大于第二导电类型阱203a(即正常阱)在栅极205底部的横向延伸宽度W1。

图2中示出的是，第二导电类型阱203b为深阱，第二导电类型阱203a为正常阱，第二导电类型阱203b的纵向深度H2大于第二导电类型阱203a的纵向深度H1，且第二导电类型阱203b在栅极205底部的横向延伸宽度W2大于第二导电类型阱203a在栅极205底部的横向延伸宽度W1。可选地，H2-H1＝1μm～3μm，例如为2μm等。

但是本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，也可以是，第二导电类型阱203b为正常阱，第二导电类型阱203a为深阱。

而且本发明中所述的“栅极两侧的第二导电类型阱关于栅极的中心轴呈不对称分布”体现在栅极一侧的第二导电类型阱的纵向深度、在栅极底部的横向延伸宽度以及第二导电类型离子掺杂浓度均大于栅极另一侧的第二导电类型阱。

可选地，衬底200具有核心区(如图6中的I所示)和位于所述核心区外围的终端区(如图6中的II所示)，各个元胞结构均形成在该核心区中，且终端区与该核心区交界的区域的衬底200中形成有第二导电类型的主结(如图10中的203c所示)，该主结与深阱的纵向深度H2相同。

经测试发现，将在其他条件均相同的情况下得到的本发明的超结MOS器件和现有技术的超结MOS器件进行比较时发现，首先，请参考图3所示，现有技术的超结MOS器件中，其栅极两侧的阱深相同且关于栅极的中心轴呈轴对称分布，其栅介质层与衬底界面处存在高电场区域，且其栅极两侧的阱中的电场分布基本上关于栅极的中心轴呈轴对称分布；而本发明的超结MOS器件中，其栅极一侧为纵向深度、在栅极底部的横向延伸宽度和第二导电类型离子掺杂浓度均较大的深阱，其栅极另一侧为纵向深度、在栅极底部的横向延伸宽度和第二导电类型离子掺杂浓度均较小的正常阱，而且本发明中深阱的存在还能让栅介质层处的高电场区域转移到深阱一侧，由此让栅介质层与衬底界面处的表面电场强度下降，从而有效保护了栅介质层，使得器件更不容易出现损伤，提高了器件的鲁棒性。其次，如图4所示，在器件的开关过程中导走空穴时，现有技术的超结MOS器件中在其栅极两侧的阱中所走的空穴基本相同，而本发明的超结MOS器件中，空穴更多的走深阱一侧，且深阱的第二导电类型离子的掺杂浓度相对偏高，可以降低器件中寄生晶体管的等效电阻，有效地抑制寄生晶体管的开启，进而器件的提高UIS能力。此外，进一步地，本发明的超结MOS器件中，在器件的开关过程中导走空穴时，深阱的存在能使空穴更多的走深阱一侧，由此也使得电离碰撞点转向了深阱一侧，继而能够优化器件在关断时候的电流，改善过冲现象。

基于同一发明构思，请参考图5，本发明一实施例还提供一种如上所述的超结MOS器件的制造方法，其包括：

S1，提供一具有至少一个元胞区的衬底，在所述元胞区的衬底中形成第一导电类型柱以及位于所述第一导电类型柱两侧的第二导电类型柱；

S2，在所述第一导电类型柱两侧的第二导电类型柱顶部中形成第二导电类型阱，且所述第一导电类型柱一侧的第二导电类型阱为纵向延伸深度较大且第二导电类型离子的掺杂浓度较高的深阱，所述第一导电类型柱另一侧的第二导电类型阱为纵向延伸深度浅于所述深阱且第二导电类型离子的掺杂浓度低于所述深阱的正常阱；

S3，在所述元胞区的衬底表面上形成栅介质层和栅极，所述栅极位于所述第一导电类型柱上方并分别横向延伸到所述深阱的部分顶面和所述正常阱的部分顶面上；

S4，在所述深阱和所述正常阱中形成分居所述栅极两侧的第一导电类型源区。

请参考图6和图7，在步骤S1中，首先，在一具有核心区I和终端区II的半导体基底200a上生长具有第一导电类型的半导体外延层200b，具第一导电类型的半导体外延层200a可以通过多次外延层沉积工艺来形成，半导体外延层200b和半导体基底200a组成本发明的衬底；然后对半导体外延层200a进行光刻和刻蚀，以在核心区I和终端区II分别形成若干深沟槽200c。之后，通过外延生长、原位掺杂以及化学机械研磨等工艺，在所述深沟槽200c中填充第二导电类型的半导体外延层，以形成交替排列的第二导电类型柱202和第一导电类型柱201，此时相邻第二导电类型柱202之间的半导体外延层200b为第一导电类型柱201。核心区I中每两个相邻的第二导电类型柱202及两者所夹的第一导电类型柱201作为一个元胞区，本发明中相邻两个元胞共用同一个第二导电类型柱202。

请参考图8和图9，在步骤S2中，首先，利用现有的用于制作核心区的正常阱的掩膜板进行光刻工艺，以在半导体外延层200b的顶面上形成第一图案化光刻胶层301，其掩蔽终端区II并具有与核心区I中的各个第二导电类型柱202的第一阱开口301a，第一阱开口301a可以暴露出其对准的第二导电类型柱202的顶部，第一阱开口301a的线宽可以略大于第二导电类型柱202的顶部宽度，以暴露出第二导电类型柱202两侧的第一导电类型柱201的部分顶部；然后，以第一图案化光刻胶层301为掩膜，对核心区I中的各个第二导电类型柱202的顶部进行第一阱离子注入，形成第一阱离子注入区203，该第一阱离子注入工艺为现有技术中用于形成核心区的正常深度的第二导电类型的正常阱的工艺；然后，去除第一图案化光刻胶层301，并利用一改进的主结掩膜板(即该掩膜板相比现有的主结掩膜板，增添了核心区的深阱图案)进行光刻工艺，以在半导体外延层200b的顶面上形成第二图案化光刻胶层302，其掩蔽核心区I的各个元胞区中的第一导电类型柱201一侧的第一阱离子注入区203，并具有暴露出核心区I的各个元胞区中的第一导电类型柱201另一侧的第一阱离子注入区203顶部的第二阱开口302a以及暴露出终端区II中待形成主结区域的顶部的主结开口302b，第二阱开口302a的线宽可以略大于第一阱离子注入区203的顶部宽度，以暴露出相应的第一阱离子注入区203及其外围的第一导电类型柱201的部分顶部；接着，然后，以第二图案化光刻胶层302为掩膜，对核心区I和终端区II进行第二阱离子注入，形成第二阱离子注入区203’，该第二阱离子注入工艺为现有技术中用于形成主结的离子注入工艺，其注入深度和注入剂量均大于第一阱离子注入；最后，进行高温退火推阱，使得第二阱离子注入区203’和第一阱离子注入区203和终端区II中的离子注入区中的离子激活和扩散，最终在核心区I的各个元胞区中的第一导电类型柱201两侧形成第二导电类型阱203a(即正常阱)和第二导电类型阱203b(即深阱)，并在终端区II中形成主结203c。第二导电类型阱203b(即深阱)向着半导体基底200a方向进行纵向延伸的深度大于第二导电类型阱203a(即正常阱)向着半导体基底200a方向进行纵向延伸的深度。

本实施例中，先进行核心区的传统的Pbody注入(即第一阱离子注入)，然后进行主结和核心区的深阱的注入(即第二阱离子注入)，且第一阱离子注入的注入能量(或者说注入深度)均小于第而阱离子注入的注入能量(或者说注入深度)。在本发明的其他实施例中，也可以先进行主结和核心区的深阱的注入(即第二阱离子注入)，后进行核心区的传统的Pbody注入(即第一阱离子注入)。具体地，在各个第一导电类型柱201两侧的第二导电类型柱203顶部中形成深阱203b和正常阱203a的步骤包括：

掩蔽第一导电类型柱201一侧的第二导电类型柱203顶部，并采用第二导电类型离子对第一导电类型柱201另一侧的第二导电类型柱203的顶部以及待形成主结的区域进行第二阱离子注入；

采用第二导电类型离子对第一导电类型柱20两侧的第二导电类型柱203顶部均进行第一阱离子注入，且第二阱离子注入的纵向深度大于第一阱离子注入的纵向深度；

进行退火工艺推阱，以在第一导电类型柱201两侧的第二导电类型柱203顶部中形成深阱203b和正常阱203a。

应当注意的是，第二阱离子注入为终端主结(Pring)的注入，第一阱离子注入就是传统的Pbody注入了，第一阱离子注入和第二阱离子注入的工艺参数根据器件性能需求而合理设置。

请参考图9，在步骤S3中，可以先通过热氧化或者化学气相沉积等工艺覆盖场氧层207，并对场氧层207进行光刻和刻蚀，以去除场氧层207位于核心区I中的部分并在终端区II中暴露出主结203c紧挨核心区I的边缘区域；之后通过热氧化工艺形成栅介质层206，并通过多晶硅沉积、光刻和刻蚀来形成栅极205。核心区I中的各个元胞区中的栅极位于其第一导电类型柱201上方并分别横向延伸到第二导电类型阱203b(即深阱)的部分顶面和第二导电类型阱203a(即正常阱)的部分顶面上，且第二导电类型阱203b(即深阱)在栅极205底部下方横向延伸的宽度大于第二导电类型阱203a(即正常阱)在栅极205底部下方横向延伸的宽度。

请继续参考图9，在步骤S4中，以栅极205和场氧层207为掩膜，对主结203c、第二导电类型阱203b(即深阱)和第二导电类型阱203a(即正常阱)等区域进行第一导电类型离子注入，以形成源区204。

还可以进一步从半导体基底200背向半导体外延层200b一面进行第一导电类型离子注入，以形成漏区(未图示)。

需要说明的是，在本发明的其他实施例中，在步骤S1中还可以通过多次循环执行外延生长和离子注入的工艺来制造交替排列的第一导电类型柱和第二导电类型柱。具体地，请参考图11，在步骤S1中，首先，提供一具有核心区I和终端区II的半导体基底200a；然后，多次循环执行以下的步骤(a)～(c)：(a)形成一层第一导电类型(例如为N型)的半导体外延层200b，并通过光刻胶涂覆、曝光、显影等一系列光刻工艺形成图案化光刻胶层，该图案化光刻胶层具有用于形成第二导电类型柱的离子注入开口；(b)以该图案化光刻胶层为掩膜，采用第二导电类型离子并沿垂直入射的方向对半导体外延层200b的顶层进行离子注入，以形成多个深度相同的第二导电类型离子注入区202a；(c)去除该图案化光刻胶层。在步骤S2中，先在形成一层第一导电类型的半导体外延层200b，然后，采用与上述实施例的步骤S2相同的方法来形成具有第一开阱口301a的第一图案化光刻胶层301，并以第一图案化光刻胶层301为掩膜，采用第二导电类型离子并沿垂直入射的方向对半导体外延层200b的顶层进行第一阱离子注入，以形成多个深度相同的第一阱离子注入区203，之后，请参考图12，去除第一图案化光刻胶层301，并形成具有第二阱开口302a和主结开口302b的第二图案化光刻胶层302，并以第二图案化光刻胶层302为掩膜，采用第二导电类型离子并沿垂直入射的方向对半导体外延层200b的顶层进行第二阱离子注入，以形成多个深度相同的第二阱离子注入区203’和用于形成主结的离子掺杂区，之后，请参考图13，去除第二图案化光刻胶层302，并进行高温退火推阱，使得第二阱离子注入区203’和第一阱离子注入区203和终端区II中的离子注入区中的注入离子激活和扩散，以在核心区I的各个元胞区中的第一导电类型柱201两侧形成第二导电类型阱203a(即正常阱)和第二导电类型阱203b(即深阱)，并在终端区II中形成主结203c。第二导电类型阱203b(即深阱)向着半导体基底200a方向进行纵向延伸的深度大于第二导电类型阱203a(即正常阱)向着半导体基底200a方向进行纵向延伸的深度。在该过程中，核心区I和终端区II中用于形成用一个第二导电类型柱202的各个第二导电类型离子注入区202a中的离子发生纵向和横向扩散，且最终能在纵向上依次相接而形成相应的第二导电类型柱202，第二导电类型阱203b(即深阱)和第二导电类型阱203a(即正常阱)也分别与相应的第二导电类型柱202的顶部相接。

可选地，上述各实施例中，形成的第二导电类型阱203b(即深阱)中的第二导电类型离子的注入剂量，比形成的第二导电类型阱203a(即正常阱)的第二导电类型离子的注入剂量，例如高2E13/cm²～1E14/cm²。

可选地，上述各实施例中，第一阱离子注入的参数包括：离子注入剂量为2E13/cm²～1E14/cm²，注入能量为50KeV～100KeV。

本发明的超结MOS器件的制造方法，工艺简单，易于实施，且可以利用现有的主结工艺来一道在核心区中形成所需的深阱，由此享受到主结的高温推阱工艺，可以让深阱和正常阱的梯度更好，且不会增加额外的热过程，能够让器件的导通电阻保持在现有技术的水平。相比现有技术而言，仅仅需要更改主结版图设计即可，无需更改工艺，对于超结MOS器件整体的工艺制程没有明显影响，同时可以有效的提高了UIS能力和器件鲁棒性，使得器件更不容易损伤。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的范围。

Claims

1.一种超结MOS器件，其具有至少一个元胞结构，所述元胞结构包括形成在衬底中的第一导电类型柱、形成在所述第一导电类型柱两侧的衬底中的第二导电类型柱、形成在所述衬底的顶面上的栅极、形成在所述栅极两侧的第二导电类型柱顶部中的第二导电类型阱以及形成在所述栅极两侧且位于所述第二导电类型阱的顶部中的第一导电类型源区，其特征在于，所述栅极一侧的第二导电类型阱为纵向延伸深度较大的深阱，所述栅极另一侧的第二导电类型阱为纵向延伸深度浅于所述深阱的正常阱。

2.如权利要求1所述的超结MOS器件，其特征在于，所述深阱中的第二导电类型离子的掺杂浓度比所述正常阱中的第二导电类型离子的掺杂浓度高。

3.如权利要求1所述的超结MOS器件，其特征在于，所述深阱在所述栅极底部下方的横向延伸宽度大于所述正常阱。

4.如权利要求3所述的超结MOS器件，其特征在于，所述深阱和所述正常阱的纵向延伸深度之差为1μm～3μm。

5.如权利要求1-4中任一项所述的超结MOS器件，其特征在于，所述衬底具有核心区和位于所述核心区外围的终端区，所述元胞结构形成在所述核心区中，所述终端区与所述核心区交界的区域的衬底中形成有第二导电类型的主结，所述主结与所述深阱的纵向深度相同。

6.一种超结MOS器件的制造方法，其特征在于，包括：

在所述第一导电类型柱两侧的第二导电类型柱顶部中形成第二导电类型阱，且所述第一导电类型柱一侧的第二导电类型阱为纵向延伸深度较大的深阱，述第一导电类型柱另一侧的第二导电类型阱为纵向延伸深度浅于所述深阱的正常阱；

7.如权利要求6所述的超结MOS器件的制造方法，其特征在于，所述深阱在所述栅极底部下方的横向延伸宽度大于所述正常阱。

8.如权利要求6或7所述的超结MOS器件的制造方法，其特征在于，在所述第一导电类型柱两侧的第二导电类型柱顶部中形成所述深阱和所述正常阱的步骤包括：

掩蔽所述第一导电类型柱一侧的第二导电类型柱顶部，并采用第二导电类型离子对所述第一导电类型柱另一侧的第二导电类型柱顶部进行第二阱离子注入，且所述第二阱离子注入的纵向深度大于所述第一阱离子注入的纵向深度；

9.如权利要求8所述的超结MOS器件的制造方法，其特征在于，所述深阱中的第二导电类型离子的掺杂浓度比所述正常阱中的第二导电类型离子的掺杂浓度高。

10.如权利要求8所述的超结MOS器件的制造方法，其特征在于，所述衬底具有核心区以及位于所述核心区外围的终端区，所述元胞区位于所述核心区中，所述终端区与所述核心区交界的区域为待形成主结的区域；在所述第一阱离子注入时，一道掩蔽包括待形成主结的区域在内的终端区；在对所述第一导电类型柱另一侧的第二导电类型柱顶部进行第二阱离子注入时，一道对所述待形成主结的区域的衬底顶部进行第二阱离子注入，以在进行退火工艺推阱后，一道在终端区中形成主结。