CN115954421A - 一种具有介电质边框的微型发光二极管及其制备方法 - Google Patents
一种具有介电质边框的微型发光二极管及其制备方法 Download PDFInfo
- Publication number
- CN115954421A CN115954421A CN202211220590.XA CN202211220590A CN115954421A CN 115954421 A CN115954421 A CN 115954421A CN 202211220590 A CN202211220590 A CN 202211220590A CN 115954421 A CN115954421 A CN 115954421A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric
- type doped
- dielectric frame
- metal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000010410 layer Substances 0.000 claims abstract description 224
- 229910052751 metal Inorganic materials 0.000 claims abstract description 69
- 239000002184 metal Substances 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000005530 etching Methods 0.000 claims abstract description 24
- 230000007480 spreading Effects 0.000 claims abstract description 23
- 238000003892 spreading Methods 0.000 claims abstract description 23
- 239000011241 protective layer Substances 0.000 claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 15
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 14
- 235000012239 silicon dioxide Nutrition 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- 229910002601 GaN Inorganic materials 0.000 claims description 10
- 229910052738 indium Inorganic materials 0.000 claims description 10
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 10
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 6
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052594 sapphire Inorganic materials 0.000 claims description 6
- 239000010980 sapphire Substances 0.000 claims description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 239000006185 dispersion Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 19
- 238000004519 manufacturing process Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 14
- 238000000407 epitaxy Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000000605 extraction Methods 0.000 description 5
- 230000006872 improvement Effects 0.000 description 4
- 230000006798 recombination Effects 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种具有介电质边框的微型发光二极管及其制备方法，该微型发光二极管包括：一n型掺杂层磊晶于磊晶基板上；一介电质边框形成于磊晶基板或n型掺杂层上；一多重量子阱层成长于介电质边框中，且位于n型掺杂层上；一p型掺杂层成长于介电质边框中，且位于多重量子阱层上；一第一金属电极导接于p型掺杂层；一第二金属电极导接于n型掺杂层或磊晶基板；以及一保护层覆于介电质边框及透明电流分散层之外表面，并暴露出第一金属电极及第二金属电极；有效避免平台蚀刻所造成的瑕疵，从源头解决Micro‑LED的EQE急速下降的问题，有效提高Micro LED的发光效率。
Description
技术领域
本发明涉及一种具有介电质边框的微型发光二极管结构，并涉及其制备方法。
背景技术
随着时代的进步，显示器变得更轻薄、更省电，显示器主流技术已从新兴的OLED显示器，转而积极投入微型发光二极管(Micro light emitting diode,Micro-LED)显示器，Micro LED显示器由于具有自发光、低功耗、回应时间快、高亮度、超高对比、广色域、广视角、超轻薄、使用寿命长与适应各种工作温度的诸多优异特性与可行性，在国际领导厂商的引领与产业界的积极参与之下，有望成为下一世代的显示器的主流技术。Micro LED技术将一般毫米(10-3m)等级之传统LED尺寸微缩至100微米(10-6m)以下，是原本LED体积的1％。但在生产组装过程，需透过巨量转移技术，将成长于磊晶基板(或称为原生基板或同质基板)之微米等级RGB三色Micro LED晶粒搬运至显示基板(或称为目的基板)上，矩阵排列RGB像素经由定址控制其暗亮程度而达成全彩化，才能形成完整的Micro LED显示器。
因此，在考量巨量转移过程中的复杂性与良率、产出效率的困扰，就形成关键挑战和重大困扰。由于磊晶及分粒完成的晶粒尺寸相当袖珍，要将数以百万计微米等级的MicroLED晶粒精准地转移至显示基板上的正确位置，就成为业界的技术障碍。
为了摆脱上述巨量转移的难题，目前已经有人提出将RGB三种LED元件或至少其中两种元件在同一磊晶基板上制造，并按照成品需求布局的技术方案，本申请人也对此提出有相关前案。在Micro-LED的显示器制造过程中，需采用红绿蓝(RGB)三原色发光二极管来构成单元的像素(pixels)，目前主要的制造技术需混和采用氮化物(Nitrides)系和磷化物(Phosphides)系的发光二极管，才能满足三原色的需求。不同材料系统发光二极管混用时，不同的发热及衰减特性直接影响了影像呈现的质量；不同的电气驱动特性，则直接导致了显示模块驱动设计上的复杂度。因此，如果在同一材料系统上，实现直接发光RGB(红绿蓝)三原色发光二极管，除了有利于上述问题解决外，也同时因为省去荧光物等色光转换机制将降低工序复杂度以及转换所致能效损失，将对Micro LED技术的发展更有利。
氮化铟镓InXGa1-XN系磊晶材料是目前制作主流蓝光发光二极管的材料系统之一，理论上可借助铟镓固溶比例调控覆盖整个可见光发光范围，氮化铟镓受益于具有直接能隙(energy gap)特性也预期将有较佳的发光效能，尤其蓝光量产技术纯熟，因此受到比其他材料系统更多的关注，在制作具有近似控制条件同时效能佳的直接红绿蓝发光二极管(RGBdirect LED)深具潜能。然而受限于基板，目前在InXGa1-XN系磊晶材料的红光发光二极管却面临技术瓶颈，由于要达到红光合适的发光波段时，需增加InXGa1-XN系磊晶的In含量比例，在磊晶制造工序上必须降以低磊晶温度等方式增加In含量，却面临磊晶质量不符应用规格等阻碍。因此，在红光InGaN基芯片技术成熟之前,红光AlGaInP基芯片仍是直接发光芯片使用的主要选择。
然而，Micro-LED随着晶粒尺寸大幅微缩，却同时面临外部量子效率(EQE,external quantum efficiency)急速下降的问题。Micro-LED元件尺寸需要微缩到小于5～10μm才能达到较低成本水平，显示器商品才能和LCD、OLED display作价格上的竞争；现有一般尺寸蓝光LED元件EQE水平达80％，然而，微缩到5～10μm的蓝光LED组件EQE通常仅20％或更低；这样的EQE无法支援能超越LCD、OLED display效能的产品；因此，Micro-LED元件的低EQE问题必须要有效解决才能进入高度竞争的消费市场。
EQE低落问题的根源来自于芯片侧壁存在显著的缺陷效应；侧壁缺陷包含结构损伤、外来污染物以及空悬键(dangling bonds)等，这些缺陷将导致侧壁表面发生Shockley-Read-Hall(SRH)非辐射载子复合效应。相关的研究与分析已经证实，这些芯片侧壁缺陷主要由LED芯片的平台蚀刻(mesa etch)造成，一般LED芯片标准蚀刻制程采用的是ICP RIE干式
蚀刻，其高能电浆体、离子轰击与化学反应等在蚀刻后的侧壁表面留下上述缺陷。一般尺寸LED元件侧壁即存在前述缺陷导致的非辐射复合效应，随着元件尺寸微缩，侧壁表面积占元件整体表面积比例随之上升，侧壁缺陷对元件整体发光效率影响也越发显著，进入Micro-LED尺寸范围不论是蓝光及绿光InGaN基芯片或红光AlGaInP基芯片均呈现EQE急速下降现象，尤其AlGaInP基芯片因为表面复合速率以及载子扩散长度(carrierdiffusion length)均大于InGaN基芯片，EQE下降问题更显著。
Micro-LED晶粒面临低EQE问题，主要来自于芯片平台蚀刻(mesa etch)造成的侧壁缺陷。目前最主要的改善方案，是将平台蚀刻造成的缺陷，以钝化层(passivationlayer)披覆、或侧壁表面的化学处理制程等后续的缺陷移除或修复制程加以弥补。其中，钝化层披覆目前以原子层沉积(ALD，atomic layer deposition)Al2O3钝化层效益获得最佳成效，优于其他制程如PECVD和材料如SiO2的改善效益；钝化层与改善组件光萃取率(LEE)的反射层(reflector)组合搭配也成为重要的研发主题；平台蚀刻后的缺陷移除制程目前常以KOH或NH4S等进行化学处理；N2等离子(plasma)处理也是平台蚀刻后的缺陷修复制程之一。
然而，前述各种技术方案都是等侧壁缺陷已经形成之后，再以后续的额外制程进行缺陷移除或修复，都是增加工序、让制程更复杂的方案，只会对于制造良率和产出效率造成进一步限制。如何提前避免平台蚀刻造成侧壁缺陷及损伤，而彻底消除EQE下降的问题，才能真正达到釜底抽薪的技术效果。
发明内容
本发明的主要目的在于提供一种具有介电质边框的微型发光二极管，以及其制备方法，通过先成型介电质边框，并在介电质边框之中磊晶，由此完全避免平台蚀刻所造成Micro LED侧壁的缺陷及损伤，而解决外部量子效率(EQE)急速下降的问题，进而提高MicroLED的发光效率。
为了达成上述目的，本发明的解决方案是：
本发明的一种具有介电质边框的微型发光二极管，是供成型于一磊晶基板上，该微型发光二极管包括：一n型掺杂层，磊晶在磊晶基板上；一介电质边框，形成在磊晶基板或n型掺杂层上；一多重量子阱层，成长在介电质边框中，并且位于n型掺杂层上；一p型掺杂层，成长在介电质边框中，并且位于多重量子阱层上；一第一金属电极，导接至p型掺杂层，供导通电流至p型掺杂层；一第二金属电极，导接至n型掺杂层或磊晶基板；以及一保护层，覆设在介电质边框的外表面，并暴露出第一金属电极及第二金属电极。
所述介电质边框设置在n型掺杂层上；多重量子阱层和p型掺杂层叠层成长在介电质边框的第一凹穴中；第二金属电极设置在介电质边框之外，或者，叠层旁的介电质边框形成第二凹穴，第二金属电极设置在第二凹穴中。
所述介电质边框设置在磊晶基板上，n型掺杂层位于介电质边框中。
所述n型掺杂层、多重量子阱层和p型掺杂层叠层成长在介电质边框的第一凹穴中；第二金属电极设置在介电质边框之外，或者，叠层旁的介电质边框形成第二凹穴，第二金属电极设置在第二凹穴中。
所述微型发光二极管，还包括位于p型掺杂层和第一金属电极之间的一透明电流分散层，用以将上述第一金属电极的电流分散至该p型掺杂层，保护层覆设在介电质边框及透明电流分散层的外表面。
所述第二金属电极导接于n型掺杂层时，磊晶基板为一蓝宝石(sapphire)基板，且n型掺杂层的材料为n型氮化镓(GaN)或n型氮化铟镓(InGaN)，多重量子阱层的材料为氮化铟镓(InGaN)，且p型掺杂层的材料为p型氮化镓(GaN)或p型氮化铟镓(InGaN)。所述第二金属电极导接于磊晶基板时，磊晶基板为一砷化镓(GaAs)导电基板，且n型掺杂层的材料为n型磷化铝镓铟(AlGaInP)，该多重量子阱层的材料为磷化铝镓铟(AlGaInP)，且该p型掺杂层的材料为p型磷化铝镓铟(AlGaInP)。
所述介电质边框的内壁由上而下向内倾斜。或者，所述介电质边框的外壁由上而下向内倾斜。
所述介电质边框的材料为二氧化硅(SiO2)及氮化硅(Si3N4)其中至少一种，p型掺杂层和第一金属电极之间的一透明电流分散层，透明电流分散层的材料为氧化铟锡(ITO)，保护层包括一钝化层或一反射层，钝化层的材料为氧化铝(Al2O3)及二氧化硅(SiO2)其中之一，且反射层为一分布式布拉格反射器(DBR)。
本发明的一种具有介电质边框的微型发光二极管的制备方法，其步骤包括：
S1、在一磊晶基板上形成一n型掺杂层和一介电质层，一次蚀刻介电质层而形成第一凹穴，n型掺杂层在介电质层之下或者n型掺杂层在第一凹穴之中；
S2、在上述n型掺杂层上成长一多重量子阱层，并且多重量子阱层位于第一凹穴中；
S3、在多重量子阱层上成长一p型掺杂层，并且p型掺杂层位于第一凹穴中；
S4、二次蚀刻第一凹穴外围的介电质层而形成介电质边框；
S5、形成一第一金属电极供导通电流至p型掺杂层，且形成一第二金属电极在n型掺杂层及磊晶基板其中之一；以及形成一保护层，保护层覆于介电质边框的外表面，并暴露出第一金属电极及第二金属电极。
所述步骤S1，先形成n型掺杂层在磊晶基板上，再形成介电质层在n型掺杂层上。
所述步骤S4之前或者之后，增加步骤：形成一透明电流分散层在p型掺杂层上，使得透明电流分散层是介于p型掺杂层和第一金属电极之间，用以将上述第一金属电极的电流分散至该p型掺杂层。
采用上述方案后，本发明利用非晶质介电层如二氧化硅(SiO2)或氮化硅(Si3N4)先制作出适当的非晶质介电层边框(frame)，再于边框内依序进行磊晶，故可以取代平台蚀刻方式制造出的Micro-LED结构，而完全避免平台蚀刻所造成Micro LED侧壁的损伤及缺陷的效应产生，从源头解决Micro-LED的EQE急速下降的问题，不仅解决EQE急速下降的问题，有效提高Micro LED的发光效率，而且制程上的改良也使得产品良率和产出效率获得提升。
本发明通过先成型具有预定布局的介电质边框，让同一基板上的不同的框架内可磊晶不同色Micro LED晶粒，使单一基板上可形成多色晶粒，构成全彩像素。
本发明可以通过选择介电质边框形状，同步解决制造和使用过程中的应力问题，并提升光萃取的效率(Light Extraction Efficiency)。具体地说，可以选择内壁由上而下向内倾斜的介电质边框，让多重量子阱层及p型掺杂层于磊晶时的应力得到纾解，还可以采用外侧由上而下向外倾斜的介电质边框，以提升光萃取效率。
附图说明
图1为本发明第一较佳实施例的制备方法流程图；
图2A至图2E为图1制备过程的中间步骤的结构剖视图；
图2F为本发明第一较佳实施例的结构剖视图；
图3为本发明第二较佳实施例的结构剖视图；
图4为本发明第三较佳实施例的结构剖视图；
图5为本发明第四较佳实施例的结构剖视图；
图6为本发明第五较佳实施例的结构剖视图。
标号说明
1、1’、2、3、4………………微型发光二极管
11、11’、21、31、41…………磊晶基板
12、12’、22、32、42…………介电质边框
13、13’、23、33、43…………n型掺杂层
14、14’、24、34、44…………多重量子阱层
15、15’、25、35、45…………p型掺杂层
16、16’、26、36、46…………透明电流分散层
17、17’、27、37、47…………第一金属电极
18、18’、28、38、48…………第二金属电极
19、19’、29、39、49…………保护层
120………………………………介电质层
121………………………………第一凹穴
122………………………………第二凹穴
具体实施方式
下面结合具体实施例说明本发明的实施方式，熟悉此技艺之人士可由说明书所揭示内容轻易了解本发明其他优点及功效。附图绘示的结构、比例、大小等，均仅用以配合说明书所揭示内容，供熟悉此技艺人士了解与阅读，并非用以限定本发明实施的限定条件，不具技术上实质意义，任何结构修饰、比例关系改变或大小调整，在不影响本发明所能产生功效及所能达成目的下，均应仍落在本发明之内容的涵盖范围内。本说明书中所引用如“一”、“两”、“上”等用语，亦仅为便于明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，亦视为本发明可实施的范畴。
如图1所示，本发明第一实施例具有介电质边框的微型发光二极管1的制备方法如下，首先在步骤S1，如图2A所示，以蓝宝石(sapphire)为例的磊晶基板11上，形成n型氮化镓(GaN)或n型氮化铟镓(InGaN)的n型掺杂层13，以及如图2B所示，在n型掺杂层13上再形成一层例如SiO2或氮化硅(Si3N4)的介电质层120，并如图2C所示，一次蚀刻上述介电质层120而形成第一凹穴121，由于介电质层120被蚀刻出第一凹穴121后，残留的部分会构成用以限位后续磊晶架构的周壁。
随后在步骤S2时，依照第一凹穴121的外框限制，在上述n型掺杂层13上、在第一凹穴121中磊晶成长例如氮化铟镓(InGaN)系材料的多重量子阱层14作为主要的发光层；步骤S3同样受限于第一凹穴121的限制，如图2D所示，在上述多重量子阱层14上成长p型氮化镓(GaN)或p型氮化铟镓(InGaN)作为p型掺杂层15，此时的p型掺杂层15在高度方向是齐平于介电质边框12。为使电流水平分散，使得电子电洞对复合位置不会过于集中在第一金属电极17下方而造成遮光问题，增加步骤S4’，在p型掺杂层15上方形成例如氧化铟锡(ITO)的一透明电流分散层16。
接着步骤S4，如图2E所示，二次蚀刻上述第一凹穴121外围的介电质层120，而形成介电质边框12。再在步骤S5，在上述叠层旁的介电质边框12处形成第二凹穴122，使得n型掺杂层13暴露，并填充金属构成一导接至n型掺杂层13的第二金属电极18，以及在透明电流分散层16上形成第一金属电极17，至此构成一个完整的LED回路。最后，形成一个覆盖介电质边框12及透明电流分散层16上方的外表面保护层19，并且暴露出第一金属电极17及第二金属电极18的顶端供导接。保护层19可以包括一钝化层或一反射层，钝化层的材料为氧化铝(Al2O3)及二氧化硅(SiO2)其中一者，而反射层为一分布式布拉格反射器(DBR)，用来提升微型发光二极管1的光输出效率。
明显地，由于多重量子阱层14和p型掺杂层15都是被介电质边框12所框限而进行磊晶，因此排除平台蚀刻技术以及附带的侧壁缺陷，从而克服EQE降低的技术难题，有效提升微型发光二极管的发光效率。
当然，如熟悉本技术领域人士所能轻易理解，在后续加工过程中，若有隔绝/钝化/机械强度等需求，需要保留较宽的介电质边框作为支持。如图3所示，本发明第二实施例具有介电质边框的微型发光二极管1’具有与实施例一相同的磊晶基板11’、n型掺杂层13’、介电质边框12’、多重量子阱层14’、p型掺杂层15’、透明电流分散层16’、第一金属电极17’、第二金属电极18’和保护层19’等结构，在步骤S3之后直接进行步骤S4，进一步二次蚀刻第一凹穴121外围的介电质层，而形成介电质边框12’，且介电质边框12’的宽度较前一实施例的介电质边框12更窄，保护层19’包覆至介电质边框12’外侧，第二金属电极18’位于介电质边框12’之外，因而在高度方向延伸较低。
此外，前述实施例中，介电质边框是成型于n型掺杂层之上，但熟悉本技术领域人士所能轻易理解，如图4第三较佳实施例所示的具有介电质边框的微型发光二极管2，介电质层也同样可以直接成型于例如蓝宝石的磊晶基板21之上，并且，一次蚀刻介电质层形成第一凹穴121，让n型掺杂层23和后续磊晶其上的多重量子阱层24以及p型掺杂层25，同样磊晶成长于上述介电质第一凹穴121所界定的环绕范围中；再二次蚀刻上述第一凹穴121外围的介电质层而形成介电质边框22，透明电流分散层26则位于该p型掺杂层25上，且同样高于上述介电质边框22；再挖去局部的多重量子阱层24以及p型掺杂层25而暴露出n型掺杂层23，并采用介电质层填充挖去的部分，而后在介电质边框22内、介电质层填充处再形成第二凹穴122，使n型掺杂层23暴露在第二凹穴122中；第一金属电极27是导接成型于该透明电流分散层26上；第二金属电极28则填充第二凹穴122而导接于该n型掺杂层23；保护层29，覆于介电质边框22及透明电流分散层26之外表面，并暴露出该第一金属电极27及该第二金属电极28。
请再参考图5，本发明第四实施例具有介电质边框的微型发光二极管3，包括：一砷化镓(GaAs)导电基板作为磊晶基板31；一n型掺杂层33，磊晶在该磊晶基板31上；一介电质层，形成在该磊晶基板31上，且一次蚀刻形成介电质层形成第一凹穴121，该n型掺杂层33位于该介电质第一凹穴121中；一多重量子阱层34，成长在上述介电质第一凹穴121中，并且位于该n型掺杂层33上；一p型掺杂层35，成长在上述介电质第一凹穴121中，并且位于该多重量子阱层34上；如实施例一那样，二次蚀刻上述第一凹穴121外围的介电质层而形成介电质边框32，一透明电流分散层36，位于该p型掺杂层35上；再如实施例一那样，在上述叠层旁的介电质边框12处形成第二凹穴122；一第一金属电极37，导接于该透明电流分散层36；一第二金属电极38填充在第二凹穴122，导接于该磊晶基板31；以及一保护层39，覆于该介电质边框32及该透明电流分散层36之外表面，并暴露出该第一金属电极37及该第二金属电极38。本例中，介电质边框32的内壁是由上而下向内倾斜，借此，让该多重量子阱层34及p型掺杂层35于磊晶时的应力得到纾解。
请再参考图6，本发明第五实施例具有介电质边框的微型发光二极管4，包括：一磊晶基板41；一n型掺杂层43，磊晶在该磊晶基板41上；一介电质层，形成在该n型掺杂层43上，一次蚀刻形成介电质层形成第一凹穴121；一多重量子阱层44，成长在上述介电质第一凹穴121中，并且位于该n型掺杂层43上；一p型掺杂层45，成长在上述介电质第一凹穴121中，并且位于该多重量子阱层44上；一透明电流分散层46，位于该p型掺杂层45上；如实施例一那样，二次蚀刻上述第一凹穴121外围的介电质层而形成介电质边框42；一第一金属电极47，导接于该透明电流分散层46；一第二金属电极48，导接于该n型掺杂层43；以及一保护层49，覆于该介电质边框42、该n型掺杂层43及该透明电流分散层46之外表面，并暴露出该第一金属电极47及该第二金属电极48，本例中，不仅介电质边框42的内壁是由上而下向内倾斜，可让多重量子阱层44及p型掺杂层45于磊晶时的应力得到纾解，且介电质边框42的外侧也是由上而下向外倾斜，借此，有利于光萃取效率的提升。
虽然上述实施例中，在p型掺杂层上均形成有透明电流分散层，但熟悉本技术领域者可以轻易理解，当第一金属电极本身就可以让电流分布均匀且分散，亦可无须设置上述透明电流分散层，仍属于本发明的权利范围。且上述Micro LED晶粒在磊晶基板上制造完成后，亦可通过镭射剥离(laser lift off,LLO)、磊晶基板研磨或湿蚀刻方式让晶粒与磊晶基板分离，而后将原形成于磊晶基板上的Micro LED晶粒或Micro LED晶粒阵列进行移转，
因此，本发明所请求的范围同时包括存在于磊晶基板上或已经从磊晶基板转移后的Micro LED晶粒；此外亦可在Si3N4介电质边框底部预先形成SiO2作为边框蚀刻的停止层，然后再以湿蚀刻去除边框内的SiO2以降低n磊晶层的干式蚀刻损伤，凡是基于增进元件发光效能或特性的各项磊晶制程范围内的相关措施均能兼容于本发明的介电质边框制程，例如超晶格(super lattice)、电子阻挡层(electron blocking layer,EBL)、融覆层(cladding layer)等，或多重量子阱结构中导入特殊异质材料层作为应力作用或能带工程(band engineering)之目的，此类变化仍均包括于本发明下列申请专利范围中。
综上所述，本发明具有介电质边框的微型发光二极管及其制备方法因为具有该介电质边框，因此能避免平台蚀刻造成微型发光二极管侧壁的缺陷及损伤，而解决外部量子效率急速下降的问题，进而提高微型发光二极管的发光效率。此外，该介电质边框的内壁由上而下向内倾斜，如此可让该多重量子阱层及该p型掺杂层于磊晶时的应力得到纾解，且该介电质边框的外侧由上而下向外倾斜，则有利于光萃取效率的提升。
需要说明的是，本案的关键是，通过两次蚀刻介电质层形成介电质边框12，这样，本发明可以形成单个独立的微型发光二极管，而且，通过控制介电质边框12的尺寸，可以控制微型发光二极管的大小，因此，可运用于巨量转移技术，更好适应实际组装的需求。当磊晶基板采用砷化镓时，第二金属电极18可以形成在介电质边框12中也可以形成在介电质边框12的外面。至于透明电流分散层16的形成，可以是在二次蚀刻形成介电质边框12之前，也可以是在二次蚀刻形成介电质边框12之后。另外，步骤S5，第一金属电极17、第二金属电极18和保护层19的形成顺序不受具体实施例的限制，可以先形成第一金属电极17和第二金属电极18，再覆盖保护层19；也可以先覆盖保护层19，再对保护层19进行局部去除，然后形成第一金属电极17和第二金属电极18；还可以先形成第一金属电极17和第二金属电极18中的一个，接着覆盖保护层19，再形成第一金属电极17和第二金属电极18中的另一个；或者其他本文未列出的顺序，本文不做赘述。
上述实施例仅为例示性说明本发明的原理及其功效，而非用于限制本发明。即使是，因此任何熟悉此项技艺的人士可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的保护范围，应如申请专利的权利要求书所列。
Claims (10)
1.一种具有介电质边框的微型发光二极管，其特征在于：是供成型于一磊晶基板上，该微型发光二极管包括：
一n型掺杂层，磊晶在磊晶基板上；
一介电质边框，形成在磊晶基板或n型掺杂层上；
一多重量子阱层，成长在介电质边框中，并且位于n型掺杂层上；
一p型掺杂层，成长在介电质边框中，并且位于多重量子阱层上；
一第一金属电极，导接至p型掺杂层供导通电流；
一第二金属电极，导接至n型掺杂层或磊晶基板；以及
一保护层，覆设在介电质边框的外表面，并暴露出第一金属电极及第二金属电极。
2.如权利要求1所述的一种具有介电质边框的微型发光二极管，其特征在于：所述介电质边框设置在磊晶基板上，n型掺杂层位于介电质边框中。
3.如权利要求1所述的一种具有介电质边框的微型发光二极管，其特征在于：还包括位于p型掺杂层和第一金属电极之间的一透明电流分散层，保护层覆设在介电质边框及透明电流分散层的外表面。
4.如权利要求1所述的一种具有介电质边框的微型发光二极管，其特征在于：所述第二金属电极导接于n型掺杂层时，磊晶基板为一蓝宝石基板，且n型掺杂层的材料为n型氮化镓或n型氮化铟镓，多重量子阱层的材料为氮化铟镓，且p型掺杂层的材料为p型氮化镓或p型氮化铟镓。
5.如权利要求1所述的一种具有介电质边框的微型发光二极管，其特征在于：所述第二金属电极导接于磊晶基板时，磊晶基板为一砷化镓导电基板，且n型掺杂层的材料为n型磷化铝镓铟，该多重量子阱层的材料为磷化铝镓铟，且该p型掺杂层的材料为p型磷化铝镓铟。
6.如权利要求1所述的一种具有介电质边框的微型发光二极管，其特征在于：所述介电质边框的内壁由上而下向内倾斜；或者，所述介电质边框的外壁由上而下向内倾斜。
7.如权利要求1所述的一种具有介电质边框的微型发光二极管，其特征在于：所述介电质边框的材料为二氧化硅及氮化硅其中至少一种，p型掺杂层和第一金属电极之间的一透明电流分散层，透明电流分散层的材料为氧化铟锡，保护层包括一钝化层或一反射层，钝化层的材料为氧化铝及二氧化硅其中之一，且反射层为一分布式布拉格反射器。
8.一种具有介电质边框的微型发光二极管的制备方法，其特征在于步骤包括：
S1、在一磊晶基板上形成一n型掺杂层和一介电质层，一次蚀刻介电质层而形成第一凹穴，n型掺杂层在介电质层之下或者n型掺杂层在第一凹穴之中；
S2、在上述n型掺杂层上成长一多重量子阱层，并且多重量子阱层位于第一凹穴中；
S3、在多重量子阱层上成长一p型掺杂层，并且p型掺杂层位于第一凹穴中；
S4、二次蚀刻第一凹穴外围的介电质层而形成介电质边框；
S5、形成一第一金属电极供导通电流至p型掺杂层，且形成一第二金属电极在n型掺杂层及磊晶基板其中之一；以及形成一保护层，保护层覆于介电质边框的外表面，并暴露出第一金属电极及第二金属电极。
9.如权利要求8所述的一种具有介电质边框的微型发光二极管的制备方法，其特征在于：步骤S1，先形成n型掺杂层在磊晶基板上，再形成介电质边框在n型掺杂层上。
10.如权利要求8所述的一种具有介电质边框的微型发光二极管的制备方法，其特征在于：步骤S4之前或者之后，增加步骤S4’：形成一透明电流分散层在p型掺杂层上。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211220590.XA CN115954421A (zh) | 2022-10-08 | 2022-10-08 | 一种具有介电质边框的微型发光二极管及其制备方法 |
| PCT/CN2023/121427 WO2024074103A1 (zh) | 2022-10-08 | 2023-09-26 | 一种具有介电质边框的微型发光二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211220590.XA CN115954421A (zh) | 2022-10-08 | 2022-10-08 | 一种具有介电质边框的微型发光二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115954421A true CN115954421A (zh) | 2023-04-11 |
Family
ID=87284937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211220590.XA Pending CN115954421A (zh) | 2022-10-08 | 2022-10-08 | 一种具有介电质边框的微型发光二极管及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115954421A (zh) |
| WO (1) | WO2024074103A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024074103A1 (zh) * | 2022-10-08 | 2024-04-11 | 王晓靁 | 一种具有介电质边框的微型发光二极管及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008071910A (ja) * | 2006-09-13 | 2008-03-27 | Mitsubishi Cable Ind Ltd | 窒化物半導体発光ダイオード素子およびその製造方法 |
| CN101369616B (zh) * | 2007-08-14 | 2010-10-20 | 泰谷光电科技股份有限公司 | 发光二极管组件及其制造方法 |
| KR101018280B1 (ko) * | 2008-11-10 | 2011-03-04 | 전자부품연구원 | 수직구조 발광다이오드 및 그 제조방법 |
| TWI392118B (zh) * | 2008-12-04 | 2013-04-01 | Huga Optotech Inc | 發光二極體之製造方法及發光二極體 |
| CN115954421A (zh) * | 2022-10-08 | 2023-04-11 | 王晓靁 | 一种具有介电质边框的微型发光二极管及其制备方法 |
-
2022
- 2022-10-08 CN CN202211220590.XA patent/CN115954421A/zh active Pending
-
2023
- 2023-09-26 WO PCT/CN2023/121427 patent/WO2024074103A1/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024074103A1 (zh) * | 2022-10-08 | 2024-04-11 | 王晓靁 | 一种具有介电质边框的微型发光二极管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024074103A1 (zh) | 2024-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9000468B2 (en) | Diode having vertical structure | |
| US11251167B2 (en) | Multi-junction LED with eutectic bonding and method of manufacturing the same | |
| CN110071202B (zh) | 微型led元件以及图像显示元件 | |
| WO2019055271A1 (en) | OPTICAL EXTENSION IMPROVEMENT OF LIGHT-EMITTING DIODE SUB-PIXELS | |
| US8785905B1 (en) | Amber light-emitting diode comprising a group III-nitride nanowire active region | |
| US20190148601A1 (en) | Light emitting device and display comprising same | |
| KR102462658B1 (ko) | 발광소자 및 이를 포함하는 표시장치 | |
| US20210005794A1 (en) | Method of manufacturing light emitting device package and method of manufacturing display panel using the same | |
| CN114334923A (zh) | 显示屏、Micro-LED显示基板及其制备方法 | |
| CN114023861A (zh) | Micro-LED芯片结构及其制作方法 | |
| WO2024074103A1 (zh) | 一种具有介电质边框的微型发光二极管及其制备方法 | |
| US10396121B2 (en) | FinFETs for light emitting diode displays | |
| US20210028224A1 (en) | Optoelectronic semiconductor component | |
| KR20170139355A (ko) | 발광소자 및 이를 포함하는 표시장치 | |
| US10784418B2 (en) | Vertical type light emitting element having color conversion electrode part | |
| JP2002185044A (ja) | 窒化物半導体多色発光素子 | |
| US11444117B2 (en) | Light emitting element, light emitting element manufacturing method, and display device including light emitting element | |
| CN115411160B (zh) | 一种全彩Micro-LED芯片及其制备方法 | |
| CN218586004U (zh) | 一种具有介电质边框的微型发光二极管 | |
| TWI832455B (zh) | 具有介電質邊框的微發光二極體及其製備方法 | |
| KR20110107619A (ko) | 반도체 발광소자 및 그 제조방법, 이를 이용한 패키지 | |
| CN114846629A (zh) | 发光二极管前体及其制备方法 | |
| TW202414858A (zh) | 具有介電質邊框的微發光二極體及其製備方法 | |
| US20230113198A1 (en) | Light emitting diodes with lattice matching sidewall passivation layer and method of making thereof | |
| CN213519957U (zh) | Micro-LED芯片结构及Micro-LED发光组件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |