CN115939185A - 一种快恢复二极管芯片及其制备方法 - Google Patents
一种快恢复二极管芯片及其制备方法 Download PDFInfo
- Publication number
- CN115939185A CN115939185A CN202211470523.3A CN202211470523A CN115939185A CN 115939185 A CN115939185 A CN 115939185A CN 202211470523 A CN202211470523 A CN 202211470523A CN 115939185 A CN115939185 A CN 115939185A
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- type epitaxial
- layer
- type
- front surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 28
- 238000002360 preparation method Methods 0.000 title abstract description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 63
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 28
- 239000012535 impurity Substances 0.000 claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 238000005253 cladding Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
- 238000000717 platinum sputter deposition Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
本发明公开了半导体功率器件技术领域内的一种快恢复二极管芯片及其制备方法。该芯片包括：N型硅衬底；N型外延层，N型外延层设置于N型硅衬底上方；P型外延层，P型外延层设置于N型外延层上方，P型外延层从下至上依次由P型外延层一、高缺陷薄层和P型外延层二组成，高缺陷薄层包括P型掺杂和N型掺杂；其中，N型硅衬底、N型外延层、P型外延层中均掺杂有铂杂质，铂杂质在高缺陷薄层处富集。由于缺陷处结合能较低，铂杂质会更多地富集在高缺陷薄层附近，导致铂杂质在轴向的非均匀分布，从而使得该二极管芯片具有更小的正向导通压降和更小的反向恢复电流。
Description
技术领域
本发明涉及半导体功率器件技术领域，特别涉及一种快恢复二极管芯片及其制备方法。
背景技术
快恢复二极管是一类很重要的开关器件，目前已在各种电子设备特别是开关电源中广泛应用。随着器件工作频率的不断提高，对快恢复二极管的各项指标的要求也不断提高。
常规的快恢复二极管芯片的铂掺杂方式是在芯片的正面或背面淀积金属铂，铂在硅中为快扩散杂质能够很快地以间隙方式分布在整个硅片中，之后采用高温退火的方式将其激活成替位原子，形成深能级复合中心来控制少数载流子寿命。
这种方法的缺点在于铂为全局掺杂，即全局的少子寿命控制。其少子寿命控制效率低，且芯片的正向导通压降和反向恢复电流较大。
发明内容
本申请通过提供一种快恢复二极管芯片及其制备方法，解决了现有技术中芯片的正向导通压降和反向恢复电流较大的技术问题，相较全局的少子寿命控制技术可有效降低芯片的正向导通压降和反向恢复电流。
本申请实施例提供了一种快恢复二极管芯片，包括：
N型硅衬底；
N型外延层，所述N型外延层设置于所述N型硅衬底上方；
P型外延层，所述P型外延层设置于所述N型外延层上方，所述P型外延层从下至上依次由P型外延层一、高缺陷薄层和P型外延层二组成，所述高缺陷薄层包括P型掺杂和N型掺杂；
其中，所述N型硅衬底、N型外延层、P型外延层中均掺杂有铂杂质，所述铂杂质在所述高缺陷薄层处富集。
上述实施例的有益效果在于：由于缺陷处结合能较低，铂杂质会更多地富集在高缺陷薄层附近，导致铂杂质在轴向的非均匀分布，从而使得该二极管芯片具有更小的正向导通压降和更小的反向恢复电流；同时，该二极管芯片在N型外延层基础上再形成P型外延层，采用外延方法形成PN结，可大幅减少晶圆加工的工序，提高生产效率。
在上述实施例基础上，本申请可进一步改进，具体如下：
在本申请其中一个实施例中，所述快恢复二极管芯片还包括氧化层，所述N型外延层包括底层和顶层，所述顶层的横截面面积小于所述底层的横截面面积，所述顶层设置于所述底层上方且与所述底层一体成型，所述P型外延层设置于所述顶层上方，所述顶层和所述P型外延层共同构成一个柱形体，所述氧化层设置于所述底层上方，所述氧化层包覆所述柱形体周面。氧化层包覆柱形体周面，进行电学隔离，减少后续污染，提高芯片的性能稳定性。
本申请实施例还提供了一种前述快恢复二极管芯片的制备方法，包括以下步骤：
S1:在所述N型硅衬底正面生长所述N型外延层；
S2:在所述N型外延层正面生长所述P型外延层，所述P型外延层中包括所述高缺陷薄层；
S3:在所述N型硅衬底背面或所述P型外延层正面溅射铂金属层，其中所述铂金属层中的铂杂质扩散并在轴向非均匀分布；
S4:高温退火激活所述铂杂质；
S5:在所述P型外延层正面刻蚀沟槽，形成所述柱形体，在所述N型外延层正面填充氧化层，所述氧化层包覆所述柱形体周面。
在本申请其中一个实施例中，所述步骤S2具体为：
S2.1:在所述N型外延层正面进行P型掺杂生长所述P型外延层一；
S2.2:在所述P型外延层一正面同时进行P型和N型掺杂生长所述高缺陷薄层，其中所述N型掺杂浓度小于所述P型掺杂浓度；
S2.3:在所述高缺陷薄层正面进行P型掺杂生长所述P型外延层二。在常规P型外延层生长过程中通过一些N型掺杂来形成高缺陷薄层，控制N型掺杂浓度远低于P型外延的掺杂浓度，因此该层外延层整体仍为P型。
在本申请其中一个实施例中，所述步骤S4中，所述高温退火的退火温度为777℃7777℃，退火时间为5min717min。短时间的退火不会对高缺陷薄层的杂质分布产生实质影响。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
1.该二极管芯片的铂杂质在芯片轴向非均匀分布，使得该芯片具有更小的正向导通压降和更小的反向恢复电流；
2.该二极管芯片在N型外延层基础上再形成P型外延层，采用外延方法形成PN结，可大幅减少晶圆加工的工序，提高生产效率；
3.该二极管芯片的氧化层包覆柱形体周面，进行电学隔离，减少后续污染，提高芯片的性能稳定性。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中，类似的元件或部分一般由类似的附图标记标识。附图中，各元件或部分并不一定按照实际的比例绘制。
图1为实施例1中一种快恢复二极管芯片的结构示意图；
图2为实施例2中一种快恢复二极管芯片的制备方法的步骤流程图；
图3为实施例2中步骤S3后产物的结构示意图；
图4为采用本方法的芯片与采用常规方法的芯片铂掺杂浓度分布对比图；
图5为实施例2中步骤S5后产物的结构示意图。
其中，1.N型硅衬底、2.N型外延层、21.底层、22.顶层、3.P型外延层、31.P型外延层一、32.高缺陷薄层、33.P型外延层二、4.氧化层。
具体实施方式
下面结合具体实施方式，进一步阐明本发明，应理解这些实施方式仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，术语“竖直”、“外周面”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明的描述中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本发明描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
本申请实施例通过提供一种快恢复二极管芯片及其制备方法，解决了现有技术中芯片的正向导通压降和反向恢复电流较大的技术问题，相较全局的少子寿命控制技术可有效降低芯片的正向导通压降和反向恢复电流。
本申请实施例中的技术方案为解决上述问题，总体思路如下：
实施例1：
如图1所示，一种快恢复二极管芯片，包括：N型硅衬底1、N型外延层2、P型外延层3、氧化层4。N型外延层2设置于N型硅衬底1上方，N型外延层2包括底层21和顶层22，顶层22的横截面面积小于底层21的横截面面积，顶层22设置于底层21上方且与底层21一体成型；P型外延层3设置于N型外延层2的顶层22上方，顶层22和P型外延层3共同构成一个柱形体，P型外延层3从下至上依次由P型外延层一31、高缺陷薄层32和P型外延层二33组成，高缺陷薄层32包括P型掺杂和N型掺杂；其中，N型硅衬底1、N型外延层2、P型外延层3中均掺杂有铂杂质，铂杂质在高缺陷薄层32处富集；氧化层4设置于底层21上方，氧化层4包覆柱形体周面。
实施例2：
如图2所示，一种如实施例1的快恢复二极管芯片的制备方法，包括以下步骤：
S1:N型外延生长：通过液相外延的方法在N型硅衬底1正面生长N型外延层2。
S2:P型外延生长：通过液相外延的方法在N型外延层2正面生长P型外延层3。具体为：
S2.1:在N型外延层2正面进行P型掺杂生长P型外延层一31；
S2.2:在P型外延层一31正面同时进行P型和N型掺杂生长高缺陷薄层32，控制N型掺杂浓度小于P型掺杂浓度一个量级以上；
S2.3:在高缺陷薄层32正面进行P型掺杂生长P型外延层二33。如图3所示。
其中由于N型掺杂浓度远低于P型掺杂浓度，因此该高缺陷薄层32整体仍为P型，但高缺陷薄层32的缺陷密度高于P型外延层一31和P型外延层二33。
S3:Pt溅射：在N型硅衬底1背面或P型外延层3正面溅射铂金属层，其中铂金属层中的铂杂质扩散并在轴向非均匀分布。
由于铂在硅中为快扩散杂质，溅射完成后铂杂质即可分布在整个硅片中，且由于缺陷处结合能较低，铂杂质会更多地富集在高缺陷薄层32附近，导致铂杂质在轴向的非均匀分布，如图4所示。多余的铂金属层可通过腐蚀去除。
S4:Pt激活：高温退火激活铂杂质。具体为：
在777℃7777℃下退火5min717min激活铂杂质，形成深能级复合中心来控制少数载流子寿命。而短时间的退火基本不会对高缺陷薄层32的杂质分布产生影响。
S5:沟槽隔离：在P型外延层3正面刻蚀沟槽，形成柱形体，在N型外延层2正面填充氧化层4，氧化层4包覆柱形体周面。
通过干法刻蚀或湿法腐蚀的办法形成深槽，并填充氧化层4进行电学隔离，完成芯片制备，如图5所示。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
1.该二极管芯片的铂杂质在芯片轴向非均匀分布，使得该芯片具有更小的正向导通压降和更小的反向恢复电流；
2.该二极管芯片在N型外延层基础上再形成P型外延层，采用外延方法形成PN结，可大幅减少晶圆加工的工序，提高生产效率；
3.该二极管芯片的氧化层包覆柱形体周面，进行电学隔离，减少后续污染，提高芯片的性能稳定性。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (5)
1.一种快恢复二极管芯片，其特征在于，包括：
N型硅衬底；
N型外延层，所述N型外延层设置于所述N型硅衬底上方；
P型外延层，所述P型外延层设置于所述N型外延层上方，所述P型外延层从下至上依次由P型外延层一、高缺陷薄层和P型外延层二组成，所述高缺陷薄层包括P型掺杂和N型掺杂；
其中，所述N型硅衬底、N型外延层、P型外延层中均掺杂有铂杂质，所述铂杂质在所述高缺陷薄层处富集。
2.根据权利要求1所述的快恢复二极管芯片，其特征在于：还包括氧化层，所述N型外延层包括底层和顶层，所述顶层的横截面面积小于所述底层的横截面面积，所述顶层设置于所述底层上方且与所述底层一体成型，所述P型外延层设置于所述顶层上方，所述顶层和所述P型外延层共同构成一个柱形体，所述氧化层设置于所述底层上方，所述氧化层包覆所述柱形体周面。
3.一种如权利要求1-2任一所述的快恢复二极管芯片的制备方法，其特征在于，包括以下步骤：
S1:在所述N型硅衬底正面生长所述N型外延层；
S2:在所述N型外延层正面生长所述P型外延层，所述P型外延层中包括所述高缺陷薄层；
S3:在所述N型硅衬底背面或所述P型外延层正面溅射铂金属层，其中所述铂金属层中的铂杂质扩散并在轴向非均匀分布；
S4:高温退火激活所述铂杂质；
S5:在所述P型外延层正面刻蚀沟槽，形成所述柱形体，在所述N型外延层正面填充氧化层，所述氧化层包覆所述柱形体周面。
4.根据权利要求3所述的制备方法，其特征在于：所述步骤S2具体为：
S2.1:在所述N型外延层正面进行P型掺杂生长所述P型外延层一；
S2.2:在所述P型外延层一正面同时进行P型和N型掺杂生长所述高缺陷薄层，其中所述N型掺杂浓度小于所述P型掺杂浓度；
S2.3:在所述高缺陷薄层正面进行P型掺杂生长所述P型外延层二。
5.根据权利要求3所述的制备方法，其特征在于：所述步骤S4中，所述高温退火的退火温度为777℃7777℃，退火时间为5min717min。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211470523.3A CN115939185B (zh) | 2022-11-23 | 2022-11-23 | 一种快恢复二极管芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211470523.3A CN115939185B (zh) | 2022-11-23 | 2022-11-23 | 一种快恢复二极管芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115939185A true CN115939185A (zh) | 2023-04-07 |
| CN115939185B CN115939185B (zh) | 2024-03-08 |
Family
ID=86648062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211470523.3A Active CN115939185B (zh) | 2022-11-23 | 2022-11-23 | 一种快恢复二极管芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115939185B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6239463B1 (en) * | 1997-08-28 | 2001-05-29 | Siliconix Incorporated | Low resistance power MOSFET or other device containing silicon-germanium layer |
| JP2002222951A (ja) * | 2000-12-16 | 2002-08-09 | Koshun Kagi Kofun Yugenkoshi | 絶縁ゲート型バイポーラトランジスタ（ｉｇｂｔ）素子のスイッチング速度の制御方法、その構造及び製造方法 |
| US20030075719A1 (en) * | 2001-10-24 | 2003-04-24 | Saptharishi Sriram | Delta doped silicon carbide metal-semiconductor field effect transistors and methods of fabricating delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure |
| JP2012156546A (ja) * | 2012-04-16 | 2012-08-16 | Sumitomo Electric Ind Ltd | 窒化物半導体装置、エピタキシャル基板および窒化ガリウム系エピタキシャル膜を形成する方法 |
| CN103872144A (zh) * | 2014-03-06 | 2014-06-18 | 国家电网公司 | 一种软快恢复二极管及其制造方法 |
| CN204230250U (zh) * | 2014-11-26 | 2015-03-25 | 国家电网公司 | 一种快恢复二极管 |
| CN105405759A (zh) * | 2015-12-18 | 2016-03-16 | 江苏宏微科技股份有限公司 | 由氢注入工艺控制恢复特性的快恢复二极管的制备方法 |
| CN108074809A (zh) * | 2017-11-09 | 2018-05-25 | 江苏捷捷微电子股份有限公司 | 一种快速软恢复二极管芯片的制造方法 |
-
2022
- 2022-11-23 CN CN202211470523.3A patent/CN115939185B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6239463B1 (en) * | 1997-08-28 | 2001-05-29 | Siliconix Incorporated | Low resistance power MOSFET or other device containing silicon-germanium layer |
| JP2002222951A (ja) * | 2000-12-16 | 2002-08-09 | Koshun Kagi Kofun Yugenkoshi | 絶縁ゲート型バイポーラトランジスタ（ｉｇｂｔ）素子のスイッチング速度の制御方法、その構造及び製造方法 |
| US20030075719A1 (en) * | 2001-10-24 | 2003-04-24 | Saptharishi Sriram | Delta doped silicon carbide metal-semiconductor field effect transistors and methods of fabricating delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure |
| JP2012156546A (ja) * | 2012-04-16 | 2012-08-16 | Sumitomo Electric Ind Ltd | 窒化物半導体装置、エピタキシャル基板および窒化ガリウム系エピタキシャル膜を形成する方法 |
| CN103872144A (zh) * | 2014-03-06 | 2014-06-18 | 国家电网公司 | 一种软快恢复二极管及其制造方法 |
| CN204230250U (zh) * | 2014-11-26 | 2015-03-25 | 国家电网公司 | 一种快恢复二极管 |
| CN105405759A (zh) * | 2015-12-18 | 2016-03-16 | 江苏宏微科技股份有限公司 | 由氢注入工艺控制恢复特性的快恢复二极管的制备方法 |
| CN108074809A (zh) * | 2017-11-09 | 2018-05-25 | 江苏捷捷微电子股份有限公司 | 一种快速软恢复二极管芯片的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115939185B (zh) | 2024-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9537030B2 (en) | Method of fabricating a solar cell with a tunnel dielectric layer | |
| US9123769B2 (en) | Power semiconductor device and fabrication method thereof | |
| CN114093928B (zh) | 一种快恢复二极管的铂掺杂方法 | |
| Lindholm et al. | Heavily doped polysilicon-contact solar cells | |
| CN108682695A (zh) | 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法 | |
| US11335822B2 (en) | Multijunction solar cell having patterned emitter and method of making the solar cell | |
| CN111755503A (zh) | 一种可变横向掺杂的终端结构及其制作方法 | |
| CN110600554B (zh) | 一种（100）晶向金刚石n-i-p结二极管及其制备方法 | |
| US3777227A (en) | Double diffused high voltage, high current npn transistor | |
| EP0086210B1 (en) | Diode for monolithic integrated circuit | |
| JPH10261810A (ja) | 太陽電池およびその製造方法 | |
| CN115939185B (zh) | 一种快恢复二极管芯片及其制备方法 | |
| CN208478345U (zh) | 一种大电流低正向压降碳化硅肖特基二极管芯片 | |
| CN115458583B (zh) | 一种快恢复二极管的金铂双掺杂方法 | |
| CN112447867A (zh) | 太阳能电池结构及其制作方法 | |
| CN115775836B (zh) | 一种台面结构快恢复二极管及其制备方法 | |
| CN110690294A (zh) | 一种快恢复二极管 | |
| US3769563A (en) | High speed, high voltage transistor | |
| CN210467855U (zh) | 一种快恢复二极管 | |
| JP3951677B2 (ja) | 半導体素子 | |
| CN110071042A (zh) | 一种齐纳二极管及其制作方法 | |
| US3297922A (en) | Semiconductor point contact devices | |
| CN112151621A (zh) | 一种大电流低漏电碳化硅二极管芯片及其制作方法 | |
| CN115602735A (zh) | 一种碳化硅结势垒肖特基二极管及其制作方法 | |
| Ban et al. | InGaAsP/InP heterojunction bipolar transistor grown by MOVPE |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |