CN115939014A - 半导体器件转移结构、显示装置和制造显示装置的方法 - Google Patents

半导体器件转移结构、显示装置和制造显示装置的方法 Download PDF

Info

Publication number
CN115939014A
CN115939014A CN202211195921.9A CN202211195921A CN115939014A CN 115939014 A CN115939014 A CN 115939014A CN 202211195921 A CN202211195921 A CN 202211195921A CN 115939014 A CN115939014 A CN 115939014A
Authority
CN
China
Prior art keywords
semiconductor device
trap
transfer
recess
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211195921.9A
Other languages
English (en)
Inventor
金东均
金铉埈
洪硕佑
黄京旭
黄俊式
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115939014A publication Critical patent/CN115939014A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了半导体器件转移结构、显示装置和制造该显示装置的方法。该半导体器件转移结构包括：基板；对准层，提供在基板上并包括陷阱，该陷阱被配置为安置半导体器件；以及转移层，提供在对准层上并包括凹槽。

Description

半导体器件转移结构、显示装置和制造显示装置的方法
技术领域
本公开的示例实施方式涉及半导体器件转移结构、显示装置和制造显示装置的方法。
背景技术
液晶显示器(LCD)和有机发光二极管(OLED)显示器作为显示装置被广泛使用。近年来，使用微发光器件来制造高分辨率显示装置的技术正受到关注。
在使用微发光器件的显示装置中，需要多种技术，诸如用于将微发光器件移动到期望的显示装置的像素位置的转移技术、修复方法(例如，用于修复电连接缺陷)和实现期望的颜色的方法。
发明内容
一个或更多个示例实施方式提供了能够精确地转移半导体器件的半导体器件转移结构。
一个或更多个示例实施方式提供了其中通过精确地转移半导体器件来降低修复率的显示装置。
一个或更多个示例实施方式提供了通过精确地转移半导体器件来制造显示装置的方法。
另外的方面将部分地在以下描述中阐述，并将部分地自该描述明显，或者可以通过实践本公开的所提出的实施方式而获知。
根据示例实施方式的一方面，提供了一种半导体器件转移结构，其包括：基板；对准层，提供在基板上并包括陷阱，该陷阱被配置为安置半导体器件；以及转移层，提供在对准层上并包括凹槽，该凹槽具有比陷阱的截面面积大的截面面积，其中陷阱定位得比凹槽深，并且陷阱被定位为与凹槽重叠。
陷阱可以具有大于半导体器件的最大宽度且小于或等于半导体器件的最大宽度的1.2倍的尺寸。
凹槽可以具有用于容纳两个或更多个半导体器件的尺寸，并且陷阱可以包括两个或更多个陷阱以分别容纳所述两个或更多个半导体器件。
基板可以与对准层一体形成。
陷阱可以具有与半导体器件的厚度的0.1至0.2倍对应的深度。
凹槽可以具有大于或等于半导体器件的厚度的0.5倍且小于半导体器件的厚度的深度。
陷阱可以被布置为从凹槽的中心偏向凹槽的一侧。
陷阱可以具有在凹槽的深度的0.1至0.2倍的范围内的深度。
凹槽可以包括用于容纳转移半导体器件的转移区域和用于容纳预备半导体器件的预备区域，并且陷阱被提供为对应于转移区域。
根据示例实施方式的一方面，提供了一种显示装置，其包括：基板；对准层，提供在基板上并包括陷阱，该陷阱被配置为安置半导体器件；转移层，提供在对准层上并包括凹槽，该凹槽具有比陷阱的截面面积大的截面面积；半导体器件，布置在陷阱中；以及驱动电路，被配置为驱动半导体器件，其中陷阱定位得比凹槽深，并且陷阱被定位为与凹槽重叠。
陷阱可以具有大于半导体器件的最大宽度且小于或等于半导体器件的最大宽度的1.2倍的尺寸。
凹槽可以具有用于容纳两个或更多个半导体器件的尺寸，并且陷阱可以包括两个或更多个陷阱以分别容纳所述两个或更多个半导体器件。
基板可以与对准层一体形成。
陷阱可以具有在凹槽的深度的0.1至0.2倍的范围内的深度。
凹槽可以具有大于或等于半导体器件的厚度的0.5倍且小于半导体器件的厚度的深度。
陷阱可以被布置为从凹槽的中心偏向凹槽的一侧。
半导体器件可以包括突起，并且陷阱可以具有与突起的平面图形状对应的平面图形状。
半导体器件的电极可以提供在突起中。
驱动电路可以提供在基板中。
驱动电路可以提供在转移层上。
半导体器件可以包括发光二极管(LED)、互补金属氧化物半导体(CMOS)、CMOS图像传感器(CIS)、垂直腔面发射激光器(VCSEL)、光电二极管(PD)、存储器件和二维(2D)材料器件中的至少一种。
根据示例实施方式的一方面，提供了一种用于转移半导体器件的结构，该结构包括：基板；提供在基板上的对准层，对准层包括第一区域和第二区域，其中第二区域的表面附着力大于第一区域的表面附着力；以及提供在对准层上的转移层，转移层包括被提供为至少与第二区域重叠的凹槽。
第二区域的表面粗糙度可以小于第一区域的表面粗糙度。
第一区域可以包括疏水材料，并且第二区域可以包括亲水材料。
基板可以与对准层一体形成。
根据示例实施方式的一方面，提供了一种制造显示装置的方法，该方法包括：形成包括陷阱的对准层；形成转移层，该转移层在对准层上并包括相对于陷阱成台阶的凹槽，凹槽具有比陷阱的截面面积大的截面面积；使半导体器件定位在凹槽中；以及使半导体器件与陷阱对准。
陷阱可以具有大于半导体器件的最大宽度且小于或等于半导体器件的最大宽度的1.2倍的尺寸。
沟槽可以具有用于容纳两个或更多个半导体器件的尺寸，并且陷阱可以包括两个或更多个陷阱以分别容纳所述两个或更多个半导体器件。
陷阱可以具有与半导体器件的厚度的0.1至0.2倍对应的深度。
该方法可以进一步包括将半导体器件转移到驱动基板，驱动基板包括用于驱动半导体器件的电路。
附图说明
本公开的示例实施方式的以上及其它方面、特征和优点将由以下结合附图的描述更加明显，附图中：
图1是根据示例实施方式的半导体器件转移结构的示意性平面图；
图2是半导体器件转移结构的沿着图1的线A-A'截取的截面图；
图3是示出将半导体器件转移到图1所示的半导体器件转移结构的过程的视图；
图4是用于解释根据示例实施方式的将半导体器件转移到半导体器件转移结构的方法的视图；
图5A、图5B和图5C是根据示例实施方式的半导体器件转移结构的视图；
图6是根据示例实施方式的半导体器件转移结构的平面图；
图7是半导体器件转移结构的沿着图6的线B-B'截取的截面图；
图8是示出将半导体器件转移到图6所示的半导体器件转移结构的过程的示例的视图；
图9A是具有水平电极结构的半导体器件的示例的视图；
图9B是具有垂直电极结构的半导体器件的示例的视图；
图10是根据示例实施方式的在半导体器件中形成突起的示例的视图；
图11是示出根据示例实施方式的将图10的半导体器件转移到半导体器件转移结构的过程的视图；
图12和图13是在半导体器件中形成环形结构的突起的示例的视图；
图14是包括与图12和图13所示的半导体器件对应的陷阱的半导体器件转移结构的平面图；
图15是示出将半导体器件转移到图14所示的半导体器件转移结构的过程的视图；
图16是根据示例实施方式的半导体器件转移结构的平面图；
图17是半导体器件转移结构的沿着图16的线C-C'截取的截面图；
图18是示出将半导体器件转移到图16所示的半导体器件转移结构的过程的视图；
图19是根据示例实施方式的半导体器件转移结构的平面图；
图20是半导体器件转移结构的沿着图19的线D-D'截取的截面图；
图21、图22和图23是示出将半导体器件从图19所示的半导体器件转移结构转移到驱动基板的过程的示例的视图；
图24是根据示例实施方式的半导体器件转移结构的截面图；
图25是示出将半导体器件转移到图24所示的半导体器件转移结构的过程的视图；
图26是用于解释根据示例实施方式的制造显示装置的方法的视图；
图27是根据示例实施方式的电子装置的示意性框图；
图28是将根据示例实施方式的显示装置应用于移动装置的示例的视图；
图29是将根据示例实施方式的显示装置应用于车辆显示装置的示例的视图；
图30是将根据示例实施方式的显示装置应用于增强现实眼镜或虚拟现实眼镜的示例的视图；
图31是将根据示例实施方式的显示装置应用于标牌的示例的视图；以及
图32是将根据示例实施方式的显示装置应用于可穿戴显示器的示例的视图。
具体实施方式
现在将详细参照实施方式，其示例在附图中示出，其中相同的附图标记始终指代相同的元件。就此而言，示例实施方式可以具有不同的形式，并且不应被解释为限于在此阐述的描述。因此，下面通过参照附图仅描述示例实施方式来解释本公开的方面。如这里所使用的，术语“和/或”包括一个或更多个相关所列举项目的任何和所有组合。当在一列元素之后时，诸如“中的至少一个”的表述修饰整列元素，而不修饰该列中的个别元素。
在下文中，将参照附图详细描述半导体器件转移结构、显示装置和制造显示装置的方法。相同的附图标记始终指代相同的元件。在附图中，为了清楚起见，构成元件的尺寸可能被夸大。尽管像“第一”和“第二”的术语被用来描述各种元件，但是这些元件不受这些术语限制。这些术语仅用于将一元件和另一元件区分开。
如这里所使用的，单数形式“一”和“该”也旨在包括复数形式，除非上下文清楚地另行指示。此外，将理解，当一单元被称为“包括”另一元件时，不排除可以存在或可以添加一个或更多个其它元件的可能性。此外，为了描述的方便和清楚，附图中元件的厚度或尺寸被夸大。此外，当一元件被称为“在”另一元件“上”或“上方”时，它可以直接在该另一元件上，或者也可以存在居间的元件。此外，在以下实施方式中构成每一层的材料仅是示例，并且可以使用其它材料。
此外，在本说明书中描述的术语“-器”、“-件”和“模块”表示用于处理至少一种功能和/或操作的单元，并且可以由硬件部件或软件部件及其组合来实现。
在此示出和描述的特定实施例是本发明构思的说明性示例，不旨在以任何方式限制本发明构思的范围。为了简洁起见，常规的电子装置、控制系统、系统的软件开发和其它功能方面可能没有详细描述。此外，呈现的各种图所示的连接线或连接器旨在代表各种元件之间的示例性功能关系和/或物理或逻辑联接。应注意，在实际器件中可以存在许多替代的或附加的功能关系、物理连接或逻辑连接。
术语“一”和“该”以及类似指称的使用将被解释为涵盖单数和复数两者。
构成方法的操作可以按任何合适的顺序执行，除非明确说明它们应按所描述的顺序执行。此外，这里提供的任何和所有示例或示例性语言(例如，“诸如”)的使用仅旨在更好地阐明本发明构思，而不对本公开的范围造成限制，除非另有声明。
图1是根据示例实施方式的半导体器件转移结构的平面图，图2是半导体器件转移结构的沿着图1的线A-A'截取的截面图。
半导体器件转移结构100包括基板110、提供在基板110上并包括陷阱125的对准层120和提供在对准层120上并包括凹槽135的转移层130。
基板110可以包括例如有机材料(诸如聚合物)或无机材料(诸如硅、玻璃、蓝宝石和/或金属)。对准层120可以由与基板110的材料相同的材料形成，但不限于此。半导体器件转移结构100可以由绝缘体上硅(SOI)基板形成。或者，半导体器件转移结构100的对准层120可以由包括多个陷阱125的柔性膜或柔性模形成。转移层130可以由SiO2、Si、SiN和/或光致抗蚀剂制成。然而，转移层130的材料不限于此。陷阱125可以具有比半导体器件150(图3)的尺寸略大的尺寸以安置半导体器件150。陷阱125的尺寸稍后将在下面描述。
凹槽135可以具有比陷阱125的截面面积大的截面面积，并且可以完全覆盖陷阱125。相对于半导体器件转移结构100的上表面，陷阱125可以定位得比凹槽135深，并且陷阱125可以定位为与凹槽135重叠。因此，陷阱125可以相对于凹槽135具有台阶状结构。陷阱125的深度是D1，凹槽135的深度是D2，从转移层130的上表面到基板110的上表面的深度是D3。陷阱125的深度D1可以在凹槽135的深度D2的0.1至0.2倍的范围内。
图3示出了半导体器件150与半导体器件转移结构100对准的状态。
半导体器件150提供在半导体器件转移结构100上，半导体器件150通过将半导体器件150推入凹槽135中的工艺而滑入凹槽135中，半导体器件150可以在移入凹槽135时安置在比凹槽135深的陷阱125中。陷阱125可以具有与半导体器件150的截面(例如，水平截面)类似的形状，并具有比半导体器件150的下表面的截面面积略大的尺寸，使得半导体器件150可以安置于其中。例如，当陷阱125的宽度是W1并且凹槽135的宽度是W2时，陷阱125可以具有比凹槽135的宽度W2小的宽度W1。此外，当半导体器件150的下表面的最大宽度是W时，陷阱125可以具有大于W且小于W2的宽度W1。陷阱125可以具有例如大于W且小于或等于W的1.2倍的宽度W1。凹槽135的宽度W2可以小于半导体器件150的宽度W的两倍，使得两个或更多个半导体器件150不同时进入凹槽135。
参照图2和图3，当半导体器件150的厚度是D时，凹槽135的深度D2可以具有0.5D≤D2<D的范围。凹槽135的下限深度是半导体器件150的厚度D的0.5倍的深度，使得半导体器件150不在进入凹槽135之后容易脱离，凹槽135的上限深度可以小于半导体器件150的厚度D，使得半导体器件150稍后可以容易地转移到另一驱动基板。陷阱125的深度D1可以具有0.1D≤D1≤0.2D的范围，使得进入凹槽135的半导体器件150容易地定位在陷阱125内。然而，凹槽135的深度D2和陷阱125的深度D1不限于以上示例，并且可以根据实施方式各种各样地改变。例如，陷阱125的深度D1可以根据半导体器件150的厚度D或凹槽135的深度D2而改变。
图1示出了凹槽135的截面形状(例如，当俯视时的水平截面形状或平面图)是矩形，陷阱125的截面形状(例如，当俯视时的水平截面形状或平面图)是圆形的示例。然而，凹槽135和陷阱125的形状不限于此，凹槽135可以具有各种截面形状，只要凹槽135具有比陷阱125的截面面积大的截面面积(例如，水平截面面积)。陷阱125可以具有能容纳半导体器件150并处于半导体器件150在陷阱125中不过多流动的范围内的各种截面形状。
半导体器件150可以具有微尺寸，并且该微尺寸可以是1000μm或更小或者200μm或更小。半导体器件150可以包括例如发光二极管(LED)、互补金属氧化物半导体(CMOS)、CMOS图像传感器(CIS)、垂直腔面发射激光器(VCSEL)、光电二极管(PD)、存储器件和二维(2D)材料器件中的至少一种。2D材料可以是石墨烯、过渡金属二硫族化物或碳纳米管(CNT)。
在示例实施方式中，取放方法、冲压方法、流体自组装转移方法等可以用作转移半导体器件的方法。例如，参照图4，通过在流体中移动半导体器件150，流体自组装转移方法可以用于将半导体器件150与半导体器件转移结构100对准。图4是用于解释根据示例实施方式的将半导体器件转移到半导体器件转移结构的方法的视图。
在流体自组装转移方法中，向凹槽135供应液体，可以使用任何类型的液体，只要该液体不腐蚀或损坏半导体器件150。液体可以包括例如包括水、乙醇、醇(alcohol)、多元醇、酮、卤烃(halocarbon)、丙酮、助熔剂和有机溶剂的多个组的一个或组合。有机溶剂可以包括例如异丙醇(IPA)。可用的液体不限于此，可以进行各种各样的修改。
可以以各种方式使用例如喷洒方法、分配方法、喷墨点方法、使液体流过半导体器件转移结构100的方法等作为向凹槽135供应液体的方法。这稍后在下面描述。液体的供应量可以被各种各样地调节以适合凹槽135或从凹槽135溢出。
然后，可以向半导体器件转移结构100供应多个半导体器件150。半导体器件150可以被直接喷洒到半导体器件转移结构100上而不用别的液体，或者可以在包含于悬浮液中的状态下被供应。可以以各种方式使用喷洒方法、逐滴滴落液体的分配方法、像印刷方法一样排放液体的喷墨点方法、使悬浮液流入半导体器件转移结构100的方法等作为供应包含在悬浮液中的半导体器件150的方法。
然后，用能够吸收液体的吸收体140来扫描半导体器件转移结构100的转移层130。吸收体140可以包括能够吸收液体的材料，并且其形状或结构不受限制。吸收体140可以包括例如织物、棉纸(tissue)、聚酯纤维、纸或擦拭物。吸收体140可以被单独使用而无需其它辅助器件，但不限于此，并且为了方便转移层130的扫描而可以联接到支撑件145。支撑件145可以具有适合于扫描转移层130的各种形状和结构。支撑件145可以具有例如杆、叶片、板或刮水器的形式。吸收体140可以提供在支撑件145的一侧，或者可以围绕支撑件145。
吸收体140可以在以适当的压力按压转移层130的同时扫描转移层130。扫描可以包括随着吸收体140接触转移层130并经过多个凹槽135而吸收液体。扫描可以以各种方式(诸如，例如，吸收体140的滑动方法、旋转方法、平移运动方法、往复运动方法、滚动方法、自转方法和/或摩擦方法)执行，并且可以包括规则方法和不规则方法两者。可以通过移动半导体器件转移结构100而不是移动吸收体140来执行扫描，并且可以以诸如滑动、旋转、平移往复、滚动、自转和/或摩擦的方式来执行半导体器件转移结构100的扫描。或者，可以通过吸收体140和半导体器件转移结构100的协作来执行扫描。
尽管流体自组装转移方法已参照图4被描述作为转移半导体器件的方法的示例，但半导体器件的转移方法不限于此。
根据一些示例实施方式，如图5A所示，基板110和对准层120可以一体形成。在这种情况下，陷阱125可以通过蚀刻工艺形成在包括对准层120的第一基板121中。或者，如图5B所示，基板110、对准层120和转移层130可以一体形成。在这种情况下，陷阱125可以首先(或以第一个的顺序)形成在包括对准层120和转移层130的第二基板122中，凹槽135可以其次(或以第二个的顺序)形成。然而，形成陷阱125和凹槽135的顺序不限于此。或者，如图5C所示，对准层120和转移层130可以一体形成。在这种情况下，包括对准层120和转移层130的第三基板123可以沉积在基板110上，陷阱125可以首先形成，凹槽135可以其次形成。然而，形成陷阱125和凹槽135的顺序不限于此。图5A至图5C的示例实施方式可以与其它示例实施方式(例如但不限于稍后将参照24描述的示例实施方式)组合。
图6是根据另一示例实施方式的半导体器件转移结构的平面图，图7是半导体器件转移结构的沿着图6的线B-B'截取的截面图。在图6和图7中，由与图1和图2的附图标记相同的附图标记表示的部件与参照图1和图2描述的部件基本相同，因此其详细描述被省略。在半导体器件转移结构100A中，陷阱125a可以从凹槽135a的中心偏向一侧。此外，陷阱125a的一端可以被布置为与凹槽135a的一端重合。陷阱125a可以具有例如圆形水平截面形状，凹槽135a可以具有与陷阱125a的圆形水平截面形状的一部分重叠的形状。
图8示出了将半导体器件150转移到半导体器件转移结构100A的过程的示例。如上所述，半导体器件150可以通过扫描工艺被推入凹槽135a中，并且在凹槽135a中，半导体器件150可以沿扫描方向移动以被安置在陷阱125a中。照此，陷阱125a可以被布置为在凹槽135a中在半导体器件150的扫描方向上偏置。基板110可以是包括用于驱动半导体器件150的电路111的驱动基板。当基板110被配置成驱动基板时，半导体器件150可以电连接到基板110的电路111，显示装置可以通过将半导体器件150连接到电路111来制造。或者，半导体器件转移结构100A可以进一步包括电路层(未示出)，该电路层在转移层130上包括用于驱动半导体器件150的电路。或者，可以通过将半导体器件150重新转移到另一驱动基板来制造显示装置。
在根据示例实施方式的半导体器件转移结构100和100A中，当凹槽135和135a具有比半导体器件150的尺寸大的尺寸使得半导体器件150在凹槽135和135a中流动时，陷阱125和125a可以允许半导体器件150定位在准确的位置而不移动。因此，当将电极联接到半导体器件150时，可以防止根据半导体器件150的流动的与电极的不匹配。
图9A和图9B示出了半导体器件的示例。
参照图9A，半导体器件150可以包括第一类型半导体层151、有源层152和第二类型半导体层153。第一类型半导体层151可以是n型半导体层，第二类型半导体层153可以是p型半导体层。或者，也可以反过来配置第一类型半导体层151和第二类型半导体层153。第一类型半导体层151可以是n型GaN层，第二类型半导体层153可以是p型GaN层。有源层152可以具有例如量子阱结构或多量子阱结构。第一电极154和第二电极155可以提供在第二类型半导体层153上。图9A示出了采用水平电极结构的半导体器件。
图9B示出了采用垂直电极结构的半导体器件，在该垂直电极结构中，第一电极154提供在第一类型半导体层151上，第二电极155提供在第二类型半导体层153上。根据示例实施方式的半导体器件转移结构可以转移具有水平电极结构的半导体器件或具有垂直电极结构的半导体器件。
图10示出了半导体器件包括突起的示例。半导体器件150A可以进一步包括突起156。突起156可以在半导体器件150A的第一表面上形成为具有比对应的第一表面小的尺寸(例如，比对应的第一表面小的截面面积尺寸)。参照图11，当半导体器件150A被转移时，突起156可以插入半导体器件转移结构的陷阱125中。突起156可以具有各种形状(例如，平面图形状)，并且例如突起156的形状可以根据用于每种颜色的半导体器件类型而变化。当制备红色半导体器件、绿色半导体器件和蓝色半导体器件以实现彩色图像时，红色半导体器件可以包括具有第一形状的突起156，绿色半导体器件可以包括具有第二形状的突起156，蓝色半导体器件可以包括具有第三形状的突起156。例如，红色半导体器件可以包括圆形突起156，绿色半导体器件可以包括矩形突起156，蓝色半导体器件可以包括五边形突起156。此外，陷阱125可以具有与对应于每种颜色的突起156的形状相同的形状(例如，相同的平面图形状)。以这种方式，可以转移用于每种颜色的半导体器件。
图12和图13示出了半导体器件包括突起的另一示例。图12示出了半导体器件150A的侧视图，图13示出了半导体器件150A的底视图。半导体器件150A可以进一步包括突起157。突起157可以具有环形结构。参照图14，陷阱125b可以具有与突起157的形状对应的环形结构。凹槽135b具有基本上矩形的形状，但不限于此。
图14是包括与图12和图13所示的半导体器件对应的陷阱的半导体器件转移结构的平面图。图15是示出将半导体器件转移到图14所示的半导体器件转移结构的过程的视图。参照图14和图15，当半导体器件150A被转移时，突起157可以插入半导体器件转移结构的陷阱125b中。此外，突起157和陷阱125b的形状可以变化。另一方面，突起157也可以被配置成电极。即，当突起157由金属形成时，突起157也可以用作电极。
图16是根据另一实施方式的半导体器件转移结构的平面图，图17是半导体器件转移结构的沿着图16的线C-C'截取的截面图。
半导体器件转移结构200可以包括基板210、提供在基板210上的对准层220和提供在对准层220上的转移层230。对准层220可以包括第一陷阱221和第二陷阱222，其中第一陷阱221和第二陷阱222可以彼此隔开。转移层230可以包括凹槽235，凹槽235可以与第一陷阱221和第二陷阱222重叠以将第一陷阱221和第二陷阱222包含在其中。在本实施方式中，两个半导体器件可以转移到一个凹槽235。尽管示出了提供两个陷阱的示例，但可以提供三个或更多个陷阱。
在图17中，第一陷阱221和第二陷阱222的深度D1以及凹槽235的深度D2可以在与参照图2描述的范围基本相同的范围内，因此，其详细描述被省略。
图18是示出将半导体器件150转移到图16所示的半导体器件转移结构200的过程的视图。当半导体器件150被供应到半导体器件转移结构200并被扫描或推入时，半导体器件150可以进入凹槽235，半导体器件150可以在凹槽235中流动并安置在第一陷阱221中，当扫描方向改变时，另一半导体器件150可以安置在第二陷阱222中。照此，当多个半导体器件150被转移到一个凹槽235时，从半导体器件150发射的光的量可以增加，并且即使当只有一个半导体器件150进入凹槽235时，也不会发生错误，因此可以降低修复率。
图19是根据另一示例实施方式的半导体器件转移结构的平面图，图20是半导体器件转移结构的沿着图19的线D-D'截取的截面图。
半导体器件转移结构300可以包括基板310、提供在基板310上的对准层320和提供在对准层320上的转移层330。转移层330可以包括凹槽335，凹槽335可以包括用于容纳半导体器件的区域。半导体器件可以包括将转移到显示装置的稍后在下文描述的(图21的)驱动基板360的转移半导体器件351、以及等待转移的预备半导体器件352。转移半导体器件351和预备半导体器件352可以包括电极357。
凹槽335可以包括用于容纳转移半导体器件351的转移区域331、以及与转移区域331连接并用于容纳预备半导体器件352的预备区域332。预备区域332连接到转移区域331，以允许预备半导体器件352经过其。转移区域331可以具有用于容纳一个或更多个转移半导体器件351的尺寸，图19示出了转移区域331具有用于容纳一个转移半导体器件351的尺寸的示例。
陷阱325可以提供在对准层320的与转移区域331对应的区域中。陷阱325位于比凹槽335深的位置，并且可以相对于凹槽335具有台阶状结构。
凹槽335可以具有拥有同一宽度的直凹槽形状，使得转移半导体器件351和预备半导体器件352可以排成一行。
转移区域331可以提供在凹槽335的一端。因为预备半导体器件352通过在一个方向上推动预备半导体器件352的操作而移动到转移区域331，所以转移区域331可以提供在凹槽335的一端。当预备半导体器件352移动到转移区域331时，预备半导体器件352可以安置在对应于转移区域331的陷阱325中，并且可以准备好转移到准确的位置。
图21、图22和图23是示出将半导体器件从图19所示的半导体器件转移结构转移到驱动基板的过程的示例的视图。
参照图21，布置在转移区域331中的转移半导体器件351可以转移到驱动基板360。驱动基板360可以包括用于驱动转移半导体器件351的驱动电路361。附图标记362可以表示电极焊盘。驱动基板360可以被布置为面对半导体器件转移结构300，电极焊盘362可以被对准以与对应的转移半导体器件351的电极357相遇。
参照图22，当电极357结合到对应的电极焊盘362并且驱动基板360移动时，转移半导体器件351可以结合并转移到驱动基板360的对应像素区域。当转移半导体器件351结合并转移到驱动基板360时，凹槽335的转移区域331变成空的空间。
参照图23，通过将预备半导体器件352移动到凹槽335的空的转移区域331，预备半导体器件352可以定位在对应于转移区域331的陷阱325中。当预备半导体器件352移动到转移区域331时，剩余的预备半导体器件352全都在一个方向上移位，并且预备半导体器件352之一可以移动到对应于转移区域331的陷阱325并成为转移半导体器件351。
如上所述，另一预备半导体器件352可以被移动到转移区域331，然后该预备半导体器件352可以被转移到另一驱动基板。通过重复此方法，多个半导体器件可以被多次转移到另外的驱动基板，直到所有预备半导体器件352耗尽。以这种方式，可以减少总处理时间，并且可以增加转移产量。
图24和图25示出了根据另一示例实施方式的半导体器件转移结构。
半导体器件转移结构400可以包括基板410、提供在基板410上的对准层420和提供在对准层420上的转移层430。
对准层420可以包括第一区域421和第二区域422，该第二区域422具有比第一区域421的表面附着力大的表面附着力，以将半导体器件450安置在第二区域422中。转移层430可以包括凹槽435，并且凹槽435可以被定位为至少与第二区域422重叠。
例如，第二区域422可以被配置为具有比第一区域421的表面粗糙度小的表面粗糙度使得第二区域422具有比第一区域421的表面附着力大的表面附着力，和/或第一区域421可以包括疏水材料并且第二区域422可以包括亲水材料。因为第二区域422具有比第一区域421的表面附着力大的表面附着力，所以进入凹槽435的半导体器件450可以当在凹槽435内移动时被安置在第二区域422中。
此外，第二区域422可以具有比第一区域421的表面能高的表面能。更高的表面能可以促进更高的可湿性或吸收材料的能力。表面能是指最外原子的剩余部分的所有结合能之和，其使得所述剩余部分不能与内部原子结合并且可以与其它外部原子结合。表面能可以与表面附着力成比例。通过执行选择性表面处理，第一区域421和第二区域422的表面能可以不同。例如，可以使用选择性地将紫外线照射到绝缘膜以将该绝缘膜改变成亲水状态的方法来形成第一区域421和第二区域422，或者可以使用制作具有形成在表面上的微图案的微模具并使该微模具与基板接触特定时间段和特定次数以形成接触表面的具有低表面能的疏水区域的方法。
图26是用于解释根据示例实施方式的制造显示装置的方法的视图。参照图1至图3描述制造显示装置的方法作为示例。
参照图26，在操作S10中，在基板110上形成包括陷阱125的对准层120。陷阱125可以被配置为安置半导体器件150。在操作S20中，在对准层120上形成转移层130，该转移层130包括具有比陷阱125的截面面积大的截面面积并相对于陷阱125成台阶的凹槽135。在操作S30中，半导体器件150被供应到半导体器件转移结构100，并被移动以定位在凹槽135中。在操作S40中，半导体器件150被移动并与陷阱125对准。
因为陷阱125定位得比凹槽135深并具有与半导体器件150的形状和尺寸相似的形状和尺寸，所以半导体器件150可以被对准在正确的位置。凹槽135可以具有能够容纳一个或更多个半导体器件150的尺寸，凹槽135的尺寸可以根据陷阱125的数量而改变。
按照根据示例实施方式的制造显示装置的方法，半导体器件150可以与陷阱125精确地对准，因此，可以在准确地电连接到驱动电路的导线之后根据驱动电路的信号来操作。为了使包括半导体器件的电子装置稳定地操作，半导体器件需要被对准在转移结构的特定位置。当半导体器件没有被对准在正确的位置时，电连接中可能出现问题，并且可能出现故障。根据示例实施方式的制造显示装置的方法可以提高半导体器件的对准准确性。此外，可以由于凹槽和陷阱之间的深度差异而防止半导体器件偏离对准位置，并且可以减少电连接缺陷。
图27是根据示例实施方式的包括显示装置的电子装置的框图。
参照图27，电子装置8201可以提供在网络环境8200中。在网络环境8200中，电子装置8201可以通过第一网络8298(近场无线通信网络等)与另一电子装置8202通信，或者可以通过第二网络8299(电信网络等)与另一电子装置8204和/或服务器8208通信。电子装置8201可以通过服务器8208与另一电子装置8204通信。电子装置8201可以包括处理器8220、存储器8230、输入装置8250、音频输出装置8255、显示装置8260、音频模块8270、传感器模块8276、接口8277、触觉模块8279、相机模块8280、电力管理模块8288、电池8289、通信模块8290、用户识别模块8296和/或天线模块8297。在电子装置8201中，可以省略这些部件中的一些，或者可以添加其它部件。这些部件中的一些可以被实现在一个集成电路中。例如，传感器模块8276(指纹传感器、虹膜传感器、照度传感器等)可以通过嵌入显示装置8260(显示器等)中来实现。
处理器8220可以运行软件(程序8240等)以控制电子装置8201的连接到处理器8220的一个或更多个其它部件(硬件部件或软件部件等)，并且可以执行各种数据处理或操作。作为数据处理或操作的一部分，处理器8220可以将从其它部件(传感器模块8276、通信模块8290等)接收的指令和/或数据加载到易失性存储器8232中，可以处理存储在易失性存储器8232中的指令和/或数据，并且可以将结果数据存储在非易失性存储器8234中。非易失性存储器8234可以包括内部存储器8236和外部存储器8238。处理器8220可以包括可独立操作或一起操作的主处理器8221(中央处理单元、应用处理器等)和辅助处理器8223(图形处理单元、图像信号处理器、传感器中枢处理器、通信处理器等)。辅助处理器8223比主处理器8221耗电更少，并且可以执行专门的功能。
当主处理器8221处于非活动(例如，睡眠)状态时，辅助处理器8223可以代表主处理器8221控制与电子装置8201的部件中的一些(显示装置8260、传感器模块8276、通信模块8290等)相关的功能和/或状态，或者当主处理器8221处于活动(例如，应用运行)状态时，辅助处理器8223可以与主处理器8221一起控制与电子装置8201的部件中的一些(显示装置8260、传感器模块8276、通信模块8290等)相关的功能和/或状态。辅助处理器8223(图像信号处理器、通信处理器等)可以被实现为其它功能相关部件(相机模块8280、通信模块8290等)的一部分。
存储器8230可以存储电子装置8201的部件(处理器8220、传感器模块8276等)所需的各种数据。数据可以包括例如软件(程序8240等)以及用于与其相关的命令的输入数据和/或输出数据。存储器8230可以包括易失性存储器8232和/或非易失性存储器8234。
程序8240可以作为软件存储在存储器8230中，并且可以包括操作系统8242、中间件8244和/或应用8246。
输入装置8250可以从电子装置8201的外部(用户等)接收用于电子装置8201的部件(处理器8220等)的命令和/或数据。输入装置8250可以包括遥控器、麦克风、鼠标、键盘和/或数字笔(手写笔等)。
音频输出装置8255可以将音频信号输出到电子装置8201的外部。音频输出装置8255可以包括扬声器和/或接收器。扬声器可以用于诸如多媒体播放或录音播放的通用目的，接收器可以用于接收呼入呼叫。接收器可以被组合为扬声器的一部分，或者可以被实现为单独的装置。
显示装置8260可以向电子装置8201的外部视觉地提供信息。显示装置8260可以包括显示器、全息装置或投影仪以及用于控制这些装置的控制电路。显示装置8260可以包括使用参照图1至图25描述的转移结构来制造的显示装置。显示装置8260可以包括被设置为感测触摸的触摸电路和/或被配置为测量由触摸产生的力的强度的传感器电路(压力传感器等)。
音频模块8270可以将声音转换为电信号，反之亦可。音频模块8270可以通过输入装置8250获得声音，或者可以通过音频输出装置8255和/或直接或无线连接到电子装置8201的另一电子装置(另一电子装置8202等)的扬声器和/或耳机输出声音。
传感器模块8276可以检测电子装置8201的操作状态(功率、温度等)或外部环境状态(用户状态等)，并且可以产生与检测到的状态对应的电信号和/或数据值。传感器模块8276可以包括手势传感器、陀螺仪传感器、气压传感器、磁性传感器、加速度传感器、握持传感器、接近传感器、颜色传感器、红外(IR)传感器、生物传感器、温度传感器、湿度传感器和/或照度传感器。
接口8277可以支持可用于将电子装置8201与其它电子装置(另一电子装置8202等)直接或无线连接的一种或更多种指定协议。接口8277可以包括高清晰度多媒体接口(HDMI)、通用串行总线(USB)接口、安全数字(SD)卡接口和/或音频接口。
连接端8278可以包括连接器，电子装置8201可以通过该连接器物理连接到其它电子装置(另一电子装置8202等)。连接端8278可以包括HDMI连接器、USB连接器、SD卡连接器和/或音频连接器(耳机连接器等)。
触觉模块8279可以将电信号转换为用户可通过触觉或动觉感知的机械刺激(振动、运动等)或电刺激。触觉模块8279可以包括电机、压电元件和/或电刺激器件。
相机模块8280可以捕获静止图像和运动图像。相机模块8280可以包括透镜组件，该透镜组件包括一个或更多个透镜、图像传感器、图像信号处理器和/或闪光灯。相机模块8280中包括的透镜组件可以收集从要捕获的对象发射的光。
电力管理模块8288可以管理供应给电子装置8201的电力。电力管理模块8288可以被实现为电力管理集成电路(PMIC)的一部分。
电池8289可以向电子装置8201的部件供电。电池8289可以包括非可再充电的一次电池、可再充电的二次电池和/或燃料电池。
通信模块8290可以支持在电子装置8201和其它电子装置(另一电子装置8202、另一电子装置8204、服务器8208等)之间建立直接(有线)通信信道和/或无线通信信道，并通过建立的通信信道进行通信。通信模块8290独立于处理器8220(应用处理器等)操作，并且可以包括支持直接通信和/或无线通信的一个或更多个通信处理器。通信模块8290可以包括无线通信模块8292(蜂窝通信模块、短距离无线通信模块、全球导航卫星系统(GNSS)等)和/或有线通信模块8294(局域网(LAN)通信模块、电力线通信模块等)。这些通信模块当中的对应通信模块可以通过第一网络8298(诸如蓝牙、WiFi直连或红外数据协会(IrDA)的局域网)或第二网络8299(诸如蜂窝网络、互联网或计算机网络(LAN、WAN等)的电信网络)与其它电子装置通信。这些各种类型的通信模块可以集成到单个部件(单个芯片等)中，或者可以被实现为多个分离的部件(多个芯片)。无线通信模块8292可以使用存储在用户识别模块8296中的用户信息(国际移动用户识别码(IMSI)等)识别和验证诸如第一网络8298和/或第二网络8299的通信网络内的电子装置8201。
天线模块8297可以向外部(其它电子装置等)发送信号和/或电力，和/或从外部(其它电子装置等)接收信号和/或电力。天线可以包括由形成在基板(PCB等)上的导电图案制成的辐射器。天线模块8297可以包括一个或更多个天线。当多个天线被包括时，通信模块8290可以在所述多个天线当中选择适合于在诸如第一网络8298和/或第二网络8299的通信网络中使用的通信方法的天线。信号和/或电力可以通过所选择的天线在通信模块8290和其它电子装置之间被发送或接收。除了天线之外的其它部件(RFIC等)可以被包括作为天线模块8297的一部分。
所述部件中的一些可以彼此连接，并通过外围装置(总线、通用输入输出(GPIO)、串行外围接口(SPI)、移动工业处理器接口(MIPI)等)之间的通信方法交换信号(命令、数据等)。
可以通过连接到第二网络8299的服务器8208在电子装置8201和外部的另一电子装置8204之间发送或接收命令或数据。其它电子装置8202和8204可以与电子装置8201相同或不同。在电子装置8201中运行的所有或一些操作可以在其它电子装置8202、8204和服务器8208的一个或更多个中被执行。例如，当电子装置8201需要执行某些功能或服务时，电子装置8201可以请求一个或更多个其它电子装置执行所述功能或服务的一些或全部，而不是直接执行所述功能或服务。已经接收到所述请求的一个或更多个其它电子装置可以执行与所述请求相关的附加功能或服务，并且可以将执行结果传送到电子装置8201。为此，可以使用云计算技术、分布式计算技术和/或客户机-服务器计算技术。
图28是将根据示例实施方式的显示装置应用于移动装置的示例的视图。移动装置9100可以包括显示装置9110，显示装置9110可以包括通过参照图1至图26描述的制造方法来制造的显示装置。显示装置9110可以具有可折叠结构，例如多重可折叠结构。
图29示出了将根据示例实施方式的显示装置应用于车辆的示例。显示装置可以是用于车辆的平视显示装置9200，并且可以包括提供在车辆的一区域中的显示器9210、以及转换光路使得驾驶员可以观看显示器9210上产生的图像的光路改变构件9220。
图30示出了将根据示例实施方式的显示装置应用于增强现实眼镜或虚拟现实眼镜的示例。增强现实眼镜或虚拟现实眼镜9300可以包括形成图像的投影系统9310、以及将图像从投影系统9310引导到用户眼睛中的元件9320。投影系统9310可以包括参照图1至图26描述的制造方法来制造的显示装置。
图31示出了将根据示例实施方式的显示装置应用于大尺寸标牌的示例。标牌9400可以用于在例如室外环境中使用数字信息显示器来显示内容(例如，广告内容)，并且可以通过通信网络来控制内容等的显示。标牌9400可以例如通过参照图27描述的电子装置来实现。
图32是将根据示例实施方式的显示装置应用于可穿戴显示器的示例的视图。可穿戴显示器9500可以包括通过参照图1至图26描述的制造方法来制造的显示装置，并且可以通过参照图27描述的电子装置来实现。
根据示例实施方式的显示装置可以应用于各种产品，诸如可卷曲TV和可伸展显示器。
根据示例实施方式的半导体器件转移结构可以包括配置为将半导体器件安置在基板上的陷阱，使得半导体器件可以高效且精确地转移到基板。根据示例实施方式的半导体器件转移结构包括在凹槽中的台阶状陷阱，并且半导体器件与陷阱对准，从而降低与电极的联接错误率。
根据示例实施方式的显示装置包括配置为将半导体器件安置在基板上的陷阱，使得半导体器件转移到准确位置，从而降低修复率并提高生产率。
根据示例实施方式的制造显示装置的方法可以通过使用转移结构而高效且精确地将半导体器件转移到基板。
根据示例实施方式，由附图中的块表示的部件、元件、模块或单元(在本段落中统称为“部件”)中的至少一个可以被体现为执行上述相应功能的各种数量的硬件、软件和/或固件结构。根据示例实施方式，这些部件中的至少一个可以使用可通过一个或更多个微处理器或其它控制装置的控制来执行相应功能的直接电路结构，诸如存储器、处理器、逻辑电路、查找表等。此外，这些部件中的至少一个可以由模块、程序或一部分代码来具体体现，该模块、程序或一部分代码包含用于执行特定逻辑功能并由一个或更多个微处理器或其它控制装置运行的一个或更多个可运行指令。此外，这些部件中的至少一个可以包括处理器或者可以由处理器实现，该处理器诸如是执行相应功能的中央处理单元(CPU)、微处理器等。这些部件中的两个或更多个可以被组合成执行所组合的两个或更多个部件的所有操作或功能的一个单一部件。此外，这些部件中的至少一个的功能的至少部分可以由这些部件中的另一个执行。以上示例性实施方式的功能方面可以以一个或更多个处理器上运行的算法来实现。此外，由块或处理步骤表示的部件可以采用用于电子器件配置、信号处理和/或控制、数据处理等的任何数量的相关技术。
应理解，这里描述的示例实施方式应仅被认为是描述性的，而不是出于限制的目的。每个实施方式内的特征或方面的描述通常应被认为可用于其它实施方式中的其它类似特征或方面。虽然已经参照附图描述了一个或更多个实施方式，但本领域普通技术人员将理解，在不脱离由所附权利要求及其等同物限定的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。
本申请基于2021年10月1日在韩国知识产权局提交的第10-2021-0131140号韩国专利申请并要求其优先权，该韩国专利申请的公开内容通过引用整体合并于此。

Claims (30)

1.一种半导体器件转移结构，包括：
基板；
对准层，提供在所述基板上并包括陷阱，所述陷阱被配置为安置半导体器件；以及
转移层，提供在所述对准层上并包括凹槽，所述凹槽具有比所述陷阱的截面面积大的截面面积，
其中所述陷阱定位得比所述凹槽深，并且所述陷阱被定位为与所述凹槽重叠。
2.根据权利要求1所述的半导体器件转移结构，其中所述陷阱具有大于所述半导体器件的最大宽度且小于或等于所述半导体器件的所述最大宽度的1.2倍的尺寸。
3.根据权利要求1所述的半导体器件转移结构，其中所述凹槽具有用于容纳两个或更多个半导体器件的尺寸，并且所述陷阱包括两个或更多个陷阱以分别容纳所述两个或更多个半导体器件。
4.根据权利要求1所述的半导体器件转移结构，其中所述基板与所述对准层一体形成。
5.根据权利要求1所述的半导体器件转移结构，其中所述陷阱具有与所述半导体器件的厚度的0.1至0.2倍对应的深度。
6.根据权利要求1所述的半导体器件转移结构，其中所述凹槽具有大于或等于所述半导体器件的厚度的0.5倍且小于所述半导体器件的所述厚度的深度。
7.根据权利要求1所述的半导体器件转移结构，其中所述陷阱被布置为从所述凹槽的中心偏向所述凹槽的一侧。
8.根据权利要求1所述的半导体器件转移结构，其中所述陷阱具有在所述凹槽的深度的0.1至0.2倍的范围内的深度。
9.根据权利要求1所述的半导体器件转移结构，其中所述凹槽包括用于容纳转移半导体器件的转移区域和用于容纳预备半导体器件的预备区域，并且所述陷阱被提供为对应于所述转移区域。
10.一种显示装置，包括：
基板；
对准层，提供在所述基板上并包括陷阱，所述陷阱被配置为安置半导体器件；
转移层，提供在所述对准层上并包括凹槽，所述凹槽具有比所述陷阱的截面面积大的截面面积；
半导体器件，布置在所述陷阱中；以及
驱动电路，被配置为驱动所述半导体器件，
其中所述陷阱定位得比所述凹槽深，并且所述陷阱被定位为与所述凹槽重叠。
11.根据权利要求10所述的显示装置，其中所述陷阱具有大于所述半导体器件的最大宽度且小于或等于所述半导体器件的所述最大宽度的1.2倍的尺寸。
12.根据权利要求10所述的显示装置，其中所述凹槽具有用于容纳两个或更多个半导体器件的尺寸，并且所述陷阱包括两个或更多个陷阱以分别容纳所述两个或更多个半导体器件。
13.根据权利要求10所述的显示装置，其中所述基板与所述对准层一体形成。
14.根据权利要求10所述的显示装置，其中所述陷阱具有在所述凹槽的深度的0.1至0.2倍的范围内的深度。
15.根据权利要求10所述的显示装置，其中所述凹槽具有大于或等于所述半导体器件的厚度的0.5倍且小于所述半导体器件的所述厚度的深度。
16.根据权利要求10所述的显示装置，其中所述陷阱被布置为从所述凹槽的中心偏向所述凹槽的一侧。
17.根据权利要求10所述的显示装置，其中所述半导体器件包括突起，并且所述陷阱具有与所述突起的平面图形状对应的平面图形状。
18.根据权利要求17所述的显示装置，其中所述半导体器件的电极提供在所述突起中。
19.根据权利要求10所述的显示装置，其中所述驱动电路提供在所述基板中。
20.根据权利要求10所述的显示装置，其中所述驱动电路提供在所述转移层上。
21.根据权利要求10所述的显示装置，其中所述半导体器件包括发光二极管(LED)、互补金属氧化物半导体(CMOS)、CMOS图像传感器(CIS)、垂直腔面发射激光器(VCSEL)、光电二极管(PD)、存储器件和二维(2D)材料器件中的至少一种。
22.一种用于转移半导体器件的结构，所述结构包括：
基板；
提供在所述基板上的对准层，所述对准层包括第一区域和第二区域，其中所述第二区域的表面附着力大于所述第一区域的表面附着力；以及
提供在所述对准层上的转移层，所述转移层包括被提供为至少与所述第二区域重叠的凹槽。
23.根据权利要求22所述的结构，其中所述第二区域的表面粗糙度小于所述第一区域的表面粗糙度。
24.根据权利要求22所述的结构，其中所述第一区域包括疏水材料，并且所述第二区域包括亲水材料。
25.根据权利要求22所述的结构，其中所述基板与所述对准层一体形成。
26.一种制造显示装置的方法，所述方法包括：
在基板上形成包括陷阱的对准层；
形成转移层，所述转移层在所述对准层上并且包括相对于所述陷阱成台阶的凹槽，所述凹槽具有比所述陷阱的截面面积大的截面面积；
使半导体器件定位在所述凹槽中；以及
使所述半导体器件与所述陷阱对准。
27.根据权利要求26所述的方法，其中所述陷阱具有大于所述半导体器件的最大宽度且小于或等于所述半导体器件的所述最大宽度的1.2倍的尺寸。
28.根据权利要求26所述的方法，其中所述沟槽具有用于容纳两个或更多个半导体器件的尺寸，并且所述陷阱包括两个或更多个陷阱以分别容纳所述两个或更多个半导体器件。
29.根据权利要求26所述的方法，其中所述陷阱具有与所述半导体器件的厚度的0.1至0.2倍对应的深度。
30.根据权利要求26所述的方法，进一步包括将半导体器件转移到驱动基板，所述驱动基板包括用于驱动所述半导体器件的电路。
CN202211195921.9A 2021-10-01 2022-09-29 半导体器件转移结构、显示装置和制造显示装置的方法 Pending CN115939014A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0131140 2021-10-01
KR1020210131140A KR20230047826A (ko) 2021-10-01 2021-10-01 반도체 소자 전사 구조물, 디스플레이 장치 및 디스플레이 장치 제조 방법

Publications (1)

Publication Number Publication Date
CN115939014A true CN115939014A (zh) 2023-04-07

Family

ID=81387055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211195921.9A Pending CN115939014A (zh) 2021-10-01 2022-09-29 半导体器件转移结构、显示装置和制造显示装置的方法

Country Status (4)

Country Link
US (1) US20230106525A1 (zh)
EP (1) EP4160678A1 (zh)
KR (1) KR20230047826A (zh)
CN (1) CN115939014A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093824A (ja) * 2000-09-13 2002-03-29 Fujitsu Ltd 電子部品、整列パレット、及び、電子部品のアライメント方法
US10381335B2 (en) * 2014-10-31 2019-08-13 ehux, Inc. Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs)
KR20200030514A (ko) * 2020-03-02 2020-03-20 엘지전자 주식회사 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법

Also Published As

Publication number Publication date
US20230106525A1 (en) 2023-04-06
EP4160678A1 (en) 2023-04-05
KR20230047826A (ko) 2023-04-10

Similar Documents

Publication Publication Date Title
EP3937263A1 (en) Wet alignment method for micro-semiconductor chip and display transfer structure
US20220139887A1 (en) Micro-light-emitting-diode array and method of manufacturing the same
EP4163984A1 (en) Semiconductor light emitting device, display apparatus including the same, and method of manufacturing the same
US20230215979A1 (en) Micro light-emitting element, micro light-emitting element array including the micro light-emitting element, and display device including the micro light-emitting element array
CN115249756A (zh) 多次使用转移模具和制造显示装置的方法
CN115939014A (zh) 半导体器件转移结构、显示装置和制造显示装置的方法
EP3965155A1 (en) Micro-light-emitting diode display apparatus and method of manufacturing the same
CN114695235A (zh) 显示转移结构、显示装置和电子设备
KR20220050674A (ko) 마이크로 발광 소자 어레이 및 그 제조 방법
US20240079385A1 (en) Micro semiconductor chip transferring structure and display device
EP4170703A1 (en) Micro semiconductor chip transfer substrate and method of manufacturing display apparatus
US20230377509A1 (en) Driving circuit board, electronic apparatus including driving circuit board, and method of fabricating electronic apparatus
US20240079395A1 (en) Mass-transfer method and mass-transfer device for micro semiconductor chips
EP4016631A1 (en) Display apparatus and method of manufacturing the same
EP4290567A1 (en) Micro chip and display apparatus including the same
EP4174966A1 (en) Micro light emitting device and display apparatus including the same
KR20220007500A (ko) 마이크로 반도체 칩 습식 정렬 방법 및 디스플레이 전사 구조물
KR20220147477A (ko) 다회용 전사 몰드 및 디스플레이 장치 제조 방법
KR20220060977A (ko) 마이크로 발광소자 어레이 및 그 제조 방법
CN115210884A (zh) 微型半导体芯片转移基板、显示转移结构、显示装置及制造显示装置的方法
CN115207188A (zh) 颜色转换结构、显示装置以及制造该显示装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication