CN115932532A - 半导体器件的测试方法、装置、设备及存储介质 - Google Patents
半导体器件的测试方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN115932532A CN115932532A CN202310220266.6A CN202310220266A CN115932532A CN 115932532 A CN115932532 A CN 115932532A CN 202310220266 A CN202310220266 A CN 202310220266A CN 115932532 A CN115932532 A CN 115932532A
- Authority
- CN
- China
- Prior art keywords
- data
- node
- semiconductor device
- address
- physical address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 90
- 238000012360 testing method Methods 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title claims abstract description 43
- 230000015654 memory Effects 0.000 claims abstract description 144
- 230000002950 deficient Effects 0.000 claims description 15
- 238000010998 test method Methods 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 8
- 238000012163 sequencing technique Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 22
- 101100328886 Caenorhabditis elegans col-2 gene Proteins 0.000 description 11
- 101100114362 Caenorhabditis elegans col-7 gene Proteins 0.000 description 9
- 238000004590 computer program Methods 0.000 description 7
- 101100328884 Caenorhabditis elegans sqt-3 gene Proteins 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 101100237842 Xenopus laevis mmp18 gene Proteins 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本公开提供了一种半导体器件的测试方法、装置、设备及存储介质,半导体器件的测试方法包括:获取用于表征故障存储单元的物理地址的故障信息;以预设存储结构存储故障存储单元的物理地址,预设存储结构包括具有至少一个节点的数据以及与每个节点对应的数据集合,节点用于存储第一数据,与节点对应的数据集合用于存储第二数据,第一数据和第二数据其中之一为物理地址中的行地址,其中另一为物理地址中的列地址;不同的故障存储单元具有相同的行地址或者列地址时,行地址或者列地址存储于同一节点中。本公开的预设存储结构仅对故障存储单元的物理地址进行存储,以节约存储空间,同时可降低存储及读取故障存储单元的物理地址所需时长。
Description
技术领域
本公开涉及半导体技术领域,尤其涉及一种半导体器件的测试方法、装置、设备及存储介质。
背景技术
在半导体器件中,由于存储容量的增加以及制程工艺的限制,半导体器件中存在部分无法正常进行读写的故障存储单元,需要对半导体器件进行测试以获得每个故障存储单元的物理地址,以便于对故障存储单元进行进一步的修补或替换。
现有技术中,通常采用对半导体器件进行测试的测试机台中提供的记录模块对故障存储单元的物理地址进行存储,在测试完成后再遍历记录模块以获取所有的故障存储单元的物理地址。然而,由于测试机台中提供的记录模块通常被设置为与存储阵列类似的二维矩阵结构,记录模块中的每一位置与存储阵列中的每一地址一一对应,记录模块的占用空间较大,且由于故障存储单元的数量远小于正常存储单元的数量,但在存储和读取时,却要对记录模块中的每一位置进行相应操作,使得在存储和读取故障存储单元的物理地址时均需要较长的扫描时间,浪费存储空间,测试时间成本较高。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开提供了一种半导体器件的测试方法、装置、设备及存储介质。
本公开的第一方面,提供了一种半导体器件的测试方法,所述半导体器件的测试方法包括:
获取故障信息,所述故障信息用于表征所述半导体器件中的故障存储单元的物理地址;
以预设存储结构存储所述故障存储单元的物理地址,所述预设存储结构包括数组,所述数组包括至少一个节点,所述预设存储结构还包括与每个所述节点对应的数据集合,其中,所述节点用于存储第一数据,与所述节点对应的数据集合用于存储第二数据,所述第一数据和所述第二数据其中之一为所述物理地址中的行地址,其中另一为所述物理地址中的列地址;
其中,不同的所述故障存储单元具有相同的行地址或者列地址时,所述行地址或者所述列地址存储于同一所述节点中。
本公开的一些实施例中,所述以预设存储结构存储所述故障存储单元的物理地址,包括:
遍历所述数组中的全部所述节点;
若所述第一数据未存储于所述节点,于所述数组中增加第一节点以存储所述第一数据,并增加与所述第一节点对应的第一数据集合,以存储所述第二数据。
本公开的一些实施例中,所述数据集合以树结构存储所述第二数据;
所述增加与所述第一节点对应的第一数据集合,包括:
保存所述第二数据作为所述第一数据集合的根结点。
本公开的一些实施例中,在遍历所述数组中的全部所述节点之前,所述测试方法还包括:
根据所述第一数据的数值,对至少一个所述节点依照数值从小至大的顺序进行排序,形成遍历序列。
本公开的一些实施例中,所述遍历所述数组中的全部所述节点,包括:
由位于所述遍历序列的两端的所述节点至位于所述遍历序列的中间的所述节点,对所述数组中的全部所述节点进行遍历;
或者,
由位于所述遍历序列的中间的所述节点至位于所述遍历序列的两端的所述节点,对所述数组中的全部所述节点进行遍历。
本公开的一些实施例中,所述以预设存储结构存储所述故障存储单元的物理地址,还包括:
若所述第一数据存储于所述节点中,遍历与所述节点对应的所述数据集合;
若所述第二数据未存储于所述数据集合,存储所述第二数据至所述数据集合。
本公开的一些实施例中,所述树结构包括二叉树结构,所述存储所述第二数据至所述数据集合,包括:
若所述第二数据的数值小于所述二叉树结构中所述根结点中存储的数值,存储所述第二数据于所述二叉树结构的第一分支。
本公开的一些实施例中,所述存储所述第二数据至所述数据集合,还包括:
若所述第二数据的数值大于所述二叉树结构中所述根结点中存储的数值,存储所述第二数据于所述二叉树结构的第二分支。
本公开的一些实施例中,所述以预设存储结构存储所述故障存储单元的物理地址,还包括:
若所述第二数据存储于所述数据集合,则停止本次所述故障存储单元的物理地址的存储过程,进行下一所述故障存储单元的物理地址的存储。
本公开的一些实施例中,所述半导体器件的测试方法还包括:
读取所述预设存储结构,获取全部所述故障存储单元的物理地址。
本公开的一些实施例中,读取所述预设存储结构,获取全部所述故障存储单元的物理地址,包括:
遍历所述预设存储结构的全部所述节点,获得所述第一数据;
基于每个所述节点,遍历与所述节点对应的所述数据集合,获得所述第二数据;
基于所述第一数据和所述第二数据,获得所述故障存储单元的物理地址。
本公开的一些实施例中,遍历与所述节点对应的所述数据集合,包括:
通过遍历方式读取所述二叉树结构的所述第一分支;
获取所述二叉树结构的所述根结点;
通过遍历方式读取所述二叉树结构的所述第二分支。
本公开的第二方面,提供了一种半导体器件的测试装置,所述半导体器件的测试装置包括:
获取模块,被配置为获取故障信息,所述故障信息用于表征所述半导体器件中的故障存储单元的物理地址;
存储模块,被配置为以预设存储结构存储所述故障存储单元的物理地址,所述预设存储结构包括数组,所述数组包括至少一个节点,所述预设存储结构还包括与每个所述节点对应的数据集合,其中,所述节点用于存储第一数据,与所述节点对应的数据集合用于存储第二数据,所述第一数据和所述第二数据其中之一为所述物理地址中的行地址,其中另一为所述物理地址中的列地址;
其中,不同的所述故障存储单元具有相同的行地址或者列地址时,所述行地址或者所述列地址存储于同一所述节点中。
本公开的第三方面,提供了一种半导体设备,所述半导体设备包括:
处理器;
用于存储处理器可执行指令的存储器;
其中,所述处理器被配置为执行本公开第一方面所述的半导体器件的测试方法。
本公开的第四方面,提供了一种非临时性计算机可读存储介质,当所述存储介质中的指令由半导体设备的处理器执行时,使得所述半导体设备能够执行本公开第一方面所述的半导体器件的测试方法。
本公开提供的半导体器件的测试方法、装置、设备及存储介质中,设置仅对故障存储单元的物理地址进行存储的预设存储结构,预设存储结构包括数组以及与数组中的每个节点对应的数据集合,当不同的故障存储单元具有相同的行地址或者列地址时,行地址或者列地址存储于同一节点中,以节约预设存储结构的存储空间,同时降低了存储及读取故障存储单元的物理地址所需的时长。
在阅读并理解了附图和详细描述后,可以明白其他方面。
附图说明
并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例,并且与描述一起用于解释本公开实施例的原理。在这些附图中,类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例,而不是全部实施例。对于本领域技术人员来讲,在不付出创造性劳动的前提下,可以根据这些附图获得其他的附图。
图1是一种记录模块的结构示意图。
图2是根据一示例性实施例示出的半导体器件的测试方法的流程图。
图3是根据一示例性实施例示出的预设存储结构的示意图。
图4是根据一示例性实施例示出的预设存储结构的示意图。
图5是根据一示例性实施例示出的预设存储结构的示意图。
图6是根据一示例性实施例示出的以预设存储结构存储物理地址的示意图。
图7是根据一示例性实施例示出的以预设存储结构存储物理地址的示意图。
图8是根据一示例性实施例示出的以预设存储结构存储物理地址的示意图。
图9是根据一示例性实施例示出的遍历二叉树结构的示意图。
图10是根据一示例性实施例示出的半导体器件的测试方法的流程总图。
图11是根据一示例性实施例示出的半导体器件的测试装置的结构框图。
图12是根据一示例性实施例示出的半导体设备的框图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例中的附图,对公开实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本公开一部分实施例,而不是全部的实施例。基于本公开中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本公开保护的范围。需要说明的是,在不冲突的情况下,本公开中的实施例及实施例中的特征可以相互任意组合。
在半导体器件中,由于存储容量的增加以及制程工艺的限制,半导体器件中存在部分无法正常进行读写的故障存储单元,需要对半导体器件进行测试以获得每个故障存储单元的物理地址,以便于对故障存储单元进行进一步的修补或替换。
现有技术中,通常采用对半导体器件进行测试的测试机台中提供的记录模块对故障存储单元的物理地址进行存储,在测试完成后再遍历记录模块以获取所有的故障存储单元的物理地址。然而,由于测试机台中提供的记录模块通常被设置为与存储阵列类似的二维矩阵结构,参考图1所示,图1示出了测试完成后记录存储阵列中所有故障存储单元的物理地址的记录模块,当存储阵列为8x8的阵列时,记录模块也设置为8x8的阵列,记录模块的第0行至第7行与存储阵列的第0行至第7行一一对应,记录模块的第0列至第7列与存储阵列的第0列至第7列一一对应,以使得记录模块中的每一位置与存储阵列中的每一物理地址一一对应。在测试过程中,当需要存储故障存储单元的物理地址时,需遍历扫描记录模块,以在记录模块中查找与故障存储单元的物理地址相应的位置,并将该处的数值由0改写为1。在读取故障存储单元的物理地址时,遍历记录模块,将每个数值为1处对应的行和列作为故障存储单元的物理地址中的行地址和列地址。由于记录模块的占用空间较大,且故障存储单元的数量远小于正常存储单元的数量,但在存储和读取时,却要对记录模块中的每一位置进行相应操作,使得在存储和读取故障存储单元的物理地址时均需要较长的扫描时间,浪费存储空间,测试时间成本较高。
有鉴于此,本公开提供了一种半导体器件的测试方法,半导体器件的测试方法包括:获取用于表征半导体器件中的故障存储单元的物理地址的故障信息;以预设存储结构存储故障存储单元的物理地址,预设存储结构包括具有至少一个节点的数据以及与每个节点对应的数据集合,节点用于存储第一数据,与节点对应的数据集合用于存储第二数据,第一数据和第二数据其中之一为物理地址中的行地址,其中另一为物理地址中的列地址;不同的故障存储单元具有相同的行地址或者列地址时,行地址或者列地址存储于同一节点中。本公开设置仅对故障存储单元的物理地址进行存储的预设存储结构,预设存储结构包括数组以及与数组中的每个节点对应的数据集合,当不同的故障存储单元具有相同的行地址或者列地址时,行地址或者列地址存储于同一节点中,以节约预设存储结构的存储空间,同时降低了存储及读取故障存储单元的物理地址所需的时长。
下面结合附图及具体实施例对本公开进行说明。本公开示例性的实施例提供了一种半导体器件的测试方法,如图2所示,图2是根据一示例性实施例示出的半导体器件的测试方法的流程图,该测试方法包括如下步骤:
步骤S100、获取故障信息,故障信息用于表征半导体器件中的故障存储单元的物理地址;
步骤S200、以预设存储结构存储故障存储单元的物理地址,预设存储结构包括数组,数组包括至少一个节点,预设存储结构还包括与每个节点对应的数据集合,其中,节点用于存储第一数据,与节点对应的数据集合用于存储第二数据,第一数据和第二数据其中之一为物理地址中的行地址,其中另一为物理地址中的列地址;其中,不同的故障存储单元具有相同的行地址或者列地址时,行地址或者列地址存储于同一节点中。
本实施例提供的半导体器件的测试方法中,以半导体器件作为测试对象,半导体器件例如可以是DRAM(Dynamic Random Access Memory,动态随机存取存储器)、SRAM(Static RAM,静态随机存取存储器)、RDRAM(Rambus DRAM,高频动态随机存取存储器)、SDRAM(Synchronous DRAM,同步动态随机存取存储器)等存储器,本公开对此不作限制。
本实施例提供的半导体器件的测试方法中,以测试机台作为执行主体,测试机台可以是对半导体器件的存储功能进行测试的机台,例如可以是ATE(Automatic TestEquipment,半导体集成电路自动测试机)。
在步骤S100中,测试机台可以通过预设的测试条件对半导体器件进行测试,以对半导体器件中的故障存储单元进行检测。当测试机台检测到故障存储单元时,测试机台可以获取故障信息,故障信息是描述半导体器件中的故障存储单元的物理地址的信息,物理地址可以包括但不限于Channel(通道)、Dimm(内存条)、Rank(内存区块)、Chip(内存颗粒)、Bank(存储阵列)、Row(行)、Column(列)。
在步骤S200中,预设存储结构可以是技术人员预先建立的、仅用于存储故障存储单元的物理地址的存储结构,预设存储结构可以是多种数据结构的组合。当测试机台检测到表征故障存储单元的物理地址的故障信息时,可以将故障存储单元的物理地址存储于预设存储结构中。参考图3至图5所示,预设存储结构包括数组,数组是一种存储和组织数据的线性结构,图3至图5中虚线框中示出的结构为数组,数组中包括一个或者多个节点,每个节点可以存储一个数据。预设存储结构还包括与每个节点对应的数据集合,图3至图5中点划线框中示出的结构为数据集合,数据集合可以是线性或非线性数据结构,例如可以是链表、树结构、堆结构、散列表等等用于存储数据的集合,数据集合中可以包括一个或多个结点,数据集合中的每一个结点可以存储一个数据。对于数组中的每一个节点,每个节点可以用于存储第一数据,对于与该节点对应的数据集合,数据集合中的每个结点可以存储第二数据,第一数据和第二数据其中之一为故障存储单元的物理地址中的行地址,第一数据和第二数据的其中另一为故障存储单元的物理地址中的列地址。
在一些实施例中,参考图3所示,图3示出的预设存储结构的示意图中,数组中的节点存储的第一数据为行地址,与该节点对应的数据集合存储的第二数据为列地址。例如,结合图1和图3所示,图1中记录的第0行中的故障存储单元,可知其物理地址分别为(0,2)、(0,4)、(0,7)。采用本公开提供的方法对这三个故障存储单元的物理地址进行储存时,例如,对于物理地址为(0,2)的故障存储单元,将行地址Row0存储至预设数据结构的数组的某一节点中,例如存储至第一节点,列地址Col2存储于与第一节点对应的数据集合中,即完成对物理地址为(0,2)的故障存储单元的存储。再例如,对于物理地址为(0,4)的故障存储单元,将行地址Row0存储至预设数据结构的数组的某一节点中,例如存储至第二节点,列地址Col4存储于与第二节点对应的数据集合中,即完成对物理地址为(0,4)的故障存储单元的存储。本实施例示出的方法中,无论不同的故障存储单元是否具有相同的行地址,不同故障存储单元的行地址存储于不同的节点中。可以理解的是,当数组中的节点存储的第一数据为列地址时,无论不同的故障存储单元是否具有相同的列地址,不同故障存储单元的列地址存储于不同的节点中。本实施例中,预设存储结构仅对故障存储单元的物理地址进行存储,以节约预设存储结构的存储空间,同时降低了存储及读取故障存储单元的物理地址所需的时长。
在一些实施例中,参考图4所示,图4示出的预设存储结构的示意图中,数组中的节点存储的第一数据为行地址,与该节点对应的数据集合存储的第二数据为列地址。当不同的故障存储单元具有相同的行地址时,不同的故障存储单元的行地址存储于同一节点中。例如,结合图1和图4所示,图1中记录的第0行中的故障存储单元,可知其物理地址分别为(0,2)、(0,4)、(0,7),这三个故障存储单元具有相同的行地址。采用本公开提供的方法对这三个故障存储单元的物理地址进行储存时,将行地址Row0存储至预设数据结构的数组中的第一个节点,即表示存储阵列中的第0行存在故障存储单元。将故障存储单元的物理地址中的列地址Col2、Col4和Col7均存储至与存储Row0的节点对应的数据集合中,即表示在第0行中,第2列、第4列以及第7列对应的位置为故障存储单元,即完成对故障存储单元的物理地址的存储。
在另一些实施例中,参考图5所示,图5示出的预设存储结构的示意图中,数组中的节点存储的第一数据为列地址,与该节点对应的数据集合存储的第二数据为行地址。当不同的故障存储单元具有相同的列地址时,不同的故障存储单元的列地址存储于同一节点中。例如,结合图1和图5所示,图1中记录的第0列中的故障存储单元,可知其物理地址分别为(3,0)、(5,0),这两个故障存储单元具有相同的列地址。采用本公开提供的方法对这两个故障存储单元的物理地址进行储存时,将列地址Col0存储至预设数据结构的数组中的第一个节点,即表示存储阵列中的第0列存在故障存储单元。将故障存储单元的物理地址中的行地址Row3和Row5均存储至与存储Col0的节点对应的数据集合中,即表示在第0列中,第3行以及第5行对应的位置为故障存储单元,即完成对故障存储单元的物理地址的存储。
图4和图5示出的预设存储结构相对于图3示出的预设存储结构,区别在于,当不同的故障存储单元具有相同的行地址或者列地址时,行地址或者列地址存储于同一节点中,以进一步压缩预设存储结构的存储空间,同时进一步降低了存储及读取故障存储单元的物理地址所需的时长,进一步降低时间成本。
需要说明的是,由于故障存储单元的物理地址除行地址和列地址外,还包括Bank地址、Chip地址等等。在实际操作过程中,对于半导体器件中位于不同Channel、不同Dimm、不同Rank、不同Chip上的不同Bank,每一个Bank均对应设置一预设存储结构,即每一预设存储结构用于存储与其对应的存储阵列内的故障存储单元的物理地址。在存储故障存储单元的物理地址时,依次查询该故障存储单元的Channel地址、Dimm地址、Rank地址、Chip地址和Bank地址,以在该Bank对应的预设存储结构中存储故障存储单元的物理地址中的行地址和列地址。
在一个示例性实施例中,步骤S200中,以预设存储结构存储故障存储单元的物理地址,包括:
步骤S210、遍历数组中的全部节点;
步骤S220、若第一数据未存储于节点,于数组中增加第一节点以存储第一数据,并增加与第一节点对应的第一数据集合,以存储第二数据。
在步骤S210中,可以遍历已有的预设存储结构的数组中的全部节点,以查询故障存储单元的物理地址中的第一数据是否已存储至数组的节点中。遍历可以是根据数组中各节点的顺序逐一遍历,也可以是根据节点中存储的第一数据的数值大小逐一遍历。第一数据和第二数据其中之一为故障存储单元的物理地址中的行地址,其中另一为物理地址中的列地址。
在步骤S220中,以第一数据为行地址进行说明,若第一数据(即行地址)未存储于数组的节点中,说明该故障存储单元的物理地址在此之前未存储至预设存储结构中,即该故障存储单元的行地址和列地址在此之前均未进行存储。此时,在数组中增加一个第一节点以存储故障存储单元的行地址,第一节点为区别于已有节点的新增节点。同时,增加与第一节点对应的第一数据集合以存储故障存储单元的第二数据(即列地址),第一数据集合为与第一节点对应的数据集合,从而完成对该故障存储单元的物理地址的存储。
在一些可能的实施方式中,在步骤S210之前,在遍历数组中的全部节点之前,半导体器件的测试方法还包括:
步骤S201、根据第一数据的数值,对至少一个节点依照数值从小至大的顺序进行排序,形成遍历序列。
由于在对半导体器件进行测试时,可以是有序的对多个存储单元进行测试,例如,对于一个存储阵列中的存储单元,可以是先测试第0行,再测试第1行……,或者,先测试第1列,再测试第2列……;也可以是无序、随机地对多个存储单元进行测试,例如,对于一个存储阵列中的存储单元,可以是先测试第2行,再测试第5行,再测试第0行……,或者,先测试第4列,再测试第1列……。对于有序测试所得的故障存储单元,其物理地址存储至预设存储结构中后也是有序排布的,例如先存储第0行对应的故障存储单元的物理地址,再存储第1行……。而对于无序测试所得的故障存储单元,其物理地址存储至预设存储结构中后是无序排布的,例如先存储第4行对应的故障存储单元的物理地址,再存储第2行……。
由于预设存储结构的数组中的节点用于存储第一数据,在预设存储结构中,可以根据第一数据的数值,对一个或多个节点依照第一数据的数值从小到大的顺序进行排序,使得数组形成遍历序列。以使得在存储故障存储单元的物理地址,遍历数组中的所有节点时,可以更快地进行遍历,以快速查找已有的预设存储结构中是否已储存该故障存储单元的物理地址中的第一数据。此外,当第一数据未存储至数组的节点中时,也可以根据该故障存储单元的第一数据的数值,在已有的数组的相应位置插入第一节点。第一数据的数值可以是行地址或者列地址对应的值,例如当第一数据为行地址时,Row0对应的数值为0,Row1对应的数值为1,按照数组的节点中存储的行地址对应的数值从小至大进行排序所得的遍历序列如图4所示。例如当第一数据为列地址时,Col0对应的数值为0,Col2对应的数值为2,按照数组的节点中存储的列地址对应的数值从小至大进行排序所得的遍历序列如图5所示。
在一些可能的实施方式中,在步骤S210中,遍历数组中的全部节点,包括:
步骤S211、由位于遍历序列的两端的节点至位于遍历序列的中间的节点,对数组中的全部节点进行遍历;
或者,
步骤S221、由位于遍历序列的中间的节点至位于遍历序列的两端的节点,对数组中的全部节点进行遍历。
在步骤S211对应的实施例中,可以同时读取位于形成遍历序列的数组的两端的节点对应的第一数据的数值,由数组的两端至数组的中间方向对数组中的所有节点进行遍历,以确定待存储的故障存储单元的物理地址的第一数据是否已存储预设存储结构中。例如,当数组中包括五个节点时,先读取位于数组两端的第一个节点和第五个节点的数值,再读取第二个节点和第四个节点的数值,再读取位于数组的中间的第三个节点的数值,从而完成对数组中的全部节点的遍历,以确定节点中的数值是否与待存储的故障存储单元的第一数据的数值相同,从而确定第一数据是否已存储。
在步骤S221对应的实施例中,先读取位于形成遍历序列的数组的中间的节点对应的第一数据的数值,将该数值与待存储的故障存储单元的第一数据的数值进行对比。若第一数据的数值大于该数值,说明第一数据对应的节点应位于数组中数值较大的一端,以中间位的节点为起点,数组中数值最大的节点为终点,对该区间内进行遍历。若第一数据的数值小于该数值,说明第一数据对应的节点应位于数组中数值较小的一端,以数组中数值最小的节点为起点,中间位的节点为终点,对该区间内进行遍历。例如,先读取位于新的区间的中间的节点对应的数值,再将该数值与第一数据的数值进行对比,直至确定数组中的节点中是否存储有第一数据的数值。例如,待存储的故障存储单元的第一数据的数值为Row12,当数组中包括19个节点时,先读取位于数组中间的第十个节点的数值,例如第十个节点中存储的数值为Row15,由于第一数据的数值小于中间位节点中存储的数值,则说明第一数据对应的节点应位于数组中的第一个节点至第九个节点形成的区域中。读取该区域中间的第五个节点的数值,按照相同的方式对比该数值与第一数据的数值,直至确定数组中的节点中是否存储有第一数据的数值Row12。本实施例提供的遍历方法可以快速确定第一数据对应的数值在数组中的位置,以快速确定第一数据是否存储于数组中。当确定第一数据未存储至数组的节点中时,也可以快速地定位应增加的第一节点的位置。
在一些可能的实施方式中,数据集合以树结构存储第二数据;步骤S220中,增加与第一节点对应的第一数据集合,包括:
保存第二数据作为第一数据集合的根结点。
本实施例中,树结构是由是由一个或者多个结点组成一个具有层次关系的数据集合,其形状类似于一颗根在上,叶子在下的树。在树结构中,没有前驱,即没有父结点的结点称为根结点,即树结构中的第一个结点。由于与第一节点对应的第一数据集合为新增的树结构,此时,增加树结构的根结点以保存故障存储单元的物理地址中的第二数据。
下面以在预设存储结构中存储一故障存储单元的物理地址对上述实施例进行说明,故障存储单元的物理地址例如为(0,4),预设存储结构中节点存储的第一数据为行地址,与节点对应的树结构存储的第二数据为列地址。
对图6中示出的存储前的预设存储结构的数组的全部节点进行遍历,可知节点中未存储有Row0,即故障存储单元的物理地址在此前未进行储存。根据第一数据Row0的数值以及数组的所有节点的数值,在相应的位置即存储Row1的节点之前增加第一节点以存储第一数据Row0,并增加与第一节点对应的第一数据集合,即树结构的根结点,以存储第二数据Col4,即完成对该故障存储单元的物理地址的存储,如图6所示,预设存储结构中虚线框中示出的内容即为存储的故障存储单元的物理地址。
在一个示例性实施例中,步骤S200中,以预设存储结构存储故障存储单元的物理地址,还包括:
步骤S230、若第一数据存储于节点中,遍历与节点对应的数据集合;
步骤S240、若第二数据未存储于数据集合,存储第二数据至数据集合。
本实施例中,以第一数据为行地址进行说明。若故障存储单元的物理地址的第一数据即行地址存储于数组的节点中,说明在存储该故障存储单元的物理地址之前,有其它与该故障存储单元具有相同的行地址的故障存储单元的物理地址存储于预设存储结构中,或者,该故障存储单元的物理地址已存储至预设存储结构中。此时,遍历与该节点对应的数据集合,判断该故障存储单元的物理地址的第二数据即列地址是否存储于数据集合中。
当故障存储单元的物理地址的第二数据未存储至数据集合中时,说明该故障存储单元的物理地址未存储至预设存储结构中。此时,在存储故障存储单元的行地址的节点对应的数据集合中增加结点,以存储故障存储单元的物理地址中的第二数据即列地址。
在一些可能的实施方式中,树结构包括二叉树结构,步骤S240中,存储第二数据至数据集合,包括:
步骤S241、若第二数据的数值小于二叉树结构中根结点中存储的数值,存储第二数据于二叉树结构的第一分支。
在树结构中,每个结点可以设置多个分支,从而形成不同的树结构。本实施例中,树结构可以包括二叉树结构,相较于其它的树结构,二叉树结构的特点为每个结点至多只能设置两个分支,两个分支中的其一为左子树,其中另一为右子树,且左子树和右子树的次序不可颠倒。第一分支可以是二叉树结构的左子树,也可以是右子树。
本实施例中,由于存储故障存储单元的第一数据(即行地址)的节点对应的二叉树结构中已经存储有其它故障存储单元的列地址,将待存储的故障存储单元的第二数据的数值与二叉树结构中的根结点中存储的数值进行对比,以确定二叉树结构中,存储第二数据的结点应设置的位置。若第二数据的数值小于二叉树结构中根结点中存储的数值,存储第二数据于二叉树结构的第一分支,也就是说,第一分支仅用于存储数值小于根结点对应的数值的第二数据,以使得树结构中的第二数据形成有序排布,从而便于后续的读取。
下面以在预设存储结构中存储一故障存储单元的物理地址对上述实施例进行说明,故障存储单元的物理地址例如为(0,2),预设存储结构中节点存储的第一数据为行地址,与节点对应的树结构存储的第二数据为列地址。
对图7中示出的存储前的预设存储结构的数组的全部节点进行遍历,可知节点中已存储有Row0,则对Row0对应的树结构进行遍历,确定树结构中未存储有Col2,则在树结构的相应位置增加结点以对第二数据进行储存。由于第二数据的数值Col2小于根结点中存储的数值Col4,将第二数据存储于树结构的第一分支,第一分支在图7示出的实施例中为左子树,即完成对该故障存储单元的物理地址的存储,如图7所示,预设存储结构中虚线框中示出的内容即为存储的故障存储单元的物理地址。
示例性地,在存储物理地址为(0,2)的故障存储单元之后,例如,当需要对具有相同的行地址,且列地址小于根结点的数值,并小于左子树上的结点的数值的故障存储单元的物理地址进行储存时,例如,对物理地址为(0,1)的故障存储单元进行储存时,由于Col1的数值小于原有根结点Col4的数值,此时,应将Col1对应的第二数据存储于树结构的左子树。进一步地,由于Col1的数值也小于左子树上的结点Col2,此时,将Col2对应的结点视为新的根结点,将Col1存储于以Col2为根结点延伸出的新的二叉树结构的第一分支。
在一些可能的实施方式中,步骤S240中,存储第二数据至数据集合,还包括:
步骤S242、若第二数据的数值大于二叉树结构中根结点中存储的数值,存储第二数据于二叉树结构的第二分支。
本实施例中,由于存储故障存储单元的第一数据(行地址)的节点对应的二叉树结构中已经存储有其它故障存储单元的列地址,将待存储的故障存储单元的第二数据的数值与二叉树结构中的根节点中存储的数值进行对比,以确定二叉树结构中,存储第二数据的结点应设置的位置。若第二数据的数值大于二叉树结构中根结点中存储的数值,存储第二数据于二叉树结构的第二分支,也就是说,第二分支仅用于存储数值大于根结点对应的数值的第二数据,以使得树结构中的第二数据形成有序排布,从而便于后续的读取。当第一分支为二叉树结构的左子树时,第二分支为右子树;当第一分支为二叉树结构的右子树时,第二分支为左子树。
下面以在预设存储结构中存储一故障存储单元的物理地址对上述实施例进行说明,故障存储单元的物理地址例如为(0,7),预设存储结构中节点存储的第一数据为行地址,与节点对应的树结构存储的第二数据为列地址。
对图8中示出的存储前的预设存储结构的数组的全部节点进行遍历,可知节点中已存储有Row0,则对Row0对应的树结构进行遍历,确定树结构中未存储有Col7,则在树结构的相应位置增加结点以对第二数据进行储存。由于第二数据的数值Col7大于根结点中存储的数值Col4,将第二数据存储于树结构的第二分支,第二分支在图8示出的实施例中为右子树,即完成对该故障存储单元的物理地址的存储,如图8所示,预设存储结构中虚线框中示出的内容即为存储的故障存储单元的物理地址。
示例性地,在存储物理地址为(0,7)的故障存储单元之后,例如,当需要对具有相同的行地址,且列地址大于根结点的数值,并大于右子树上的结点的数值的故障存储单元的物理地址进行储存时,例如,对物理地址为(0,9)的故障存储单元进行储存时,由于Col9的数值大于原有根结点Col4的数值,此时,应将Col9对应的第二数据存储于树结构的右子树。进一步地,由于Col9的数值也大于右子树上的结点Col7,此时,将Col7对应的结点视为新的根结点,将Col9存储于以Col7为根结点延伸出的新的二叉树结构的第二分支。
在一个示例性实施例中,步骤S200中,以预设存储结构存储故障存储单元的物理地址,还包括:
步骤S250、若第二数据存储于数据集合,则停止本次故障存储单元的物理地址的存储过程,进行下一故障存储单元的物理地址的存储。
本实施例中,以第一数据为行地址进行说明。当对半导体器件中的多个存储单元进行无序、随机的测试时,存在对相同的存储单元进行多次测试的情况,故障存储单元的物理地址也存在多次获取的情况。若故障存储单元的物理地址的第一数据(即行地址)存储于数组的节点中,且该故障存储单元的物理地址的第二数据(即列地址)也存储于与该节点对应的数据集合中,也即,当数据集合中的多个结点中,存在一个结点中存储的数值与第二数据相等时,说明该故障存储单元的物理地址已存储至预设存储结构中。此时,停止对该故障存储单元的物理地址的存储过程,进行下一故障存储单元的物理地址的存储,即对其它故障存储单元的物理地址进行存储。
在一个示例性实施例中,半导体器件的测试方法还包括:
步骤S300、读取预设存储结构,获取全部故障存储单元的物理地址。
本实施例中,当需要获取预设存储结构中已存储的全部故障存储单元的物理地址时,或者,当半导体器件中的所有故障存储单元的物理地址均存储至预设存储结构时,对预设存储结构进行遍历读取,例如先读取预设存储结构中的数组的节点,获得第一数据,再读取与该节点对应的数据集合,获得第二数据;也可以先确定某一数据集合,获得第二数据,再读取与该数据集合对应的节点,获得第一数据。遍历预设存储结构中的所有数据集合以及与其对应的节点,从而获得多个故障存储单元的物理地址。
在一些可能的实施方式中,步骤S300中,读取预设存储结构,获取全部故障存储单元的物理地址,包括:
步骤S310、遍历预设存储结构全部节点,获得第一数据;
步骤S320、基于每个节点,遍历与节点对应的数据集合,获得第二数据;
步骤S330、基于第一数据和第二数据,获得故障存储单元的物理地址。
在步骤S310中,遍历预设存储结构的数组中的全部节点,例如可以是根据数组中各节点的顺序逐一遍历,例如先读取第一个节点中的数据,再读取第二个节点中的数据……;也可以是根据节点中存储的第一数据的数值逐一遍历,例如先读取第一数据的数值较低的节点中的数据,再读取第一数据的数值较高的节点中的数据,遍历的方法并不以此为限。通过遍历数组中的全部节点,以读取第一数据。例如,对于图4中示出的预设存储结构,遍历全部节点时,可以获得第一数据分别为Row0、Row1、Row2……RowN。
在步骤S320中,基于每个节点,遍历与该节点对应的数据集合,例如,当数据集合为树结构时,可以是由树结构的根结点遍历至第一分支和第二分支,也可以是由树结构的第一分支或者第二分支遍历至根结点,等等,以读取与该节点对应的数据集合中的第二数据。例如,对于图4中示出的预设存储结构,遍历与第一个节点对应的数据集合时,可以获得第二数据分别为Col2、Col4和Col7;遍历与第二个节点对应的数据集合时,可以获得第二数据分别为Col1和Col4,等等。
在步骤S330中,基于第一数据,以及与该第一数据对应的第二数据,即可获得故障存储单元的物理地址。例如,对于图4中示出的预设存储结构,当第一数据为Row0时,其对应的第二数据分别为Col2、Col4和Col7,即可获得故障存储单元的物理地址分别为(0,2)、(0,4)和(0,7);当第一数据为Row1时,其对应的第二数据分别为Col1和Col4,即可获得故障存储单元的物理地址分别为(1,1)和(1,4),等等,从而获得预设存储结构中存储的全部故障存储单元的物理地址。
在一些可能的实施方式中,步骤S320中,遍历与节点对应的数据集合,包括:
步骤S321、通过遍历方式读取二叉树结构的第一分支;
步骤S322、获取二叉树结构的根结点;
步骤S323、通过遍历方式读取二叉树结构的第二分支。
本实施例中,当树结构为二叉树结构时,由于第一分支上存储的第二数据的数值小于根结点中存储的第二数据的数值,且第二分支上存储的第二数据的数值大于根结点中存储的第二数据的数值,通过先遍历第一分支,再获取根结点,再遍历该根结点的第二分支的顺序,使得获得的第二数据的数值可以由小至大进行排序,以便于对获得的故障存储单元的物理地址进行排序,便于对故障存储单元进行后续处理。例如,对于图4中示出的预设存储结构,遍历与第一个节点对应的二叉树结构时,先遍历第一分支,第一分支在图4中为左子树,其存储的第二数据为Col2;再获取根结点,其存储的第二数据为Col4;再遍历第二分支,第二分支在图4中为右子树,其存储的第二数据为Col7。
示例性地,当第一分支上形成新的二叉树结构时,先遍历第一分支上的第一子分支,再获取第一子分支对应的根结点,再遍历第一分支上的第二子分支。同理,当第二分支上形成新的二叉树结构时,先遍历第二分支上的第一子分支,再获取第一子分支对应的根结点,再遍历第二分支上的第二子分支。可以理解的是,当二叉树结构中不存在第一分支时,可以直接获取二叉树结构的根结点,再遍历第二分支,即完成对二叉树结构的遍历。同理,当二叉树结构中不存在第二分支时,可以先遍历二叉树结构的第一分支,再获取根结点,即完成对二叉树结构的遍历。
参考图9所示,图9示出了一种二叉树结构的示意图,在该二叉树结构中,第一分支为左子树,第二分支为右子树。在遍历该二叉树结构时,先遍历第一分支即左子树,由于左子树上形成有以B作为一级分支结点的新的二叉树,且在B作为一级分支结点形成的二叉树中,仅存在分支左子树,此时先读取分支左子树上的以D作为二级分支结点的新的二叉树,此时先读取D对应的左子树G,再读取G对应的根结点D、再读取D对应的右子树H、最后读取D对应的根结点B,即完成对第一分支的遍历。接着,读取根结点A,再遍历第二分支即右子树。由于右子树上形成有以C作为一级分支结点的新的二叉树,先遍历以C作为一级分支结点形成的二叉树的分支左子树,该分支左子树中,形成有以E作为二级分支结点的新的二叉树,且E仅有右子树,此时先读取E,再读取E对应的右子树I,再读取E对应的根结点C,最后读取C对应的右子树F,即完成对第二分支的遍历。
下面对本公开的技术方案的整体工作流程进行说明。参考图10所示,图10为本公开一示例性实施例提供的半导体器件的测试方法的流程示意总图。
S1、获取故障信息,故障信息用于表征半导体器件中的故障存储单元的物理地址。
S2、以预设存储结构存储故障存储单元的物理地址,预设存储结构包括数组,数组包括至少一个节点,预设存储结构还包括与每个节点对应的数据集合,其中,节点用于存储第一数据,与节点对应的数据集合用于存储第二数据,第一数据和第二数据其中之一为物理地址中的行地址,其中另一为物理地址中的列地址;其中,不同的故障存储单元具有相同的行地址或者列地址时,行地址或者列地址存储于同一节点中。
S3、根据第一数据的数值,对数组中至少一个节点依照数值从小至大的顺序进行排序,形成遍历序列。
S4、遍历预设存储结构的数组中的全部节点。
S5、判断第一数据是否存储于节点;
若否,执行S6及S7;若是,执行S8。
S6、于数组中增加第一节点以存储第一数据。
S7、增加与第一节点对应的第一数据集合,以存储第二数据。
S8、遍历存储第一数据的节点对应的数据集合。
S9、判断第二数据是否存储于数据集合;
若否,执行S10;若是,执行S11。
S10、存储第二数据至数据集合。
S11、停止本次故障存储单元的物理地址的存储过程,进行下一故障存储单元的物理地址的存储。
S12、读取预设存储结构,获取全部故障存储单元的物理地址。
本公开示例性地提供了一种半导体器件的测试装置,参考图11所示,图11是根据一示例性实施例示出的半导体器件的测试装置的结构框图,该测试装置被配置为能够执行本公开上述实施例中的半导体器件的测试方法,该测试装置包括:
获取模块100,被配置为获取故障信息,故障信息用于表征半导体器件中的故障存储单元的物理地址;
存储模块200,被配置为以预设存储结构存储故障存储单元的物理地址,预设存储结构包括数组,数组包括至少一个节点,预设存储结构还包括与每个节点对应的数据集合,其中,节点用于存储第一数据,与节点对应的数据集合用于存储第二数据,第一数据和第二数据其中之一为物理地址中的行地址,其中另一为物理地址中的列地址;其中,不同的故障存储单元具有相同的行地址或者列地址时,行地址或者列地址存储于同一节点中。
关于上述实施例中的半导体器件的测试装置,其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述,此处将不做详细阐述说明。
图12是根据一示例性实施例示出的一种半导体设备,即半导体设备300的框图。例如,半导体设备300可以被提供为上述实施例所述的ATE机台。参照图12,半导体设备300包括处理器301,处理器的个数可以根据需要设置为一个或者多个。半导体设备300还包括存储器302,用于存储可由处理器301的执行的指令,例如应用程序。存储器的个数可以根据需要设置一个或者多个。其存储的应用程序可以为一个或者多个。处理器301被配置为执行指令,以执行上述的半导体器件的测试方法。
本领域技术人员应明白,本公开的实施例可提供为方法、装置(设备)、或计算机程序产品。因此,本公开可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本公开可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质上实施的计算机程序产品的形式。计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质,包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质等。此外,本领域技术人员公知的是,通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据,并且可包括任何信息递送介质。
在一个示例性实施例中,提供了一种包括指令的非临时性计算机可读存储介质,该非临时性计算机可读存储介质可以设置于半导体设备,使得半导体设备能够执行本公开示例性的实施例所提供的半导体器件的测试方法。参照图12,该非临时性计算机可读存储介质例如包括指令的存储器302,上述指令可由半导体设备300的处理器301执行以完成上述半导体器件的测试方法。例如,该非临时性计算机可读存储介质可以是ROM、随机存取存储器(RAM)、CD-ROM、磁带、软盘和光数据存储设备等。
本公开是参照根据本公开实施例的方法、装置(设备)和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
在本公开中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括……”限定的要素,并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。
尽管已描述了本公开的优选实施例,但本领域技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本公开范围的所有变更和修改。
显然,本领域技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样,倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内,则本公开的意图也包含这些改动和变型在内。
Claims (15)
1.一种半导体器件的测试方法,其特征在于,所述半导体器件的测试方法包括:
获取故障信息,所述故障信息用于表征所述半导体器件中的故障存储单元的物理地址;
以预设存储结构存储所述故障存储单元的物理地址,所述预设存储结构包括数组,所述数组包括至少一个节点,所述预设存储结构还包括与每个所述节点对应的数据集合,其中,所述节点用于存储第一数据,与所述节点对应的数据集合用于存储第二数据,所述第一数据和所述第二数据其中之一为所述物理地址中的行地址,其中另一为所述物理地址中的列地址;
其中,不同的所述故障存储单元具有相同的行地址或者列地址时,所述行地址或者所述列地址存储于同一所述节点中。
2.根据权利要求1所述的半导体器件的测试方法,其特征在于,所述以预设存储结构存储所述故障存储单元的物理地址,包括:
遍历所述数组中的全部所述节点;
若所述第一数据未存储于所述节点,于所述数组中增加第一节点以存储所述第一数据,并增加与所述第一节点对应的第一数据集合,以存储所述第二数据。
3.根据权利要求2所述的半导体器件的测试方法,其特征在于,所述数据集合以树结构存储所述第二数据;
所述增加与所述第一节点对应的第一数据集合,包括:
保存所述第二数据作为所述第一数据集合的根结点。
4.根据权利要求2所述的半导体器件的测试方法,其特征在于,在遍历所述数组中的全部所述节点之前,所述测试方法还包括:
根据所述第一数据的数值,对至少一个所述节点依照数值从小至大的顺序进行排序,形成遍历序列。
5.根据权利要求4所述的半导体器件的测试方法,其特征在于,所述遍历所述数组中的全部所述节点,包括:
由位于所述遍历序列的两端的所述节点至位于所述遍历序列的中间的所述节点,对所述数组中的全部所述节点进行遍历;
或者,
由位于所述遍历序列的中间的所述节点至位于所述遍历序列的两端的所述节点,对所述数组中的全部所述节点进行遍历。
6.根据权利要求3所述的半导体器件的测试方法,其特征在于,所述以预设存储结构存储所述故障存储单元的物理地址,还包括:
若所述第一数据存储于所述节点中,遍历与所述节点对应的所述数据集合;
若所述第二数据未存储于所述数据集合,存储所述第二数据至所述数据集合。
7.根据权利要求6所述的半导体器件的测试方法,其特征在于,所述树结构包括二叉树结构,所述存储所述第二数据至所述数据集合,包括:
若所述第二数据的数值小于所述二叉树结构中所述根结点中存储的数值,存储所述第二数据于所述二叉树结构的第一分支。
8.根据权利要求7所述的半导体器件的测试方法,其特征在于,所述存储所述第二数据至所述数据集合,还包括:
若所述第二数据的数值大于所述二叉树结构中所述根结点中存储的数值,存储所述第二数据于所述二叉树结构的第二分支。
9.根据权利要求6所述的半导体器件的测试方法,其特征在于,所述以预设存储结构存储所述故障存储单元的物理地址,还包括:
若所述第二数据存储于所述数据集合,则停止本次所述故障存储单元的物理地址的存储过程,进行下一所述故障存储单元的物理地址的存储。
10.根据权利要求8所述的半导体器件的测试方法,其特征在于,所述半导体器件的测试方法还包括:
读取所述预设存储结构,获取全部所述故障存储单元的物理地址。
11.根据权利要求10所述的半导体器件的测试方法,其特征在于,读取所述预设存储结构,获取全部所述故障存储单元的物理地址,包括:
遍历所述预设存储结构的全部所述节点,获得所述第一数据;
基于每个所述节点,遍历与所述节点对应的所述数据集合,获得所述第二数据;
基于所述第一数据和所述第二数据,获得所述故障存储单元的物理地址。
12.根据权利要求11所述的半导体器件的测试方法,其特征在于,遍历与所述节点对应的所述数据集合,包括:
通过遍历方式读取所述二叉树结构的所述第一分支;
获取所述二叉树结构的所述根结点;
通过遍历方式读取所述二叉树结构的所述第二分支。
13.一种半导体器件的测试装置,其特征在于,所述半导体器件的测试装置包括:
获取模块,被配置为获取故障信息,所述故障信息用于表征所述半导体器件中的故障存储单元的物理地址;
存储模块,被配置为以预设存储结构存储所述故障存储单元的物理地址,所述预设存储结构包括数组,所述数组包括至少一个节点,所述预设存储结构还包括与每个所述节点对应的数据集合,其中,所述节点用于存储第一数据,与所述节点对应的数据集合用于存储第二数据,所述第一数据和所述第二数据其中之一为所述物理地址中的行地址,其中另一为所述物理地址中的列地址;
其中,不同的所述故障存储单元具有相同的行地址或者列地址时,所述行地址或者所述列地址存储于同一所述节点中。
14.一种半导体设备,其特征在于,所述半导体设备包括:
处理器;
用于存储处理器可执行指令的存储器;
其中,所述处理器被配置为执行权利要求1至12任一项所述的半导体器件的测试方法。
15.一种非临时性计算机可读存储介质,其特征在于,当所述存储介质中的指令由半导体设备的处理器执行时,使得所述半导体设备能够执行权利要求1至12任一项所述的半导体器件的测试方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310220266.6A CN115932532B (zh) | 2023-03-09 | 2023-03-09 | 故障存储单元的物理地址的存储方法、装置、设备及介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310220266.6A CN115932532B (zh) | 2023-03-09 | 2023-03-09 | 故障存储单元的物理地址的存储方法、装置、设备及介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115932532A true CN115932532A (zh) | 2023-04-07 |
CN115932532B CN115932532B (zh) | 2023-07-25 |
Family
ID=86652685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310220266.6A Active CN115932532B (zh) | 2023-03-09 | 2023-03-09 | 故障存储单元的物理地址的存储方法、装置、设备及介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115932532B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001084793A (ja) * | 1999-09-17 | 2001-03-30 | Toshiba Corp | メモリセルの物理アドレス物理座標変換システム、座標変換方法及び座標変換プログラムを格納した記録媒体 |
CN1307341A (zh) * | 2000-01-28 | 2001-08-08 | 三星电子株式会社 | 集成电路半导体器件及其内建存储器自修复电路和方法 |
CN1336553A (zh) * | 2000-05-19 | 2002-02-20 | 株式会社鼎新 | 用于半导体测试系统的模式发生器 |
CN101043695A (zh) * | 2006-03-23 | 2007-09-26 | 上海宇梦通信科技有限公司 | 一种在移动通信系统内存储和维护用户设备信息的方法 |
CN103544269A (zh) * | 2013-10-17 | 2014-01-29 | 华为技术有限公司 | 目录的存储方法、查询方法及节点控制器 |
CN105204968A (zh) * | 2015-11-10 | 2015-12-30 | 浪潮(北京)电子信息产业有限公司 | 一种故障内存检测方法和装置 |
CN113467702A (zh) * | 2020-03-31 | 2021-10-01 | 上海商汤智能科技有限公司 | 数据处理装置、集成电路和ai加速器 |
CN115757196A (zh) * | 2022-11-09 | 2023-03-07 | 超聚变数字技术有限公司 | 内存、访问内存方法及计算设备 |
CN115755860A (zh) * | 2022-11-28 | 2023-03-07 | 山东理工大学 | 一种新能源汽车电控系统故障存储方法 |
-
2023
- 2023-03-09 CN CN202310220266.6A patent/CN115932532B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001084793A (ja) * | 1999-09-17 | 2001-03-30 | Toshiba Corp | メモリセルの物理アドレス物理座標変換システム、座標変換方法及び座標変換プログラムを格納した記録媒体 |
CN1307341A (zh) * | 2000-01-28 | 2001-08-08 | 三星电子株式会社 | 集成电路半导体器件及其内建存储器自修复电路和方法 |
CN1336553A (zh) * | 2000-05-19 | 2002-02-20 | 株式会社鼎新 | 用于半导体测试系统的模式发生器 |
CN101043695A (zh) * | 2006-03-23 | 2007-09-26 | 上海宇梦通信科技有限公司 | 一种在移动通信系统内存储和维护用户设备信息的方法 |
CN103544269A (zh) * | 2013-10-17 | 2014-01-29 | 华为技术有限公司 | 目录的存储方法、查询方法及节点控制器 |
CN105204968A (zh) * | 2015-11-10 | 2015-12-30 | 浪潮(北京)电子信息产业有限公司 | 一种故障内存检测方法和装置 |
CN113467702A (zh) * | 2020-03-31 | 2021-10-01 | 上海商汤智能科技有限公司 | 数据处理装置、集成电路和ai加速器 |
CN115757196A (zh) * | 2022-11-09 | 2023-03-07 | 超聚变数字技术有限公司 | 内存、访问内存方法及计算设备 |
CN115755860A (zh) * | 2022-11-28 | 2023-03-07 | 山东理工大学 | 一种新能源汽车电控系统故障存储方法 |
Also Published As
Publication number | Publication date |
---|---|
CN115932532B (zh) | 2023-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8887013B2 (en) | Mapping of random defects in a memory device | |
DE102020115736A1 (de) | Halbleiterspeichervorrichtung und Verfahren zum Betreiben der Halbleiterspeichervorrichtungen | |
KR20090073094A (ko) | 비휘발성 메모리 시스템에서 결함 블록 분리 | |
KR101211042B1 (ko) | 고장 정보 저장장치 및 저장방법 | |
US6320804B2 (en) | Integrated semiconductor memory with a memory unit a memory unit for storing addresses of defective memory cells | |
KR101373668B1 (ko) | 메모리 수리 장치 및 방법 | |
CN1826661A (zh) | 用于存储存储单元的故障地址的存储装置和方法 | |
JPH0962560A (ja) | データベース装置 | |
US11705178B2 (en) | Method and apparatus for determining refresh counter of dynamic random access memory (DRAM) | |
US7076700B2 (en) | Method for reconfiguring a memory | |
CN114187955A (zh) | 存储器阵列的测试方法、装置、设备及存储介质 | |
CN105575441A (zh) | 动态随机存储器的缺陷修复方法及电路 | |
CN115932532B (zh) | 故障存储单元的物理地址的存储方法、装置、设备及介质 | |
CN112420115A (zh) | 一种动态随机存取存储器的故障检测方法 | |
US20230034552A1 (en) | Simulation method and apparatus, computer device and storage medium | |
KR20190062879A (ko) | 스페어 피봇 고장 특성을 이용한 메모리 분석 방법 및 장치 | |
US11200962B2 (en) | Memory devices having spare column remap storages and methods of remapping column addresses in the memory devices | |
CN111951860A (zh) | 一种非易失存储器写处理方法及装置 | |
CN116540059B (zh) | 半导体芯片测试方法、装置、设备及存储介质 | |
CN112420114B (zh) | 一种存储芯片的故障检测方法及装置 | |
US6505314B2 (en) | Method and apparatus for processing defect addresses | |
US20230221365A1 (en) | Method and apparatus of testing circuit, and storage medium | |
US6639853B2 (en) | Defect avoidance in an integrated circuit | |
JP2012099603A (ja) | ウェハテスト装置、ウェハテスト方法およびプログラム | |
CN117951050A (zh) | 存储器访问方法及设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20231212 Address after: 710076 Room 0801 and 0809, 8th Floor, East Building, Singapore Tengfei Kehui City, No. 88 Tiangu 7th Road, High tech Zone, Xi'an City, Shaanxi Province Patentee after: Changxin Storage Technology (Xi'an) Co.,Ltd. Address before: 230601 no.388 Xingye Avenue, Airport Industrial Park, Hefei Economic and Technological Development Zone, Anhui Province Patentee before: CHANGXIN MEMORY TECHNOLOGIES, Inc. |