CN115915858A - 一种显示面板及显示装置 - Google Patents

Abstract

本发明公开了一种显示面板及显示装置，显示面板包括第一显示区和第二显示区，第一显示区的透光率大于第二显示区的透光率；第一显示区包括多个第一发光元件，第二显示区包括多个第二发光元件，第一发光元件和第二发光元件的分布密度相同；第二显示区包括多个第一像素电路和多个第二像素电路；第一像素电路和第一发光元件一一对应电连接；第二像素电路和第二发光元件一一对应电连接。本发明实施例的技术方案可以在保证第一显示区的透光率的同时，改善第一显示区的显示效果。

Description

一种显示面板及显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种显示面板及显示装置。

背景技术

随着显示设备的发展，全面屏技术受到了广泛的关注和研究。

为使显示设备兼具全面屏显示和前置感光功能，例如在显示区实现指纹识别、前置摄像等功能，通常将感光元件内置于屏幕下方，并通过调整感光功能区的像素设计，使得该区域既能显示又能透光，从而使显示设备兼具全面屏显示和前置感光功能。

现有技术通常采取减小感光功能区的像素密度或者将其中的像素电路外置于感光功能区周边的过渡区等方式，满足感光功能区对透光率的需求，但是，上述方式大多存在感光功能区的显示效果不佳等问题。

发明内容

本发明提供了一种显示面板及显示装置，以在保证第一显示区的透光率的同时，改善第一显示区的显示效果。

根据本发明的一方面，提供了一种显示面板，包括第一显示区和第二显示区，第一显示区的透光率大于第二显示区的透光率；

第一显示区包括多个第一发光元件，第二显示区包括多个第二发光元件，第一发光元件和第二发光元件的分布密度相同；

第二显示区包括多个第一像素电路和多个第二像素电路；第一像素电路和第一发光元件一一对应电连接；第二像素电路和第二发光元件一一对应电连接。

根据本发明的另一方面，提供了一种显示装置，包括本发明任一实施例提供的显示面板。

本发明实施例的技术方案，通过设置显示面板包括第一显示区和第二显示区，并设置第一显示区包括多个第一发光元件，第二显示区包括多个第二发光元件、多个第一像素电路和多个第二像素电路，使第一发光元件和第二发光元件的分布密度相同，且第一像素电路和第一发光元件一一对应电连接，第二像素电路与第二发光元件一一对应电连接，如此，由于第一显示区内仅设置有第一发光元件，从而可以保证第一显示区对透光率的要求，进一步地，由于第二显示区的空间更为充足，可以通过压缩至少部分像素电路的尺寸，将与第一显示区的第一发光元件相对应的第一像素电路以及与第二显示区的第二发光元件相对应的第二像素电路均设置于第二显示区内，并且实现一个第一像素电路驱动一个第一发光元件，一个第二像素电路驱动一个第二发光元件，又由于第一发光元件和第二发光元件的分布密度相同，从而可使第一显示区和第二显示区具有相同的显示PPI，改善第一显示区的显示效果。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有的一种显示面板的结构示意图；

图2是本发明实施例提供的一种显示面板的结构示意图；

图3是本发明实施例提供的一种显示面板的放大结构示意图；

图4是本发明实施例提供的另一种显示面板的结构示意图；

图5是本发明实施例提供的另一种显示面板的结构示意图；

图6是本发明实施例提供的另一种显示面板的结构示意图；

图7是本发明实施例提供的另一种显示面板的结构示意图；

图8是本发明实施例提供的另一种显示面板的结构示意图；

图9是本发明实施例提供的另一种显示面板的结构示意图；

图10是本发明实施例提供的另一种显示面板的结构示意图；

图11是本发明实施例提供的另一种显示面板的结构示意图；

图12是本发明实施例提供的另一种显示面板的结构示意图；

图13是与图12中区域Q4对应的一种显示面板的放大结构示意图；

图14是本发明实施例提供的一种显示面板的局部结构示意图；

图15是与图12中区域Q4对应的另一种显示面板的放大结构示意图；

图16是与图12中区域Q4对应的另一种显示面板的放大结构示意图；

图17是与图12中区域Q4对应的另一种显示面板的放大结构示意图；

图18是与图12中区域Q4对应的另一种显示面板的放大结构示意图；

图19是与图12中区域Q4对应的另一种显示面板的放大结构示意图；

图20是与图12中区域Q4对应的另一种显示面板的放大结构示意图；

图21是与图12中区域Q4对应的另一种显示面板的放大结构示意图；

图22是本发明实施例提供的另一种显示面板的结构示意图；

图23是本发明实施例提供的一种显示面板的剖面结构示意图；

图24是本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。需要说明的是，本发明实施例中“第一”、“第二”、“第三”、“第四”等用语仅用于区分，并无实质含义。

图1是现有的一种显示面板的结构示意图，如图1所示，显示面板的显示区FA包括第一区Q1、第二区Q2和第三区Q3，第二区Q2位于第一区Q1和第三区Q3之间。其中，第一区Q1即上述感光功能区，该区域兼具显示和感光的功能，可以实现诸如前置摄像或指纹识别等感光功能。第二区Q2和第三区Q3则是仅具有显示功能的区域。显示面板由阵列排布的子像素发光实现显示功能，子像素包括发光元件和用于驱动发光元件发光的像素电路，发光元件与像素电路之间的对应关系可以是一个像素电路对应一个发光元件，也可以是一个像素电路对应至少两个发光元件。为保证显示效果，通常设置像素电路与发光元件一一对应。

现有技术中，为满足第一区Q1对透光率的需求，将与第一区Q1内的发光元件相对应的像素电路设置于第二区Q2(即上述过渡区)内。如此，需要通过压缩与第一区Q1的发光元件和第二区Q2的发光元件相对应的像素电路的尺寸，以使这部分像素电路可以集成于第二区Q2内。由于第二区Q2的面积较小，像素电路的压缩空间受限，在第一区Q1的发光元件的解析度较高的情况下，难以实现像素电路与发光元件一一对应的设计，而是通常会采取一个像素电路同时驱动多个发光元件的方案，导致第一区Q1的实际显示PPI(Pixels PerInch，每英寸像素数目)低于第三区Q3，导致第一区Q1的显示效果较差。

为解决上述问题，本发明实施例提供了一种显示面板，包括第一显示区和第二显示区，第一显示区的透光率大于第二显示区的透光率；第一显示区包括多个第一发光元件，第二显示区包括多个第二发光元件，第一发光元件和第二发光元件的分布密度相同；第二显示区包括多个第一像素电路和多个第二像素电路；第一像素电路和第一发光元件一一对应电连接；第二像素电路和第二发光元件一一对应电连接。

采取以上方案，由于第一显示区内设置有第一发光元件而未设置与其对应的像素电路，从而可以保证第一显示区对透光率的要求，进一步地，由于第二显示区的空间更为充足，可以通过压缩至少部分像素电路的尺寸，将与第一显示区的第一发光元件相对应的第一像素电路以及与第二显示区的第二发光元件相对应的第二像素电路均设置于第二显示区内，并且实现第一像素电路与第一发光元件一一对应电连接，第二像素电路与第二发光元件一一对应电连接，又由于第一发光元件和第二发光元件的分布密度相同，从而可使第一显示区和第二显示区具有相同的显示PPI，改善第一显示区的显示效果。

以上是本申请的核心思想，基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护的范围。以下将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。

图2是本发明实施例提供的一种显示面板的结构示意图，图3是本发明实施例提供的一种显示面板的放大结构示意图，结合图2和图3所示，本发明实施例提供的显示面板100包括第一显示区S1和第二显示区S2，第一显示区S1的透光率大于第二显示区S2的透光率；第一显示区S1包括多个第一发光元件P1，第二显示区S2包括多个第二发光元件P2，第一发光元件P1和第二发光元件P2的分布密度相同；第二显示区S2包括多个第一像素电路C1和多个第二像素电路C2；第一像素电路C1和第一发光元件P1一一对应电连接；第二像素电路C2和第二发光元件P2一一对应电连接。

其中，第一显示区S1即上述感光功能区，该区域既可以用于实现诸如前置摄像和指纹识别等感光功能，又具备显示功能。第二显示区S2即显示面板的总显示区FA中除第一显示区S1以外的显示区域，具备显示功能。

需要说明的是，图2仅以显示面板包括一个第一显示区S1，第一显示区S1位于显示面板的总显示区FA的内部为例进行示意。在其他实施例中，显示面板可以包括更多数量的第一显示区S1，任一第一显示区S1可以与显示面板的总显示区FA的至少一个边缘毗邻，本发明实施例对第一显示区S1的数量和设置位置不作特殊限定。

如图2所示，第一显示区S1包括多个第一发光元件P1，第二显示区S2包括多个第二发光元件P2，第一发光元件P1和第二发光元件P2的分布密度相同，换而言之，相同空间内第一发光元件P1的数量与第二发光元件P2的数量相同。

可选的，多个第一发光元件P1可以包括至少两种发光颜色不同的发光元件，多个第二发光元件P2可以包括至少两种发光颜色不同的发光元件，以实现彩色显示。示例性的，参见图2，第一发光元件P1和第二发光元件P2均包括发光颜色为红色的红色发光元件R、发光颜色为绿色的绿色发光元件G以及发光颜色为蓝色的蓝色发光元件B。进一步的，第一发光元件P1和第二发光元件P2的分布密度相同，可以理解为，在第一显示区S1和第二显示区S2内，相同空间的红色发光元件R的数量相同，相同空间的绿色发光元件G的数量相同，相同空间的蓝色发光元件B的数量相同，即相同发光颜色的发光元件在第一显示区S1和第二显示区S2的分布密度相同。

需要说明的是，第一显示区S1和第二显示区S2内发光颜色相同的第一发光元件P1和第二发光元件P2的面积可以相等，也可以不相等。示例性的，为进一步提高第一显示区S1的透光率，可设置第一发光元件P1的面积小于与之发光颜色相同的第二发光元件P2的面积。或者，由于本发明实施例中第一显示区S1内未设置与第一发光元件P1对应电连接的第一像素电路C1，因此，在其他实施例中，在保证第一显示区S1的透光率需求的情况下，也可以适当增大第一发光元件P1的面积，使第一发光元件P1的面积大于与之发光颜色相同的第二发光元件P2的面积，本发明实施例对此不作限定。

还需要说明的是，图2所示显示面板中，第一发光元件P1和第二发光元件P2的排布方式仅为示意，并非限定。本领域技术人员可以根据需求设置像素排布方式，本发明实施例对此不作限定，只要保证第一发光元件P1和第二发光元件P2的分布密度相同即可。

可选的，第一发光元件P1和第二发光元件P2为有机发光二极管(Organic Light-Emitting Diode，OLED)。OLED包括层叠设置的阳极、发光层和阴极，图2所示第一发光元件P1或第二发光元件P2的形状可以理解为该发光元件中的阳极在显示面板所在平面的正投影的形状。需要说明的是，图2所示显示面板中，发光颜色相同的第一发光元件P1和第二发光元件P2的形状相同，且均为多边形仅为示意，并非限定。

图4是本发明实施例提供的另一种显示面板的结构示意图，如图4所示，在其他实施例中，可选的，第一发光元件P1包括第一阳极D1，第一阳极D1在显示面板所在平面的正投影的形状为圆形。如此设置，可以改善第一显示区S1的衍射现象，有利于提高显示面板下方对应第一显示区S1设置的感光元件的成像质量。需要说明的是，在其他实施例中，第一发光元件P1的第一阳极的形状也可以为类圆形，例如椭圆形，本发明实施例对此不作限定。

此外，图5是本发明实施例提供的另一种显示面板的结构示意图，如图5所示，可选地，第二显示区S2包括第一显示区分部S21和第二显示区分部S22，与第一显示区分部S21中的第二发光元件P2相对应的第二像素电路C2位于第二显示区分部S22内。具体的，第一显示区分部S21设置有多个第二发光元件P2，却未设置与这部分第二发光元件P2相对应的第二像素电路C2。如此，第一显示区分部S21也具有一定的透光率，可作为感光功能区，在显示面板下方对应第一显示区分部S21设置感光元件。在一具体实施例中，可选地，第一显示区S1对应摄像头区，第一显示区分部S21对应其他感光元件所在区域，例如，人脸识别(Face ID)等对入射光线的要求低于摄像头对入射光线的要求的感光元件，如此，第一显示区分部S21的透光率可低于第一显示区S1的透光率，此外，光出现衍射现象对人脸识别结果的影响较小，因此，第一显示区分部S21内的第二发光元件P2可以与第二显示区分部S22内的第二发光元件P2保持相同的面积和多边形形状，无需为改善衍射而将其调整为圆形或类圆形。

进一步地，本实施例中，用于驱动第一发光元件P1发光的像素电路称之为第一像素电路C1，用于驱动第二发光元件P2发光的像素电路称之为第二像素电路C2，以示区分。示例性的，第一像素电路C1和第二像素电路C2可以是由薄膜晶体管和存储电容构成的像素电路，例如业内常用的7T1C(T表示薄膜晶体管，C表示电容)像素电路，本发明实施例对此不作限定。

本发明实施例通过将与第一发光元件P1相对应的第一像素电路C1以及与第二发光元件P2相对应的第二像素电路C2均设置于第二显示区S2内，使得第一显示区S1内设置有第一发光元件P1而未设置第一像素电路C1，从而可以保证第一显示区S1对透光率的需求。

此外，由于第二显示区S2的空间充足，可以通过压缩至少部分像素电路(第一像素电路C1和/或第二像素电路C2)的尺寸，实现将第一像素电路C1和第二像素电路C2均设置于第二显示区S2内，同时保证第一像素电路C1和第一发光元件P1一一对应电连接，第二像素电路C2和第二发光元件P2一一对应电连接，实现像素电路对发光元件的一对一驱动，如此，在第一像素电路C1和第二像素电路C2具有相同驱动能力的情况下，相比于一个第一像素电路C1驱动多个第一发光元件P1发光而言，一对一驱动有利于提高第一发光元件P1的发光亮度，保证第一发光元件P1的实际发光亮度达到预期亮度，改善第一显示区S1的显示效果；此外，在保证每个发光元件的发光亮度的情况下，若一个像素电路驱动多个发光元件发光，则需要提高像素电路的驱动能力，相比之下，本发明实施例设置第一像素电路C1与第一发光元件P1一一对应电连接，第二像素电路C2与第二发光元件P2一一对应电连接，有利于降低对像素电路的驱动能力的要求，延长像素电路中的元器件的使用寿命；另外，通过设置像素电路对发光元件进行一对一驱动，有利于更加灵活地单独调整各发光元件的发光亮度，改善显示效果。

本实施例中，由于第一像素电路C1和第一发光元件P1一一对应电连接，第二像素电路C2和第二发光元件P2一一对应电连接，且第一发光元件P1和第二发光元件P2的分布密度相同，从而可使第一显示区S1和第二显示区S2具有相同的显示PPI，有效改善第一显示区S1的显示效果。具体的，当第一发光元件P1和第二发光元件P2的分布密度相同时，若一个第一像素电路C1同时驱动多个第一发光元件P1，而一个第二像素电路C2驱动一个第二发光元件P2，在第一像素电路C1和第二像素电路C2的驱动能力相同的情况下，使得第一显示区S1内的多个第一发光元件P1的发光亮度仅相当于第二显示区S2内的一个第二发光元件P2的发光亮度，导致第一显示区S1内每英寸所拥有的实际显示像素的数量低于第二显示区S2内每英寸所拥有的实际显示像素的数量，导致第一显示区S1的显示效果不佳。相比之下，本发明实施例通过设置第一像素电路C1和第一发光元件P1一一对应电连接，第二像素电路C2和第二发光元件P2一一对应电连接，并且设置第一发光元件P1和第二发光元件P2的分布密度相同，从而可使第一显示区S1和第二显示区S2的每英寸所拥有的显示像素一致，使二者具有相同的显示PPI，有效改善第一显示区的显示效果。

示例性的，可以通过减小像素电路中的线宽、线距等方式压缩像素电路的尺寸。具体的，显示面板包括多条扫描线和多条数据线，扫描线和数据线的延伸方向相交，且扫描线和数据线均与像素电路的设置区域存在交叠和电连接关系，可以通过压缩像素电路沿扫描线延伸方向的长度，和/或，通过压缩像素电路沿数据线延伸方向的长度，压缩像素电路的尺寸。例如，可以通过压缩扫描线沿数据线延伸方向的宽度，和/或，压缩相邻两条扫描线在数据线延伸方向上的距离，来压缩像素电路沿数据线延伸方向的长度。又如，可以通过压缩数据线或PVDD电源信号线沿扫描线延伸方向的宽度，和/或，压缩相邻两条数据线、相邻两条PVDD电源信号线和相邻两条数据线和PVDD电源信号线中的至少一对信号线在扫描线延伸方向上的距离，来压缩像素电路沿扫描线延伸方向的长度。

如图3所示，第一发光元件P1与其对应的第一像素电路C1位于不同的区域，可以通过连接线8将二者电连接，具体的，与一条连接线8的两端交叠的发光元件(第一发光元件P1/第二发光元件P2)和像素电路(第一像素电路C1/第二像素电路C2)，表示该连接线所连接的像素电路和发光元件(下同)。例如，图3中，第一发光元件P1-1通过连接线8与第一像素电路C1-1电连接。此外，由于第一显示区S1的面积远小于第二显示区S2的面积，因此，可能只需要调整部分第二像素电路C2的面积和位置，即可实现将第一像素电路C1设置于第二显示区S2内，此时，部分第二发光元件P2和与之对应的第二像素电路C2的相对位置关系未做调整，二者仍在垂直于显示面板所在平面的方向上存在交叠，因而可以通过过孔将二者电连接，对此，图3以一个第二发光元件P2和一个第二像素电路C2交叠，且二者同时与一个实心圆点交叠，表示该第二发光元件P2与该第二像素电路C2电连接(下同)。例如，图3中，第二发光元件P2-1与第二像素电路C2-1交叠，且二者均与一实心圆点交叠，表示第二发光元件P2-1与第二像素电路C2-1电连接。

需要说明的是，图3所示第一像素电路C1和第二像素电路C2的分布方式仅为示意，并非限定，第一像素电路C1和第二像素电路C2可以以任意方式分布于第二显示区S2内，本发明实施例对此不做限定，后续做示例性说明。并且，一个第二发光元件P2还可以与其相邻但并未电连接的至少一个第二像素电路C2电连接。

综上，本发明实施例通过设置显示面板包括第一显示区和第二显示区，并设置第一显示区包括多个第一发光元件，第二显示区包括多个第二发光元件、多个第一像素电路和多个第二像素电路，使第一发光元件和第二发光元件的分布密度相同，且第一像素电路和第一发光元件一一对应电连接，第二像素电路与第二发光元件一一对应电连接，如此，由于第一显示区内仅设置有第一发光元件，从而可以保证第一显示区对透光率的要求，进一步地，由于第二显示区的空间更为充足，可以通过压缩至少部分像素电路的尺寸，将与第一显示区的第一发光元件相对应的第一像素电路以及与第二显示区的第二发光元件相对应的第二像素电路均设置于第二显示区内，并且实现一个第一像素电路驱动一个第一发光元件，一个第二像素电路驱动一个第二发光元件，又由于第一发光元件和第二发光元件的分布密度相同，从而可使第一显示区和第二显示区具有相同的显示PPI，改善第一显示区的显示效果。

在上述实施例的基础上，图6是本发明实施例提供的另一种显示面板的结构示意图，如图6所示，可选的，第二显示区S2包括第一子显示区1和第二子显示区2，第一子显示区1与第一显示区S1毗邻，第二子显示区2与第一子显示区1毗邻；与第一子显示区1的至少一个第二发光元件P2(如图6中第二发光元件P2-1和第二发光元件P2-2)相对应的第二像素电路C2位于第二子显示区2内。

需要说明的是，图6以第一发光元件P1为圆形，第二发光元件P2为菱形为例，示意出部分第一发光元件P1和部分第二发光元件P2，并对第一发光元件P1和第一像素电路C1的电连接关系，第二发光元件P2与第二像素电路C2的电连接关系，以及第一像素电路C1和第二像素电路C2所处的区域进行展示，图6中第一发光元件P1和第二发光元件P2的排布方式以及第一像素电路C1和第二像素电路C2的排布方式并不表示对实际排布方式的限定。

具体的，第一子显示区1可以和第一显示区S1的至少部分边界毗邻。图6仅以第一子显示区1与第一显示区S1的全部边界毗邻为例进行示意，此时，第一显示区S1仅与第一子显示区1毗邻，第二子显示区2仅与第一子显示区1毗邻。图7是本发明实施例提供的另一种显示面板的结构示意图，如图7所示，在其他实施例中，第一子显示区1可以与第一显示区S1的部分边界毗邻，此时，第二子显示区2也与第一显示区S1毗邻。

参照图3，若只将第一像素电路C1设置于第二显示区S2，例如将第一像素电路C1设置于第一显示区S1下方与之毗邻的第一子显示区1内，使得位于同一行发光元件(同一行的第一发光元件P1和第二发光元件P2，或者同一行的第二发光元件P2)所对应的像素电路在第二方向y上出现错位，在显示面板中的分布较为分散，此时需要对扫描线Gate进行绕线，使一条扫描线与同一行发光元件对应的像素电路电连接，以在显示驱动过程中，通过扫描线向同一行发光元件对应的像素电路发送扫描信号，实现同一行发光元件的同时点亮。同理，可以理解的，若将第一像素电路C1设置于沿第一方向x与第一显示区S1毗邻的第一子显示区1内，则需要对数据线进行绕线，以在显示驱动过程中，通过数据线向同一列发光元件对应的像素电路发送数据信号。相比于只将第一像素电路C1设置于第二显示区S2而言，本实施例通过将与第一显示区S1毗邻的第一子显示区1内的至少一个第二发光元件P2所对应的第二像素电路C2外置于第二子显示区2内，可以降低同一行或同一列发光元件所对应的像素电路在显示面板中的分散程度，减轻或避免信号线(如扫描线、数据线)的绕线程度，进而降低信号线的设置难度。此外，在一实施例中，通过将第一子显示区1的至少一个第二发光元件P2所对应的第二像素电路C2设置于第二子显示区2内，从而可以将第一子显示区1内第二像素电路C2被外置于第二子显示区2的第二发光元件P2所对应的区域复用为上述第一显示区分部S21，以利用该区域实现诸如人脸识别等功能，丰富显示装置的功能多样性。

图8是本发明实施例提供的另一种显示面板的结构示意图，如图8所示，可选的，第一子显示区1包括第一分区11和第二分区12，第一分区11和第一显示区S1沿第一方向x毗邻，第二分区12和第一显示区S1沿第二方向y毗邻，第一方向x和第二方向y相交；第一像素电路C1位于第一分区11和第二分区12中的至少一者内。

可选的，第一方向x和第二方向y正交，如此设置便于简化第一像素电路C1和第二像素电路C2的重新布局的难度。需要说明的是，图8仅以第一方向x为行方向，第二方向y为列方向为例进行示意，在其他实施例中，也可以是第一方向x为列方向，第二方向y为行方向，本发明实施例对此不作限定。示例性的，行方向可以与扫描线的延伸方向一致，相应的，列方向可以与数据线的延伸方向一致。后续仅以第一方向x为行方向，第二方向y为列方向为例进行说明。

可选的，根据第一显示区S1在显示面板的总显示区FA的位置，第一子显示区1可以包括至少一个第一分区11和至少一个第二分区12。示例性的，图8中，第一显示区S1位于显示面板的总显示区FA的内部，此时，第一子显示区1包括沿第一方向x位于第一显示区S1相对两侧的两个第一分区11，以及沿第二方向y位于第一显示区S1相对两侧的两个第二分区12。此设置方式仅为示意，并非限定。示例性的，在其他实施例中，第一子显示区1可以包括为沿第一方向x与第一显示区S1毗邻的两个第一分区11以及沿第二方向y与第一显示区S1毗邻的一个第二分区12。

具体的，可以将全部第一像素电路C1设置于第一分区11内；也可以将全部第一像素电路C1设置于第二分区12内；还可以将一部分第一像素电路C1设置于第一分区11内，并将另一部分第一像素电路C1设置于第二分区12内，本发明实施例对此不作限定。

示例性的，图8以第一像素电路C1均位于第一分区11内为例进行示意。此外，图9是本发明实施例提供的另一种显示面板的结构示意图，如图9所示，在其他实施例中，可以设置第一像素电路C1均位于第二分区12内。此外，还可参照图6，设置多个第一像素电路C1分别位于第一分区11和第二分区12内。本发明实施例通过将第一像素电路C1设置于与第一显示区S1毗邻的第一分区11和第二分区12的至少一者内，便于降低第一像素电路C1与第一发光元件P1的连接难度，以及显示面板内的布线难度，降低对产品良率的影响。

需要说明的是，当第一分区11的数量为两个时，可以根据需求将第一像素电路C1设置于其中至少一个第一分区11内，同理，当第二分区12的数量为两个时，可以根据需求将第一像素电路C1设置于其中至少一个第二分区12内，本发明实施例对此不作限定。

还需要说明的是，当第一像素电路C1位于第一分区11和第二分区12中的至少一者内时，针对与第一分区11和/或第二分区12(即第一子显示区1)内的至少一个第二发光元件P2相对应的第二像素电路C2，可以根据实际需求选择是否将其设置于第二子显示区2内，本发明实施例对此不作限定。图8仅以第一分区11内的第二发光元件P2所对应的第二像素电路C2仍然位于第一分区11内为例进行示意，图9仅以第二分区12内的第二发光元件P2所对应的第二像素电路C2仍然位于第二分区12内为例进行示意，在其他实施例中，可以参照图6，将第一分区11和/或第二分区12内的至少一个第二发光元件P2所对应的第二像素电路C2设置于第二子显示区2内。

继续参见图6，可选的，第一显示区S1沿第一方向x的最大宽度H4等于第二分区12沿第一方向x的最大宽度H2；第一显示区S1沿第二方向y的最大宽度H3等于第一分区11沿第二方向y的最大宽度H1。如此设置，可以通过平移并压缩第一像素电路C1和/或第二像素电路C2的尺寸的方式，将第一像素电路C1设置于第一分区11和第二分区12的至少一者内，有利于进一步降低像素电路的布局难度和显示面板的布线难度，降低对产品良率的影响。

需要说明的是，图6仅以第一显示区S1为矩形为例进行示意，并非限定。图10是本发明实施例提供的另一种显示面板的结构示意图，如图10所示，在其他实施例中，第一显示区S1也可以是圆形。当然，第一显示区S1还可以是本领域技术人员任意可知的其他形状，本发明实施例对此不作限定。

如图10所示，当第一显示区S1为圆形时，同样可以设置第一子显示区1包括第一分区11和第二分区12，第一分区11和第一显示区S1沿第一方向x毗邻，第二分区12和第一显示区S1沿第二方向y毗邻，第一显示区S1沿第一方向x的最大宽度H4等于第二分区12沿第一方向x的最大宽度H2，第一显示区S1沿第二方向y的最大宽度H3等于第一分区11沿第二方向y的最大宽度H1。

需要说明的是，图10所示实施方式与图6的区别在于，由于第一显示区S1为圆形，当第一显示区S1沿第一方向x的最大宽度H4等于第二分区12沿第一方向x的最大宽度H2，第一显示区S1沿第二方向y的最大宽度H3等于第一分区11沿第二方向y的最大宽度H1时，使得第一分区11和第二分区12具有交叠区域。例如，图10中虚线b、虚线c以及第一显示区S1的外边界d围城的类似三角形的区域，为第一显示区S1右侧的第一分区11和第一显示区S1下方的第二分区12之间的交叠区域。为降低像素电路的布局难度，当第一显示区S1为圆形时，可以将第一分区11和第二分区12的交叠区域内的第二发光元件P2所对应的第二像素电路C2，随第一像素电路C1一起，移动至交叠区域之外的第一分区11和/或第二分区12内。

图11是本发明实施例提供的另一种显示面板的结构示意图，图12是本发明实施例提供的另一种显示面板的结构示意图，如图11和图12所示，当第一子显示区1包括第一分区11和第二分区12，第一像素电路C1位于第一分区11和第二分区12中的至少一者内，并且，与第一子显示区1的至少一个第二发光元件P2相对应的第二像素电路C2位于第二子显示区2内时，可选的，第一像素电路C1位于第一区域3内；与第二区域4内的第二发光元件P2相对应的第二像素电路C2位于第二子显示区2内；其中，第一区域3为第一分区11和第二分区12中的一者，第二区域4为第一分区11和第二分区12中的另一者。示例性的，图11以第一区域3为第一分区11，第二区域4为第二分区12为例进行示意。如图11所示，在一实施例中，可选第一像素电路C1位于第一分区11内，与第二分区12内的第二发光元件P2相对应的第二像素电路C2位于第二子显示区2内。如此设置，可使第一显示区S1内的第一发光元件P1所对应的第一像素电路C1，以及沿第二方向y与第一显示区S1毗邻的第二分区12内的第二发光元件P2所对应的第二像素电路C2，分别位于沿第二方向y毗邻的第一分区11和第二子显示区2内，有利于减小沿第二方向y位于同一列的发光元件所对应的像素电路在第一方向x上的分散程度，甚至可使同一列发光元件所对应的像素电路位于同一列，从而可以减少数据线的绕线，降低布线难度，而且，由于第一显示区S1和第二分区12内未设置像素电路，从而可以避免在第一显示区S1周围的边框区进行数据线的绕线，进而可以减小边框宽度，改善显示效果。

需要说明的是，图11以第一发光元件P1为圆形，第二发光元件P2为菱形为例进行示意，以具有填充的矩形表示与第二分区12内的第二发光元件P2相对应的第二像素电路C2，以未填充的矩形表示第一分区11和第二子显示区2内原有的第二像素电路C2。此外，为便于示意第一像素电路C1的位置移动，对表示第一像素电路C1的矩形同样进行了填充。后续以相同的填充方式对不同区域的第二发光元件所对应的第二像素电路进行区分。

示例性的，图12以第一区域3为第二分区12，第二区域4为第一分区11为例进行示意。如图12所示，在另一实施例中，可选第一像素电路C1位于第二分区12内，与第一分区11内的第二发光元件P2相对应的第二像素电路C2位于第二子显示区2内。如此设置，可使第一显示区S1内的第一发光元件P1所对应的第一像素电路C1，以及沿第一方向x与第一显示区S1毗邻的第一分区11内的第二发光元件P2所对应的第二像素电路C2，分别位于沿第一方向x毗邻的第二分区12和第二子显示区2内，有利于减小沿第一方向x位于同一行的发光元件所对应的像素电路在第二方向y上的分散程度，甚至可使同一行发光元件所对应的像素电路位于同一行，从而可以减少扫描线的绕线，降低布线难度，而且，由于第一显示区S1和第一分区11内未设置像素电路，从而可以避免在第一显示区S1周围的边框区进行扫描线的绕线，进而可以减小边框宽度，改善显示效果。

需要说明的是，图12以第一发光元件P1为圆形，第二发光元件P2为菱形为例进行示意，以具有填充的矩形表示与第一分区11内的第二发光元件P2相对应的第二像素电路C2，以未填充的矩形表示第二分区12和第二子显示区2内原有的第二像素电路C2。此外，为便于示意第一像素电路C1的位置移动，对表示第一像素电路C1的矩形同样进行了填充。后续以相同的填充方式对不同区域的第二发光元件所对应的第二像素电路进行区分。

还需要说明的是，图12仅以所有第一像素电路C1位于第一显示区S1下方的第二分区12内，与第一分区11内的第二发光元件P2相对应的所有第二像素电路C2位于第一分区11下方的第二子显示区2内为例进行示意，此设置方式并非限定。示例性的，在其他实施例中，可以设置部分第一像素电路C1位于第一显示区S1上方的第二分区12内，另一部分第一像素电路C1位于第一显示区S1下方的第二分区12内，与第一分区11内的第二发光元件P2相对应的第二像素电路C2，可以分别设置于第一分区11上方的第二子显示区2以及第一分区11下方的第二子显示区2内。

由于第一分区11和第二分区12分别沿第一方向x和第二方向y与第一显示区S1毗邻，本发明实施例通过将第一像素电路C1设置于第一区域3(如第一分区11)内，将与第二区域4(如第二分区12)内的第二发光元件P2相对应的第二像素电路C2设置于第二子显示区2内，可使第一显示区S1内的第一发光元件P1所对应的第一像素电路以及第二区域4内的第二发光元件P2所对应的第二像素电路C2沿同一方向移动至第二显示区S2中除第二区域4以外的区域内，有利于降低像素电路的布局难度，降低像素电路的分散程度，进而降低显示面板的布线难度。

下面，以第一区域3为第二分区12，第二区域4为第一分区11为例，对第一像素电路C1和第二像素电路C2在第二分区12和第二子显示区2内的布局做示例性说明。

图13是与图12中区域Q4对应的一种显示面板的放大结构示意图，如图13所示，可选的，第一区域3包括至少一个第一电路组51和至少一个第二电路组52，第一电路组51包括第一像素电路C1，第二电路组52包括第二像素电路C2，至少一个第一电路组51位于一第二电路组52靠近第一显示区S1的一侧；第二子显示区2包括至少一个第三电路组53和至少一个第四电路组54，第三电路组53包括与第二区域4的第二发光元件P2相对应的第二像素电路C2，第四电路组54包括第二子显示区2内的其他第二像素电路C2，至少一个第三电路组53位于一第四电路组54靠近第二区域4的一侧。

其中，第一电路组51包括第一像素电路C1具体是指，一个第一电路组51可以包括一个第一像素电路C1，或者，一个第一电路组51可以包括相邻设置的至少两个第一像素电路C1。同理，一个第二电路组52可以包括第一区域3内的一个第二像素电路C2，或者一个第二电路组52也可以包括第一区域3内相邻设置的至少两个第二像素电路C2；第三电路组53和第四电路组54可以参照第一电路组51的构成方式进行理解，在此不再赘述。

需要说明的是，同一第一电路组51中的多个第一像素电路C1的尺寸可以相同，也可以不同；不同第一电路组51中的第一像素电路C1的数量和尺寸可以相同，也可以不同，本发明实施例对此不作限定。同理，对于第二电路组52、第三电路组53和第四电路组54，同一电路组(第二电路组52/第三电路组53/第四电路组54)中的多个第二像素电路C2的尺寸可以相同，也可以不同，不同电路组(第二电路组52/第三电路组53/第四电路组54)中的第二像素电路C2的数量和尺寸可以相同，也可以不同，本发明实施例对此亦不作限定。

可选的，位于同一行的像素电路(第一像素电路C1和/或第二像素电路C2)沿列方向(如y方向)的尺寸相等，位于同一列的像素电路(第一像素电路C1和/或第二像素电路C2)沿行方向(如x方向)的尺寸相等，如此设置，便于扫描线、数据线等信号线的设置，减少绕线，降低显示面板的设计和制造难度。

示例性的，图13以第一区域3包括多个第一电路组51和多个第二电路组52，第二子显示区2包括多个第三电路组53和多个第四电路组54为例进行示意。具体的，参照图13，第一区域3内位于同一行的多个相邻的第一像素电路C1可构成一个第一电路组51；第一区域3内位于同一行的多个相邻的第二像素电路C2可构成一个第二电路组52(如52-1)；此外，第一区域3内位于相邻的至少两行的第二像素电路C2也可构成一个第二电路组52(如52-2)；第二子显示区2内，与第二区域4内的第二发光元件P2对应，且位于同一行的多个相邻的第二像素电路C2可构成一个第三电路组53；第二子显示区2内的其他第二像素电路C2中，位于同一行的多个相邻的第二像素电路C2可构成一个第四电路组54(如54-1)，此外，位于相邻的至少两行的第二像素电路C2也可构成一个第四电路组54(如54-2)。由于图13以第一像素电路C1位于第二分区12内，与第一分区11内的第二发光元件P2相对应的第二像素电路C2位于第二子显示区2内为例进行示意，此时，通过设置第一电路组51由同一行或相邻若干行的第一像素电路C1构成，第二电路组52/第三电路组53/第四电路组54由其所在区域的同一行或相邻若干行的第二像素电路C2构成，可使同一行第一发光元件P1和/或第二发光元件P2与同一行的第一像素电路C1和/或第二像素电路C2对应设置，从而只需要沿一个方向(图13中为第二方向y)调整像素电路的位置和尺寸，降低像素电路的布局难度，降低显示面板的布线难度，降低对产品良率的影响。

示例性的，图14是本发明实施例提供的一种显示面板的局部结构示意图，如图14所示，同一第一电路组51中的同一行第一像素电路C1与同一行第一发光元件P1对应电连接，同一第二电路组52中的同一行第二像素电路C2与第二分区12内位于同一行的第二发光元件P2对应电连接，同一第三电路组53中的同一行第二像素电路C2与第一分区11内位于同一行的第二发光元件P2对应电连接，同一第四电路组54中的同一行第二像素电路C2与第二子显示区2内的同一行的第二发光元件P2对应电连接，如此设置，可以实现同一行发光元件(第一发光元件P1和/或第二发光元件P2)所对应的像素电路(第一像素电路C1和/或第二像素电路C2)位于同一行，从而可以避免对扫描线Gate进行绕线，降低像素电路的布局难度，降低显示面板的布线难度，降低对产品良率的影响。

需要说明的是，图13仅以第一区域3内的第一电路组51和第二电路组52交替排列，第二子显示区2内的第三电路组53和第四电路组54交替排列为例进行示意，此设置方式并非限定。图15是与图12中区域Q4对应的另一种显示面板的放大结构示意图，如图15所示，在其他实施例中，可选与第一显示区S1的一侧毗邻的第一区域3(如第二分区12)内，包括一个第一电路组51和一个第二电路组52，第一电路组51位于第二电路组52靠近第一显示区S1的一侧，同理，可选与第二区域4(如第一分区11)的一侧毗邻的第二子显示区2内，包括一个第三电路组53和一个第四电路组54，第三电路组53位于第四电路组54靠近第二区域4的一侧。如此设置，可使第一像素电路C1与第一发光元件P1靠近设置，第三电路组53中的第二像素电路C2与第二区域4内的第二发光元件P2靠近设置，便于将第一像素电路C1与第一发光元件P1电连接，将第三电路组53中的第二像素电路C2与第二区域4内的第二发光元件P2电连接，降低布线难度。

参照图13，可选的，第一像素电路C1的尺寸等于第三电路组53中的第二像素电路C2的尺寸；第一像素电路C1的尺寸等于第二电路组52中的至少一个第二像素电路C2的尺寸；第三电路组53中的第二像素电路C2的尺寸等于第四电路组54中的至少一个第二像素电路C2的尺寸。

其中，第一像素电路C1的尺寸包括第一像素电路C1所在区域沿第一方向x的第一边长L1和沿第二方向y的第二边长L2；第二像素电路C2的尺寸包括第二像素电路C2所在区域沿第一方向x的第三边长L3和沿第二方向y的第四边长L4；若第一像素电路C1对应的第一边长L1和第二像素电路C2对应的第三边长L3相等，且第一像素电路C1对应的第二边长L2和第二像素电路C2对应的第四边长L4相等，则第一像素电路C1和第二像素电路C2的尺寸相等，否则，若第一像素电路C1对应的第一边长L1和第二像素电路C2的第三边长L3不等，和/或，第一像素电路C1对应的第二边长L2和第二像素电路C2对应的第四边长L4不等，则第一像素电路C1和第二像素电路C2的尺寸不等。同理，若两个第一像素电路C1所在区域的第一边长L1和第二边长L2分别对应相等，则这两个第一像素电路C1的尺寸相等，否则这两个第一像素电路C1的尺寸不等；若两个第二像素电路C2所在区域的第三边长L3和第四边长L4分别对应相等，则这两个第二像素电路C2的尺寸相等，否则这两个第二像素电路C2的尺寸不等。

具体的，第一像素电路C1的尺寸等于第三电路组53中第二像素电路C2的尺寸是指，第三电路组53中的各个第二像素电路C2的尺寸均相等，且等于第一像素电路C1的尺寸。如此设置，由于第一像素电路C1和第三电路组53中的第二像素电路C2均与其对应的第一发光元件P1或第二发光元件P2位于不同的区域内，通过设置第一像素电路C1的尺寸等于第三电路组53中第二像素电路C2的尺寸，可以采用相同的方式对这部分第一像素电路C1和第二像素电路C2的位置和尺寸进行调整，有利于降低像素电路的布局难度。

具体的，第一像素电路C1的尺寸等于第二电路组52中的至少一个第二像素电路C2的尺寸是指，对于所有的第二电路组52中的第二像素电路C2，第一像素电路C1的尺寸与其中至少一个第二像素电路C2的尺寸相等。同理，第三电路组53中的第二像素电路C2的尺寸等于第四电路组54中的至少一个第二像素电路C2的尺寸是指，对于所有的第四电路组54中的第二像素电路C2，第三电路组53中的第二像素电路C2的尺寸等于其中至少一个第二像素电路C2的尺寸。

对于不同的显示面板而言，其第一区域3和第二子显示区2内的第二发光元件P2所对应的第二像素电路C2的可压缩量不同，在满足线宽、线距要求的情况下，可能只需要压缩部分第二像素电路C2的尺寸即可实现将第一显示区S1内的第一发光元件P1所对应的第一像素电路C1设置于第一区域3内，将第二区域4内的第二发光元件P2所对应的第二像素电路C2设置于第二子显示区2内。

示例性的，图13中，第二电路组52-1中的各个第二像素电路C2的尺寸相等，且均等于第一像素电路C1组的尺寸；第二电路组52-2中的各个第二像素电路C2的尺寸相等，但不等于第一像素电路C1的尺寸(第二电路组52-2中的第二像素电路C2的第四边长L4大于第一像素电路C1的第二边长L2)；第四电路组54-1中的各个第二像素电路C2的尺寸相等，且均等于第三电路组53中的第二像素电路C2的尺寸；第四电路组54-2中的各个第二像素电路C2的尺寸相等，但不等于第三电路组53中的第二像素电路C2的尺寸(第四电路组54-2中的第二像素电路C2的第四边长L4大于第三电路组53中的第二像素电路C2的第四边长L4)。

当然，图13所示实施方式仅为其中一种可行的实施方式。在其他实施例中，参见图15，可选的，第二电路组52包括第一电路分组521和第二电路分组522，第一电路分组521和第二电路分组522中的第二像素电路C2的尺寸不等，且第一电路分组521位于第二电路分组522靠近第一电路组51的一侧；第一电路分组521中的第二像素电路C2的尺寸等于第一像素电路C1的尺寸；第四电路组54包括第三电路分组541和第四电路分组542，第三电路分组541和第四电路分组542中的第二像素电路C2的尺寸不等，且第三电路分组541位于第四电路分组542靠近第三电路组53的一侧；第三电路分组541中的第二像素电路C2的尺寸等于第三电路组53中的第二像素电路C2的尺寸。

具体的，本实施例中，第二电路组52位于第一电路组51远离第一显示区S1的一侧，第二电路组52分为第一电路分组521和第二电路分组522，其中，第一电路分组521中的各第二像素电路C2的尺寸均相等，第二电路分组522中的各第二像素电路C2的尺寸均相等，第一电路分组521中的第二像素电路C2和第二电路分组522中的第二像素电路C2尺寸不等(第四边长L4不相等)，第一电路分组521位于第二电路分组522靠近第一电路组51的一侧，且第一电路分组521中的第二像素电路C2的尺寸等于第一像素电路C1的尺寸。此时，只需要压缩第一区域3内原有的部分第二像素电路C2的尺寸形成第一电路分组521，便可将尺寸压缩后的第一像素电路C1设置于第一区域3内，并且，如此设置可使第一电路组51更加靠近第一显示区S1，便于第一像素电路C1和对应的第一发光元件P1电连接，降低布线难度，降低对产品良率的影响。

此外，本实施例中，第三电路组53位于第四电路组54靠近第二区域4的一侧，第四电路组54包括第三电路分组541和第四电路分组542，其中，第三电路分组541中的各第二像素电路C2的尺寸均相等，第四电路分组542中的各第二像素电路C2的尺寸均相等，第三电路分组541中的第二像素电路C2和第四电路分组542中的第二像素电路C2尺寸不等(第四边长L4不相等)，第三电路分组541位于第四电路分组542靠近第三电路组53的一侧，且第三电路分组541中的第二像素电路C2的尺寸等于第三电路组53中的第二像素电路C2的尺寸。此时，只需要压缩第二子显示区2内原有的部分第二像素电路C2的尺寸形成第三电路分组541，便可将第二区域4的第二发光元件P2所对应的第二像素电路C2压缩尺寸后设置于第二子显示区2内，并且，如此设置可使第三电路组53更加靠近第二区域4，便于第三电路组53中的第二像素电路C2与第二区域4内对应的第二发光元件P2电连接，降低布线难度，降低对产品良率的影响。

在其他实施例中，在满足线宽、线距要求的前提下，也可以压缩所有第一像素电路C1和第二像素电路C2的尺寸，使各第一像素电路C1和各第二像素电路C2的尺寸均相等。如此，可使第一像素电路C1和第二像素电路C2具有相同的驱动能力，有利于显示均一性。

图16是与图12中区域Q4对应的另一种显示面板的放大结构示意图，如图16所示，可选的，各第一像素电路C1与各第二像素电路C2的尺寸均相等；显示面板100还包括多个第一虚拟像素电路C01，第一虚拟像素电路C01位于第一区域3和第二子显示区2内，且第一虚拟像素电路C01在显示面板所在平面的正投影与第一像素电路C1和第二像素电路C2在显示面板所在平面的正投影均不交叠。

具体的，当各第一像素电路C1与各第二像素电路C2的尺寸均相等时，若第一像素电路C1和第二像素电路C2的尺寸压缩程度较大，则可能出现第一区域3和第二子显示区2在容纳第一像素电路C1和第二像素电路C2之后，仍有空余空间的情况。像素电路中的金属结构会反射环境光，本发明实施例通过在第一区域3和第二子显示区2内设置第一虚拟像素电路C01，使第一虚拟像素电路C01在显示面板所在平面的正投影与第一像素电路C1和第二像素电路C2在显示面板所在平面的正投影均不交叠，可以利用第一虚拟像素电路C01均衡像素电路在显示面板中的分布，从而可以平衡显示面板不同区域间的反射率差异，避免局部未设置像素电路而使人眼视觉上出现分屏现象。

同理，参见图15或图16，可选的，第二区域4内设置有第二虚拟像素电路C02。需要说明的是，第一虚拟像素电路C01/第二虚拟像素电路C02的结构与第一像素电路C1/第二像素电路C2的结构相同，区别仅在于第一虚拟像素电路C01和第二虚拟像素电路C02均无法驱动第一发光元件P1和第二发光元件P2中的任一者发光。本领域技术人员可以采取任意方式达到虚拟像素电路无法驱动发光元件发光的目的，如虚拟像素电路未与扫描线、数据线、PVDD线电连接，或者虚拟像素电路未与发光元件电连接，或者虚拟像素电路虽与发光元件电连接，但发光元件本身无法实现被驱动发光(如阴极、阳极、像素限定层开口、发光层中的至少一者缺失)，本发明实施例对此不作限定。此外，第一虚拟像素电路C01/第二虚拟像素电路C02的尺寸可以与第一像素电路C1/第二像素电路C2的尺寸相同，也可以不相同，本发明实施例对此不作限定。

下面，针对第一虚拟像素电路C01在第一区域3和第二子显示区2内的布局做示例性说明。

参见图16，可选的，第一虚拟像素电路C01位于第二电路组52远离第一电路组51的一侧，且位于第四电路组54远离第三电路组53的一侧。如此设置，可以降低对第一像素电路C1和第二像素电路C2的布局的影响，降低像素电路的布局难度。

当然，图16所示第一虚拟像素电路C01的设置方式仅为其中一种可行的实施方式，在其他实施例中，如图17所示，图17是与图12中区域Q4对应的另一种显示面板的放大结构示意图，可选的，至少一个第一虚拟像素电路C01位于相邻两个第一像素电路C1和/或第二像素电路C2之间。

具体的，第一虚拟像素电路C01可以穿插至第一像素电路C1和第二像素电路C2的布局之中。示例性的，一个第一虚拟像素电路C01可以位于相邻两个第一像素电路C1之间，也可以位于相邻两个第二像素电路C2之间，还可以位于相邻两个第一像素电路C1和第二像素电路C2之间，本发明实施例对此不做限定。

参照图17，可选的，任意两个沿第一方向x相邻的第一虚拟像素电路C01之间包括m个实际像素电路；其中，m为自然数；m＞0时，m个实际像素电路包括第一像素电路C1和第二像素电路C2中的至少一者；任意两个沿第二方向y相邻的第一虚拟像素电路C01之间包括n个实际像素电路；其中，n为自然数；n＞0时，n个实际像素电路包括第一像素电路C1和第二像素电路C2中的至少一者；m和n不同时为0。

其中，实际像素电路是指第一像素电路C1和第二像素电路C2等与第一发光元件P1或第二发光元件P2存在电连接关系的像素电路。沿第一方向x或第二方向y，当相邻两个第一虚拟像素电路C01之间存在实际像素电路时，该实际像素电路可以是第一像素电路C1和第二像素电路C2中的至少一者。

示例性的，图17以m＝0，n＝3为例进行示意，此时，任意两个沿第一方向x相邻的第一虚拟像素电路C01之间不存在实际像素电路，任意两个沿第二方向y相邻的第一虚拟像素电路C01之间包括3个实际像素电路，多个第一像虚拟像素电路同行设置，且穿插于若干行的实际像素电路之间。

图18是与图12中区域Q4对应的另一种显示面板的放大结构示意图，如图18所示，在其他实施例中，可选m≠0(图18以m＝3为例进行示意)，n＝0，此时，任意两个沿第一方向x相邻的第一虚拟像素电路C01之间包括3实际像素电路，任意两个沿第二方向y相邻的第一虚拟像素电路C01之间不存在实际像素电路，多个第一虚拟像素电路C01同列设置，且穿插于若干列的实际像素电路之间。

当然，在其他实施例中，m和n可均不等于0。示例性的，图19是与图12中区域Q4对应的另一种显示面板的放大结构示意图，图19以m＝3，n＝2为例进行示意，此时，任意两个沿第一方向x相邻的第一虚拟像素电路C01之间包括3实际像素电路，任意两个沿第二方向y相邻的第一虚拟像素电路C01之间包括2个实际像素电路，各个第一像虚拟像素电路独立穿插于相邻两个实际像素电路之间。可以理解的，当m＝n时，第一虚拟像素电路C01均匀地穿插于相邻两个实际像素电路之间。

图20是与图12中区域Q4对应的另一种显示面板的放大结构示意图，如图20所示，可选的，各第一像素电路C1和各第二像素电路C2的尺寸均相等，且分布于第二显示区S2中除第二区域4以外的区域。具体的，本实施例中，第一区域3和第二子显示区2内未设置第一虚拟像素电路C01，如此，可使第一像素电路C1和第二像素电路C2的压缩程度相对较小，即相比于第一区域3和第二子显示区2内设置有第一虚拟像素电路C01的方案而言，可使第一像素电路C1和第二像素电路C2的尺寸相对较大，保证线宽、线距具有一定的设计余量，进而降低短路风险，保证产品良率。

需要说明的是，图20仅以一个第一区域3包括一个第一电路组51和一个第二电路组52，第一电路组51位于第二电路组52靠近第一显示区S1的一侧，一个第二子显示区2包括一个第三电路组53和一个第四电路组54，第三电路组53位于第四电路组54靠近第二区域4的一侧，且第一电路组51中的各第一像素电路C1的尺寸以及第二电路组52、第三电路组53和第四电路组54中的各第二像素电路C2的尺寸均相等为例进行示意。此设置方式并非限定，在其他实施例中，一个第一区域3可以包括多个交替设置的第一电路组51和第二电路组52，一个第二子显示区2可以包括多个交替设置的第三电路组53和第四电路组54，本发明实施例对第一像素电路C1和第二像素电路C2的排布方式不作限定，只要保证各第一像素电路C1和各第二像素电路C2的尺寸均相等即可。

还需要说明的是，为便于展示，图13-图20仅以第一区域3为第二分区12，第二区域4为第一分区11，且第一子显示区1包括一个第一分区11和一个第二分区12为例进行示意，图12中其他第二分区12和第二子显示区2内的第一像素电路C1和第二像素电路C2的布局可以参照图13-图20中的任意一种设置方式进行对称式布局，在此不再赘述。

参照图12，还需要说明的是，当第一显示区S1为摄像头区，第一像素电路C1位于第二分区12，与第一分区11的第二发光元件P2对应的第二像素电路C2位于第二子显示区2时，由于图12中第一显示区S1上方的第二分区12，以及第一分区11上方的两个第二子显示区2的面积通常较小，因此，该第二分区12可以根据实际情况选择是否用于设置部分第一像素电路C1，同理，第一分区11上方的两个第二子显示区2可以实际情况选择是否用于设置第一分区11的第二发光元件P2所对应的部分第二像素电路C2，本发明实施例对此不作限定。

综上，上述实施例以第一区域3为第二分区12，第二区域4为第一分区11，第一像素电路C1位于第二分区12，与第一分区11的第二发光元件P2相对应的第二像素电路C2位于第二子显示区2内为例，对第一像素电路C1和第二像素电路C2的设置方式做了详细说明。上述任一实施方式均可借鉴应用于第一区域3为第一分区11，第二区域4为第二分区12的实施例之中。下面，以第一区域3为第一分区11，第二区域4为第二分区12为例，对第一像素电路C1和第二像素电路C2的设置方式做简要举例说明。

示例性的，图21是与图12中区域Q4对应的另一种显示面板的放大结构示意图，如图21所示，第一区域3为第一分区11，第二区域4为第二分区12，第一像素电路C1位于第一分区11内，与第二分区12内的第二发光元件P2相对应的第二像素电路C2位于第二子显示区2内。图21对表示第一像素电路C1以及与第二分区12内的第二发光元件P2相对应的第二像素电路C2所在区域的矩形进行填充，以便区分。图21所示实施方式中，显示面板的其中一个第一分区11内包括一个第一电路组51和一个第二电路组52，第一电路组51位于第二电路组52靠近第一显示区S1的一侧，显示面板的其中一个第二子显示区2内包括一个第三电路组53和一个第四电路组54，第三电路组53位于第四电路组54靠近第二分区12的一侧，各第一像素电路C1和各第二像素电路C2的尺寸均相等，且第一分区11内设置有第二虚拟像素电路C02。其他关于第一像素电路C1和第二像素电路C2的可行的设置方式可参照第一区域3为第二分区12，第二区域4为第一分区11的相关实施例进行设置，在此不再一一赘述。

在上述实施例的基础上，图22是本发明实施例提供的另一种显示面板的结构示意图，如图22所示，可选的，沿第一显示区S1指向第二区域4的方向，位于同一排的第一发光元件P1依次与位于同一排的第一像素电路C1一一对应电连接，位于同一排的第二发光元件P2依次与位于同一排的第二像素电路C2一一对应电连接。

如上所述，第二区域4可以为第一分区11和第二分区12中的其中一者。参照图6，以第一方向x为行方向，第二方向y为列方向为例，若第二区域4为第一分区11，则沿第一显示区S1指向第二区域4的方向即行方向，位于同一排的第一发光元件P1即位于同一行的第一发光元件P1，位于同一排的第一像素电路C1即位于同一行的第一像素电路C1，位于同一排的第二发光元件P2即位于同一行的第二发光元件P2，位于同一排的第二像素电路C2即位于同一行的第二像素电路C2。

同理，继续参照图6，若第二区域4为第二分区12，则沿第一显示区S1指向第二区域4的方向即列方向，位于同一排的第一发光元件P1即位于同一列的第一发光元件P1，位于同一排的第一像素电路C1即位于同一列的第一像素电路C1，位于同一排的第二发光元件P2即位于同一列的第二发光元件P2，位于同一排的第二像素电路C2即位于同一列的第二像素电路C2。

示例性的，图22以第二区域4为第一分区11为例进行示意。如图22所示，位于同一行的第一发光元件P1依次与位于同一行的第一像素电路C1一一对应电连接，位于同一行的第二发光元件P2依次与位于同一行的第二像素电路C2一一对应电连接。在其他实施例中，可选第二区域4为第二分区12，此时，位于同一列的第一发光元件P1依次与位于同一列的第一像素电路C1一一对应电连接，位于同一列的第二发光元件P2依次与位于同一列的第二像素电路C2一一对应电连接。

沿第一显示区S1指向第二区域4的方向，本发明实施例通过设置位于同一排的第一发光元件P1依次与位于同一排的第一像素电路C1一一对应电连接，并设置位于同一排的第二发光元件P2依次与位于同一排的第二像素电路C2一一对应电连接，可使第一显示区S1和第二区域4内位于同一排的第一发光元件P1和第二发光元件P2所对应的第一像素电路C1和第二像素电路C2位于同一排，从而可以降低像素电路的分散程度，同时有利于扫描线或数据线等信号线的布线，减少绕线，降低对产品良率的影响。

需要说明的是，相邻两排(行/列)第一发光元件P1所对应的两排第一像素电路C1可以相邻设置，也可以不相邻设置，同理，相邻两排第二发光元件P2所对应的两排第二像素电路C2可以相邻设置，也可以不相邻设置，本发明实施例对此不作限定。

继续参见图22，进一步可选的，第一发光元件P1和对应的第一像素电路C1通过第一连接线81电连接；至少部分第二发光元件P2和对应的第二像素电路C2通过第二连接线82电连接；沿第一区域3指向第一显示区S1的方向，越靠近第一显示区S1的第一像素电路C1所对应的第一连接线81的长度越长，越靠近第一显示区S1或第二区域4的第二像素电路C2所对应的第二连接线82的长度越长。如图22所示，与第一像素电路C1电连接的连接线为第一连接线81，越靠近第一显示区S1的第一像素电路C1所对应的第一连接线81的长度越长(例如Z1＞Z2)，与第二像素电路C2电连接的连接线为第二连接线82，越靠近第一显示区S1或第二区域4的第二像素电路C2所对应的第二连接线82的长度越长(例如Z4＞Z5)。为便于观察，图22仅示意出一部分第一发光元件P1与第一像素电路C1之间的第一连接线81，以及一部分第二发光元件P2与第二像素电路C2之间的第二连接线82。

具体的，当第一区域3为第二分区12时，第一区域3指向第一显示区S1的方向平行于第二方向y(与图示y方向相同或相反)，当第一区域3为第一分区11时，第一区域3指向第一显示区S1的方向平行于第一方向x(与图示x方向相同或相反)。示例性的，参照图12，以第一区域3为第二分区12为例，第一显示区S1下方的第二分区12指向第一显示区S1的方向与y方向相同，第一显示区S1上方的第二分区12指向第一显示区S1的方向与y方向相反。

无论第一像素电路C1位于哪个第一区域3，通过设置越靠近第一显示区S1的第一像素电路C1所对应的第一连接线81越长，可使位于同一第一区域3内，且沿该第一区域3指向第一显示区S1的方向排列的多个第一像素电路C1的相对位置关系，与其对应的多个第一发光元件P1的相对位置关系相同(该多个第一发光元件P1同样沿其第一像素电路C1所在的第一区域3指向第一显示区S1的方向排列)，从而有利于提高第一连接线81的布线规律性，降低布线复杂度，降低对产品良率的影响。同理，通过设置越靠近第一显示区S1或第二区域4的第二像素电路C2所对应的第二连接线82的长度越长，可使位于同一第一区域3内，且沿该第一区域3指向第一显示区S1的方向排列的多个第二像素电路C2的相对位置关系，与其对应的多个第二发光元件P2的相对位置关系相同，此外，可使位于同一第二子显示区2，且沿该第二子显示区2指向第二区域4的方向排列的多个第二像素电路C2的相对位置关系，与其对应的多个第二发光元件P2的相对位置关系相同，从而有利于提高第二连接线82的布线规律性，降低布线复杂度，降低对产品良率的影响。

需要说明的是，图22仅以沿第一区域3指向第一显示区S1的方向排列的多个第一像素电路C1相邻设置且靠近第一显示区S1，沿第二子显示区2指向第二区域4的方向排列，且与第二区域4内的第二发光元件P2相对应的多个第二像素电路C2相邻设置且靠近第二区域4为例进行示意，在其他实施例中，沿第一区域3指向第一显示区S1的方向排列的多个第一像素电路C1中，相邻两个第一像素电路C1之间可以包括若干第二像素电路C2，与第二区域4内的第二发光元件P2相对应的第二像素电路C2之间可以包括第四电路组54中的若干第二像素电路C2(参照图13)，本发明实施例对此不作限定。

如图22所示，在一实施例中，可选的，显示面板100还包括非显示区FNA，非显示区FNA包括绑定区S3，第一子显示区1包括至少一个第一区域3，其中一个第一区域3位于第一显示区S1与绑定区S3之间，第一像素电路C1均位于该第一区域3内，与第二区域4内的第二发光元件P2相对应的第二像素电路C2均位于与该第一区域3毗邻的第二子显示区2内，沿第一显示区S1指向第二区域4的方向，位于同一排的第一发光元件P1依次与位于同一排的第一像素电路C1一一对应电连接，位于同一排的第二发光元件P2依次与位于同一排的第二像素电路C2一一对应电连接，并且，沿第一显示区S1指向绑定区S3的方向，第i排发光器件与第i排实际像素电路对应电连接，i为正整数；其中，一排发光器件包括第一发光元件P1和第二发光元件P2中的至少一者，一排实际像素电路包括第一像素电路C1和第二像素电路C2中的至少一者。

通常，绑定区S3位于显示面板的下边框，即沿列方向位于显示面板的底端，因此，当第二方向y为列方向时，第一区域3为第二分区12，第二区域4则为第一分区11，第一区域3的数量与第二分区12的数量一致，第二区域4的数量与第一分区11的数量一致，具体可以参照上文描述根据第一显示区S1所处的位置确定。

以第一显示区S1为摄像头区为例，第一显示区S1通常与总显示区的上边界毗邻或靠近总显示区的上边界，图22以第一显示区S1与总显示区的上边界毗邻为例进行示意，第一显示区S1与绑定区S3之间包括一个第一区域3，该第一区域3的面积较大。从图22可以看出，本实施例通过将第一像素电路C1设置于第一显示区S1与绑定区S3之间的第一区域3内，将与第二区域4的第二发光元件P2相对应的第二像素电路C2设置于与该第一区域3毗邻的第二子显示区2内，将沿第一显示区S1指向第二区域4的方向位于同一行的第一发光元件P1依次与位于同一行的第一像素电路C1一一对应电连接，将沿第一显示区S1指向第二区域4的方向位于同一行的第二发光元件P2依次与位于同一行的第二像素电路C2一一对应电连接，并且，沿第一显示区S1指向绑定区S3的方向，设置第i排发光器件与第i排实际像素电路对应电连接，从而可使第i排实际像素电路对应的连接线的长度大于第i+1排实际像素电路对应的连接线的长度，即，越靠近第一显示区S1的实际像素电路对应的连接线(第一连接线81或第二连接线82)的长度越长。如图22所示，图示第二列前三个绿色发光元件G对应的连接线长度的长度依次为Z1、Z2、Z3，采用上述设置方式可使Z1＞Z2＞Z3。

如此，由于驱动芯片与绑定区S3电连接，并通过数据线向各实际像素电路传输数据信号，实际像素电路距离绑定区S3越远，数据线负载越大，即通过数据线向实际像素电路传输数据信号时本身便存在负载渐变的情况，现有技术可通过采用一定的软件算法改善显示均一性，而本实施例采用上述设置方式可使越远离绑定区S3的实际像素电路对应的连接线的长度越长，从而可以保持该负载渐变的情况，不必打破现有的驱动软件算法，有利于保证显示均一性。

图23是本发明实施例提供的一种显示面板的剖面结构示意图，如图23所示，显示面板100包括衬底901、像素电路层6以及发光元件层7。其中，像素电路层6包括多个第一像素电路和多个第二像素电路，图23仅示意出第一像素电路中的一个薄膜晶体管T1，以及第二像素电路中的一个薄膜晶体管T2。发光元件层7包括多个第一发光元件P1和多个第二发光元件P2，第一发光元件P1位于第一显示区S1，第二发光元件P2位于第二显示区S2，像素电路层6中的像素电路与对应的发光元件电连接。如图23所示，第一发光元件P1与第一像素电路C1通过第一连接线81电连接，第二发光元件P2与第二像素电路C2通过第二连接线82电连接。

继续参见图23，衬底901至发光元件层7之间包括依次层叠设置的缓冲层902、有源层911、栅绝缘层903、第一金属层912、第一层间介质层904、电容极板层913、第二层间介质层905、第三层间介质层906、第二金属层914、第四层间介质层907、图23第一平坦化层908、第三金属层915、第二平坦化层909、第一连接线81和第二连接线82所在导电膜层、第三平坦化层910和像素限定层911；第一发光元件P1和第二发光元件P2均包括阳极916、发光层917和阴极918。其中，第一金属层912至少用于形成薄膜晶体管的栅极，电容极板层913至少用于形成存储电容的电容极板，第二金属层914至少用于形成薄膜晶体管的源极和漏极，第三金属层915用于形成连接薄膜晶体管的源极(漏极)与连接线(第一连接线81或第二连接线82)的金属结构，像素限定层911具有像素开口，该像素开口露出发光元件的阳极916，且发光层917的材料沉积于像素开口内。可选的，第一连接线81和第二连接线82位于第二平坦化层909和第三平坦化层910之间。

需要说明的是，图23仅以第一连接线81和第二连接线82位于同一层为例进行示意，在其他实施例中，可选至少一条第一连接线81和/或至少一条第二连接线82与其他第一连接线81和第二连接线82位于不同的膜层，本发明实施例对此不作限定。

参照图23，可选的，第一连接线81包括第一连接分部811，第一连接分部811位于第一显示区S1；至少一条第一连接分部811为透明走线。

其中，透明走线对光线的透过率远大于透明走线对光线的反射率，透明走线对光线的反射率甚至可以为零，具体可以根据选用的透明走线的材质决定。

其中，第一连接分部811位于第一显示区S1可以理解为，第一连接分部811在显示面板所在平面的正投影位于第一显示区S1。由于第一显示区S1需要使携带物体信息的光线穿过显示面板射向显示面板背面(非显示侧)的感光元件，被感光元件接收和识别，因此，第一显示区S1对透光率的要求较高，本发明实施例通过设置至少一条第一连接分部811为透明走线，有利于降低对第一显示区S1的透光率的影响。

需要说明的是，可以设置所有第一连接线81的第一连接分部811均为透明走线，也可以设置一部分第一连接线81的第一连接分部811为透明走线，本发明实施例对此不作限定。示例性的，若一条第一连接线81的第一连接分部811位于第一显示区S1的边缘，由于第一显示区S1的边缘的透光量对成像质量的影响相对较小，因此，该第一连接分部811也可以采用金属走线。

还需要说明的是，第一连接线81可以整体设置为透明走线，也可以仅将位于第一显示区S1的第一连接分部811设置为透明走线，其余部分设置为金属走线，本发明实施例对此不作限定。此外，第二连接线82可以为透明走线，也可以为金属走线，本发明实施例对此亦不做限定。

基于同一发明构思，本发明实施例还提供了一种显示装置。图24是本发明实施例提供的一种显示装置的结构示意图，如图24所示，该显示装置200包括感光元件210和上述任一实施例提供的显示面板100，感光元件210与第一显示区S1对应设置。由于该显示装置包括上述任一实施例提供的显示面板，因而具备与上述显示面板相同的有益效果，相同之处可参照上述显示面板实施例的描述，在此不再赘述。本发明实施例提供的显示装置200可以为图24所示的手机，也可以为任何具有显示功能的电子产品，包括但不限于以下类别：电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、智能手环、智能眼镜、车载显示器、医疗设备、工控设备、触摸交互终端等，本发明实施例对此不作特殊限定。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (19)

1.一种显示面板，其特征在于，包括第一显示区和第二显示区，所述第一显示区的透光率大于所述第二显示区的透光率；

所述第一显示区包括多个第一发光元件，所述第二显示区包括多个第二发光元件，所述第一发光元件和所述第二发光元件的分布密度相同；

所述第二显示区包括多个第一像素电路和多个第二像素电路；所述第一像素电路和所述第一发光元件一一对应电连接；所述第二像素电路和所述第二发光元件一一对应电连接。

2.根据权利要求1所述的显示面板，其特征在于，所述第二显示区包括第一子显示区和第二子显示区，所述第一子显示区与所述第一显示区毗邻，所述第二子显示区与所述第一子显示区毗邻；

与所述第一子显示区的至少一个所述第二发光元件相对应的所述第二像素电路位于所述第二子显示区内。

3.根据权利要求2所述的显示面板，其特征在于，所述第一子显示区包括第一分区和第二分区，所述第一分区和所述第一显示区沿第一方向毗邻，所述第二分区和所述第一显示区沿第二方向毗邻，所述第一方向和所述第二方向相交；

所述第一像素电路位于所述第一分区和所述第二分区中的至少一者内。

4.根据权利要求3所述的显示面板，其特征在于，所述第一显示区沿所述第一方向的最大宽度等于所述第二分区沿所述第一方向的最大宽度；

所述第一显示区沿所述第二方向的最大宽度等于所述第一分区沿所述第二方向的最大宽度。

5.根据权利要求3所述的显示面板，其特征在于，所述第一像素电路位于第一区域内；

与第二区域内的所述第二发光元件相对应的所述第二像素电路位于所述第二子显示区内；

其中，所述第一区域为所述第一分区和所述第二分区中的一者，所述第二区域为所述第一分区和所述第二分区中的另一者。

6.根据权利要求5所述的显示面板，其特征在于，所述第一区域包括至少一个第一电路组和至少一个第二电路组，所述第一电路组包括所述第一像素电路，所述第二电路组包括所述第二像素电路，至少一个所述第一电路组位于一所述第二电路组靠近所述第一显示区的一侧；

所述第二子显示区包括至少一个第三电路组和至少一个第四电路组，所述第三电路组包括与所述第二区域的所述第二发光元件相对应的所述第二像素电路，所述第四电路组包括所述第二子显示区内的其他所述第二像素电路，至少一个所述第三电路组位于一所述第四电路组靠近所述第二区域的一侧。

7.根据权利要求6所述的显示面板，其特征在于，所述第一像素电路的尺寸等于所述第三电路组中的所述第二像素电路的尺寸；

所述第一像素电路的尺寸等于所述第二电路组中的至少一个所述第二像素电路的尺寸；

所述第三电路组中的所述第二像素电路的尺寸等于所述第四电路组中的至少一个所述第二像素电路的尺寸；

其中，所述第一像素电路的尺寸包括所述第一像素电路所在区域沿所述第一方向的第一边长和沿所述第二方向的第二边长；所述第二像素电路的尺寸包括所述第二像素电路所在区域沿所述第一方向的第三边长和沿所述第二方向的第四边长；若所述第一像素电路对应的所述第一边长和所述第二像素电路对应的所述第三边长相等，且所述第一像素电路对应的所述第二边长和所述第二像素电路对应的所述第四边长相等，则所述第一像素电路和所述第二像素电路的尺寸相等。

8.根据权利要求7所述的显示面板，其特征在于，所述第二电路组包括第一电路分组和第二电路分组，所述第一电路分组和所述第二电路分组中的所述第二像素电路的尺寸不等，且所述第一电路分组位于所述第二电路分组靠近所述第一电路组的一侧；所述第一电路分组中的所述第二像素电路的尺寸等于所述第一像素电路的尺寸；

所述第四电路组包括第三电路分组和第四电路分组，所述第三电路分组和所述第四电路分组中的所述第二像素电路的尺寸不等，且所述第三电路分组位于所述第四电路分组靠近所述第三电路组的一侧；所述第三电路分组中的所述第二像素电路的尺寸等于所述第三电路组中的所述第二像素电路的尺寸。

9.根据权利要求7所述的显示面板，其特征在于，各所述第一像素电路与各所述第二像素电路的尺寸均相等；

所述显示面板还包括多个第一虚拟像素电路，所述第一虚拟像素电路位于所述第一区域和所述第二子显示区内，且所述第一虚拟像素电路在所述显示面板所在平面的正投影与所述第一像素电路和所述第二像素电路在所述显示面板所在平面的正投影均不交叠。

10.根据权利要求9所述的显示面板，其特征在于，所述第一虚拟像素电路位于所述第二电路组远离所述第一电路组的一侧，且位于所述第四电路组远离所述第三电路组的一侧。

11.根据权利要求9所述的显示面板，其特征在于，至少一个所述第一虚拟像素电路位于相邻两个所述第一像素电路和/或所述第二像素电路之间。

12.根据权利要求11所述的显示面板，其特征在于，任意两个沿所述第一方向相邻的所述第一虚拟像素电路之间包括m个实际像素电路；其中，m为自然数；m＞0时，m个所述实际像素电路包括所述第一像素电路和所述第二像素电路中的至少一者；

任意两个沿所述第二方向相邻的所述第一虚拟像素电路之间包括n个所述实际像素电路；其中，n为自然数；n＞0时，n个所述实际像素电路包括所述第一像素电路和所述第二像素电路中的至少一者；

m和n不同时为0。

13.根据权利要求7所述的显示面板，其特征在于，各所述第一像素电路和各所述第二像素电路的尺寸均相等，且分布于所述第二显示区中除所述第二区域以外的区域。

14.根据权利要求5所述的显示面板，其特征在于，所述第二区域内设置有第二虚拟像素电路。

15.根据权利要求5所述的显示面板，其特征在于，沿所述第一显示区指向所述第二区域的方向，位于同一排的所述第一发光元件依次与位于同一排的所述第一像素电路一一对应电连接，位于同一排的所述第二发光元件依次与位于同一排的所述第二像素电路一一对应电连接。

16.根据权利要求15所述的显示面板，其特征在于，所述第一发光元件和对应的所述第一像素电路通过第一连接线电连接；至少部分所述第二发光元件和对应的所述第二像素电路通过第二连接线电连接；

沿所述第一区域指向所述第一显示区的方向，越靠近所述第一显示区的所述第一像素电路所对应的所述第一连接线的长度越长，越靠近所述第一显示区或所述第二区域的所述第二像素电路所对应的所述第二连接线的长度越长。

17.根据权利要求16所述的显示面板，其特征在于，所述第一连接线包括第一连接分部，所述第一连接分部位于所述第一显示区；

至少一条所述第一连接分部为透明走线。

18.根据权利要求1所述的显示面板，其特征在于，所述第一发光元件包括第一阳极，所述第一阳极在所述显示面板所在平面的正投影的形状为圆形。

19.一种显示装置，其特征在于，包括感光元件和权利要求1-18任一项所述的显示面板，所述感光元件与所述第一显示区对应设置。

Images