CN115913150A - 推挽式射频功率放大电路及推挽式射频功率放大器 - Google Patents

Abstract

本发明公开了一种推挽式射频功率放大电路包括第一差分放大晶体管、第二差分放大晶体管、第一巴伦和电容网络；通过将第一巴伦的初级线圈改进为由第一线圈段与第二线圈段相互连接而成的结构，且将电容网络接入在第一线圈段与第二线圈段的连接处，电容网络与第一巴伦共同参与推挽式射频功率放大电路的阻抗匹配，以在实现阻抗匹配目的的同时使得该推挽功率放大系统可以支持更大的带宽；而不需要在第一差分放大晶体管的输出端和第一巴伦的第一输入端之间，以及在第二差分放大晶体管的输出端和和第一巴伦的第二输入端之间分别接入电容；从而在保证推挽式射频功率放大电路的整体性能不变的情况下，还进一步减小了推挽式射频功率放大电路的占用面积。

Description

推挽式射频功率放大电路及推挽式射频功率放大器

技术领域

本发明涉及射频技术领域，尤其涉及一种推挽式射频功率放大电路、推挽式射频功率放大器及射频前端模组。

背景技术

第五代移动通信技术(5G)的关键性能目标是传输速率相比4G大幅提升，5G新技术需要采用频率更高、带宽更大、QAM调制更高阶的射频前端，使其对射频前端的功率放大器的设计提出更严苛的要求。推挽功率放大器因在射频前端中可满足频率更高、带宽更大和QAM调制更高阶的需求，从而得到广泛应用。然而，在设计推挽功率放大器时为了实现阻抗匹配等性能指标，往往会通过增加较多的阻抗匹配元件或者设计更复杂的电路结构来实现，从而导致推挽功率放大器电路结构复杂、占用面积过大，不利于推挽功率放大器的小型化设计。

发明内容

本发明实施例提供一种推挽式射频功率放大电路、推挽式射频功率放大及射频前端模组，解决推挽功率放大电路难以同时兼顾占用面积和性能的问题。

一种推挽式射频功率放大电路，包括第一差分放大晶体管、第二差分放大晶体管、第一巴伦和电容网络；

所述第一巴伦的初级线圈包括第一线圈段和第二线圈段；

所述电容网络的第一端与所述第一线圈段的第二端连接，所述电容网络的第二端与所述第二线圈段的第一端连接；

所述第一差分放大晶体管的输出端耦合至所述第一线圈段的第一端，所述第二差分放大晶体管的输出端耦合至所述第二线圈段的第二端。

进一步地，所述电容网络包括第一电容，所述第一电容的第一端与所述第一线圈段的第二端连接，所述第一电容的第二端与所述第二线圈段的第一端连接。

进一步地，所述电容网络包括串联连接的第一电容和第二电容，所述第一电容的第一端与所述第一线圈段的第二端连接，所述第一电容的第二端与所述第二电容的第一端连接，所述第二电容的第二端与所述第二线圈段的第一端连接。

进一步地，所述第一电容的第二端与接地端相连。

进一步地，还包括共模抑制电路，所述共模抑制电路的一端耦合至所述第一电容和所述第二电容之间，另一端接地。

进一步地，所述共模抑制电路包括第一电阻。

进一步地，所述共模抑制电路包括串联连接的第三电容和第一电感。

进一步地，还包括馈电电源端和去耦电容，所述第一差分放大晶体管的输出端通过第二电感连接至所述馈电电源端，所述第二差分放大晶体管的输出端通过第三电感连接至所述馈电电源端；所述去耦电容的一端连接至所述馈电电源端，另一端接地。

进一步地，所述电容网络的电容值小于可比较的推挽式射频功率放大电路中串联在所述第一差分放大晶体管的输出端与所述初级线圈的第一端之间的隔直电容的电容值，和/或，所述电容网络的电容值小于可比较的推挽式射频功率放大电路中串联在所述第二差分放大晶体管的输出端与所述初级线圈的第二端之间的隔直电容的电容值。

进一步地，所述电容网络的电容值为可比较的推挽式射频功率放大电路中串联在所述第一差分放大晶体管的输出端与所述初级线圈的第一端之间的隔直电容的电容值的二分之一，和/或，所述电容网络的电容值为可比较的推挽式射频功率放大电路中串联在所述第二差分放大晶体管的输出端与所述初级线圈的第二端之间的隔直电容的电容值的二分之一。

进一步地，所述第一差分放大晶体管为BJT管，包括基极、集电极和发射极，所述第一差分放大晶体管的基极接收输入的第一射频输入信号，所述第一差分放大晶体管的集电极耦合至所述第一线圈段的第一端，所述第一差分放大晶体管的发射极接地；所述第二差分放大晶体管为BJT管，包括基极、集电极和发射极，所述第二差分放大晶体管的基极接收输入的第二射频输入信号，所述第二差分放大晶体管的集电极耦合至所述第二线圈段的第二端，所述第二差分放大晶体管的发射极接地。

进一步地，所述第一巴伦的次级线圈的第一端输出放大的第一射频输出信号，次级线圈的第二端输出放大的第二射频输出信号；或者，所述第一巴伦的次级线圈的第一端输出放大的射频输出信号，次级线圈的第二端接地。

进一步地，还包括第一馈电端和第二馈电端，所述第一馈电端连接至所述所述第一线圈段的第一端，所述第二馈电端连接至所述所述第二线圈段的第二端。

一种推挽式射频功率放大器，包括基板、设置在基板上的推挽功率放大器芯片以及设置在基板上的第一巴伦；

所述推挽功率放大器芯片包括第一差分放大晶体管、第二差分放大晶体管和电容网络；

所述第一巴伦的初级线圈包括第一线圈段和第二线圈段；

所述电容网络的第一端与所述第一线圈段的第二端连接，所述电容网络的第二端与所述第二线圈段的第一端连接；

所述第一差分放大晶体管的输出端耦合至所述第一线圈段的第一端，所述第二差分放大晶体管的输出端耦合至所述第二线圈段的第二端。

进一步地，所述电容网络的第一端连接至所述推挽功率放大器芯片的第一焊盘，所述第一焊盘通过引线键合至所述第一线圈段的第二端，所述电容网络的第二端连接至所述推挽功率放大器芯片的第二焊盘，所述第二焊盘通过引线键合至所述第二线圈段的第一端。

进一步地，所述电容网络包括第一电容，所述第一电容的第一端连接至所述推挽功率放大器芯片的第一焊盘，所述第一焊盘通过引线键合至所述第一线圈段的第二端；所述第一电容的第二端连接至所述推挽功率放大器芯片的第二焊盘，所述第二焊盘通过引线键合至所述第二线圈段的第一端。

进一步地，所述电容网络包括串联连接的第一电容和第二电容，所述第一电容的第一端连接至所述推挽功率放大器芯片的第一焊盘，所述第一焊盘通过引线键合至所述第一线圈段的第二端，所述第一电容的第二端与所述第二电容的第一端连接，所述第二电容的第二端连接至所述推挽功率放大器芯片的第二焊盘，所述第二焊盘通过引线键合至所述第二线圈段的第一端。

进一步地，所述第一电容的第二端与接地端相连，或者，所述第一电容的第二端通过共模抑制电路与接地端相连。

进一步地，所述第一差分放大晶体管的输出端连接至所述推挽功率放大器芯片的第三焊盘，所述第三焊盘通过引线键合至所述第一线圈段的第一端，所述第二差分放大晶体管输出端连接至所述推挽功率放大器芯片的第四焊盘，所述第四焊盘通过引线键合至所述第二线圈段的第二端。

一种推挽式射频功率放大器，包括基板、设置在基板上的推挽功率放大器芯片以及设置在基板上的第一巴伦和电容网络；所述推挽功率放大器芯片包括第一差分放大晶体管、第二差分放大晶体；所述第一巴伦的初级线圈包括第一线圈段和第二线圈段；所述电容网络的第一端与所述第一线圈段的第二端连接，所述电容网络的第二端与所述第二线圈段的第一端连接；所述第一差分放大晶体管的输出端耦合至所述第一线圈段的第一端，所述第二差分放大晶体管的输出端耦合至所述第二线圈段的第二端。

进一步地，所述电容网络包括第一电容，所述第一电容的第一端与所述第一线圈段的第二端连接，所述第一电容的第二端与所述第二线圈段的第一端连接。

进一步地，所还包括第四电容，所述第四电容和所述第一电容并联连接。

进一步地，所述电容网络包括串联连接的第一电容和第二电容，所述第一电容的第一端与所述第一线圈段的第二端连接，所述第一电容的第二端与所述第二电容的第一端连接，所述第二电容的第二端与所述第二线圈段的第一端连接。

进一步地，还包括第四电容，所述第四电容与所述第一电容并联连接，或者，所述第四电容与所述第二电容并联连接。

进一步地，所述第一电容、所述第二电容和所述第四电容均为SMD电容。

进一步地，还包括共模抑制电路，所述共模抑制电路的一端耦合至所述第一电容和所述第二电容之间，另一端接地。

一种射频前端模组，其特征在于，包括上述推挽式射频功率放大电路，或者，包括上述推挽式射频功率放大器。

上述推挽式射频功率放大电路，包括第一差分放大晶体管、第二差分放大晶体管、第一巴伦和电容网络；所述第一巴伦的初级线圈包括第一线圈段和第二线圈段；所述电容网络的第一端与所述第一线圈所述第一差分放大晶体管的输出端耦合至所述第一线圈段的第一端，所述第二差分放大晶体管的输出端耦合至所述第二线圈段的第二端；本申请通过将第一巴伦的初级线圈改进为由第一线圈段与第二线圈段相互连接而成的结构，且将电容网络接入在第一线圈段与第二线圈段的连接处，电容网络与第一巴伦共同参与推挽式射频功率放大电路的阻抗匹配，以改善推挽功率放大电路的带宽性能，特别是基波阻抗的带宽性能；且在保证推挽式射频功率放大电路的整体性能的情况下，还进一步减小了推挽式射频功率放大电路的占用面积。

上述推挽式射频功率放大器，包括基板、设置在基板上的推挽功率放大器芯片以及设置在基板上的第一巴伦；所述推挽功率放大器芯片包括第一差分放大晶体管、第二差分放大晶体管和电容网络；所述第一巴伦的初级线圈包括第一线圈段和第二线圈段；所述电容网络的第一端与所述第一线圈段的第二端连接，所述电容网络的第二端与所述第二线圈段的第一端连接；所述第一差分放大晶体管的输出端耦合至所述第一线圈段的第一端，所述第二差分放大晶体管的输出端耦合至所述第二线圈段的第二端；本申请通过将设置在推挽功率放大器芯片上的电容网络接入在设置在基板上的第一巴伦的第一线圈段与第二线圈段的连接处；电容网络与第一巴伦共同参与推挽式射频功率放大电路的阻抗匹配，以改善推挽功率放大电路的带宽性能，特别是基波阻抗的带宽性能；且由于电容网络设置在推挽功率放大器芯片上，从而实现在减小推挽式射频功率放大器的占用面积的同时，还能提高品质因子，以优化射率放频推挽功大电路的整体性能。

上述推挽式射频功率放大器，包括基板、设置在基板上的推挽功率放大器芯片以及设置在基板上的第一巴伦和电容网络；所述推挽功率放大器芯片包括第一差分放大晶体管、第二差分放大晶体；所述第一巴伦的初级线圈包括第一线圈段和第二线圈段；所述电容网络的第一端与所述第一线圈段的第二端连接，所述电容网络的第二端与所述第二线圈段的第一端连接；所述第一差分放大晶体管的输出端耦合至所述第一线圈段的第一端，所述第二差分放大晶体管的输出端耦合至所述第二线圈段的第二端。本申请通过将电容网络直接接入在初级线圈的第一线圈段与第二线圈段之间，而无需在推挽功率放大器芯片上额外设置焊盘和采用引线将电容网络接回至推挽功率放大器芯片，从而可以避免因引线存在所带来的寄生电感的问题，从而优化推挽功率放大器的带宽性能。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例中推挽式射频功率放大电路的一电路示意图；

图2是本发明一实施例中推挽式射频功率放大电路的另一电路示意图；

图3是本发明一实施例中推挽式射频功率放大电路的另一电路示意图；

图4是本发明一实施例中推挽式射频功率放大电路的另一电路示意图；

图5是本发明一实施例中推挽式射频功率放大电路的另一电路示意图；

图6是本发明一实施例中推挽式射频功率放大电路的另一电路示意图；

图7是本发明一实施例中推挽式射频功率放大电路的另一电路示意图；

图8是本发明一实施例中推挽式射频功率放大电路的另一电路示意图；

图9是本发明一实施例中推挽式射频功率放大电路的另一电路示意图；

图10是本发明一实施例中推挽式射频功率放大电路的另一电路示意图；

图11是本发明一实施例中推挽式射频功率放大电路的另一电路示意图；

图12是本发明一实施例中推挽式射频功率放大器的另一电路示意图；

图13是本发明一实施例中推挽式射频功率放大器的另一电路示意图；

图14是本发明一实施例中推挽式射频功率放大器的另一电路示意图；

图15是本发明一实施例中推挽式射频功率放大器的另一电路示意图；

图16是本发明一实施例中推挽式射频功率放大器的另一电路示意图；

图17是本发明一实施例中推挽式射频功率放大器的另一电路示意图；

图18是本发明一实施例中推挽式射频功率放大器的另一电路示意图；

图19是本发明一实施例中推挽式射频功率放大器的另一电路示意图；

图20是本发明一实施例中推挽式射频功率放大器的另一电路示意图；

图21是本发明一实施例中推挽式射频功率放大器的另一电路示意图。

图中：10、第一差分放大晶体管；20、第二差分放大晶体管；30、第一巴伦；50、电容网络；C1、第一电容；C2、第二电容；C2、第三电容；C4、第四电容；L1、第一电感；L2、第二电感；L3、第三电感；R1、第一电阻；VCC1、第一馈电端；VCC2、第二馈电端；100、基板；200、推挽功率放大器芯片；a、第一焊盘；b、第二焊盘；c、第三焊盘；d、第四焊盘。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“与…连接”、“与…相连”、“连接至”或“耦合至”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

本实施例提供一种推挽式射频功率放大电路，如图1所示，包括第一差分放大晶体管10、第二差分放大晶体管20、第一巴伦30和电容网络40。

其中，第一差分放大晶体管10和第二差分放大晶体管20可以为BJT晶体管，也可以为场效应晶体管(FET)等。可选地，第一差分放大晶体管10包括至少一个BJT晶体管(例如，HBT晶体管)或至少一个场效应晶体管。示例性地，第一差分放大晶体管10可以为多个BJT晶体管并联而成。第二差分放大晶体管20包括至少一个BJT晶体管(例如，HBT晶体管)或至少一个场效应晶体管。示例性地，第二差分放大晶体管20可以为多个BJT晶体管并联而成。

在一具体实施例中，第一差分放大晶体管10被配置为放大第一射频输入信号并输出第一射频放大信号(放大后的第一射频输入信号)，第一射频放大信号通过所述第一差分放大晶体管10耦合至第一巴伦30的初级线圈的第一端，第二差分放大晶体管20被配置为放大第二射频输入信号并输出第二射频放大信号(放大后的第二射频输入信号)，第二射频放大信号通过所述第二差分放大晶体管20耦合至第一巴伦30的初级线圈的第二端。其中，第一射频输入信号可以为对应的前级放大电路放大之后输出的射频信号，也可以为将不平衡的输入射频信号进行转换后得到的其中一个平衡的射频信号等。同理，第二射频输入信号也可以为对应的前级放大电路放大之后输出的射频信号，也可以为将不平衡的输入射频信号进行转换后得到的其中一个平衡的射频信号等。

可以理解地，第一差分放大晶体管10和第二差分放大晶体管20可以为推挽式射频功率放大电路中的任一放大级，示例性地，该放大级可以为驱动级、中间级或者输出级中的任一放大级。

在一具体实施例中，推挽式射频功率放大电路还包括前级转换电路(未示出)，例如：前级转换电路可以通过前级转换巴伦实现。前级转换巴伦用于将不平衡的射频输入信号转换为平衡的第一射频输入信号和第二射频输入信号，并将第一射频输入信号输入至第一差分放大晶体管10的输入端，以及将第二射频输入信号输入至第二差分放大晶体管20的输入端。

所述第一巴伦30的初级线圈包括第一线圈段和第二线圈段。所述电容网络40的第一端与所述第一线圈段的第二端连接，所述电容网络40的第二端与所述第二线圈段的第一端连接。所述第一差分放大晶体管10的输出端耦合至所述第一线圈段的第一端，所述第二差分放大晶体管20的输出端耦合至所述第二线圈段的第二端。

在一具体实施例中，所述第一巴伦30的初级线圈的第一线圈段和第二线圈段为可以为分离式设置，第一线圈段和第二线圈段之间通过电容网络40连接，电容网络40与第一巴伦30共同作用参与推挽功率放大电路的阻抗匹配，以改善推挽功率放大电路的的带宽性能，特别是基波阻抗的带宽性能。

在另一具体实施例中，所述第一巴伦30的初级线圈的所述第一线圈段和第二线圈段也可以为非分离式设置，也即第一线圈段与第二线圈段本质上仍是一个完整的线圈，该电容网络40接入到第一巴伦30的该初级线圈中，与第一巴伦30共同作用参与推挽功率放大器的阻抗匹配，以改善推挽功率放大电路的的带宽性能，特别是基波阻抗的带宽性能。

需要说明的是，本实施例对第一巴伦30的次级线圈的具体实现方式不做任何限定，示例性地，第一巴伦30的次级线圈可以为由两个分离式设置的线圈段组成，也可以为由一个完整的线圈组成。

在本实施例中，第一巴伦30可以设置在基板上，也可以与第一差分放大晶体管10和第二差分放大晶体管20集成在同一颗芯片上，还可以单独设置在独立的一颗芯片上(例如：第一差分放大晶体管10和第二差分放大晶体管20设置在第一芯片上，第一巴伦30设置在第二芯片上)，可根据实际需求自定义设定。

在本实施例中，推挽式射频功率放大电路，包括第一差分放大晶体管、第二差分放大晶体管、第一巴伦和电容网络；所述第一巴伦的初级线圈包括第一线圈段和第二线圈段；所述电容网络的第一端与所述第一线圈所述第一差分放大晶体管的输出端耦合至所述第一线圈段的第一端，所述第二差分放大晶体管的输出端耦合至所述第二线圈段的第二端；本申请通过将第一巴伦的初级线圈改进为由第一线圈段与第二线圈段相互连接而成的结构，且将电容网络接入在第一线圈段与第二线圈段的连接处，电容网络与第一巴伦共同参与推挽式射频功率放大电路的阻抗匹配，以改善推挽功率放大电路的的带宽性能，特别是基波阻抗的带宽性能，且在保证推挽式射频功率放大电路的整体性能前提下，还进一步减小了推挽式射频功率放大电路的占用面积。

在一具体实施例中，所述电容网络的电容值小于可比较的推挽式射频功率放大电路中串联在所述第一差分放大晶体管的输出端与所述初级线圈的第一端之间的隔直电容的电容值，和/或，所述电容网络的电容值小于可比较的推挽式射频功率放大电路中串联在所述第二差分放大晶体管的输出端与所述初级线圈的第二端之间的隔直电容的电容值。

其中，可比较的推挽式射频功率放大电路的电路结构与本申请的推挽式射频功率放大电路的电路结构大体相同，区别在于本申请的推挽式射频功率放大电路中的电容网络的第一端与所述第一线圈段的第二端连接，第二端与所述第二线圈段的第一端连接；而可比较的推挽式射频功率放大电路的隔直电容串联在所述第一差分放大晶体管的输出端与所述初级线圈的第一端之间，和隔直电容串联在所述第二差分放大晶体管的输出端与所述初级线圈的第二端之间。

在一具体实施例中，由于本实施例中的推挽式射频功率放大电路的所述电容网络40的接入位置与可比较的推挽式射频功率放大电路中的隔直电容C21/C22(未图示)的接入位置不同，因此，在同样的电路需求下，本实施例中的推挽式射频功率放大电路的所述电容网络40的电容值小于可比较的推挽式射频功率放大电路中串联在所述第一差分放大晶体管的输出端与所述初级线圈的第一端之间的第一隔直电容的电容值，和/或，所述电容网络40的电容值小于可比较的推挽式射频功率放大电路中串联在所述第二差分放大晶体管的输出端与所述初级线圈的第二端之间的第二隔直电容的电容值。

在本实施例中，通过将第一巴伦30的初级线圈改进为由第一线圈段与第二线圈段相互连接而成的结构，以及将电容网40接入在第一线圈段与第二线圈段连接处，而不需要分别在第一差分放大晶体管10的输出端和第一巴伦30的第一输入端之间接入第一隔直电容，以及在第二差分放大晶体管20的输出端和和第一巴伦30的第二输入端之间接入第二隔直电容，即通过在第一巴伦30的初级线圈的第一线圈段与第二线圈段的连接处接入电容网络40即可同时实现第一隔直电容和第二隔直电容的作用，且电容网络40的电容值小于第一隔直电容和/或第二隔直电容的电容值；以在改善推挽功率放大电路的的带宽性能的同时，特别是基波阻抗的带宽性能的同时，进一步减小了推挽式射频功率放大电路的占用面积。

在一具体实施例中，所述电容网络40的电容值为可比较的推挽式射频功率放大电路中串联在所述第一差分放大晶体管的输出端与所述初级线圈的第一端之间的隔直电容的电容值的二分之一，和/或，所述电容网络40的电容值为可比较的推挽式射频功率放大电路中串联在所述第二差分放大晶体管的输出端与所述初级线圈的第二端之间的隔直电容的电容值的二分之一。

更进一步地，因电容网络40的接入位置不同，在同样的电路需求下，电容网络40的电容值仅相当于可比较的推挽式射频功率放大电路中串联在所述第一差分放大晶体管的输出端与所述初级线圈的第一端之间的隔直电容的电容值的二分之一，和/或，所述电容网络40的电容值为可比较的推挽式射频功率放大电路中串联在所述第二差分放大晶体管的输出端与所述初级线圈的第二端之间的隔直电容的电容值的二分之一，因此，改进后电容网络40的占用空间仅相当于两个隔直电容的四分之一，有助于进一步减小推挽式射频功率放大电路的占用面积。

在一具体实施例中，参照下图2所示，所述电容网络40包括第一电容C1，所述第一电容C1的第一端与所述第一线圈段的第二端连接，所述第一电容C1的第二端与所述第二线圈段的第一端连接。

本实施例中，通过将第一巴伦的初级线圈改进为由第一线圈段与第二线圈段相互连接而成的结构，且将第一电容C1接入在第一线圈段与第二线圈段的连接处，第一电容C1与第一巴伦共同参与推挽式射频功率放大电路的阻抗匹配，以改善推挽功率放大电路的的带宽性能，特别是基波阻抗的带宽性能；且在保证推挽式射频功率放大电路的整体性能的情况下，还进一步减小了推挽式射频功率放大电路的占用面积。

在一具体实施例中，参照下图3所示，所述电容网络40包括串联连接的第一电容C1和第二电容C2，所述第一电容C1的第一端与所述第一线圈段的第二端连接，所述第一电容C1的第二端与所述第二电容C2的第一端连接，所述第二电容C2的第二端与所述第二线圈段的第一端连接。

本实施例中，通过将第一巴伦的初级线圈改进为由第一线圈段与第二线圈段相互连接而成的结构，且将第一电容C1和第二电容C2接入在第一线圈段与第二线圈段的连接处，第一电容C1和第二电容C2与第一巴伦共同参与推挽式射频功率放大电路的阻抗匹配，以改善推挽功率放大电路的的带宽性能，特别是基波阻抗的带宽性能。

在一具体实施例中，参照下图4所示，所述第一电容C1的第二端与接地端相连。

本实施例中，通过将第一巴伦的初级线圈改进为由第一线圈段与第二线圈段相互连接而成的结构，且将第一电容C1和第二电容C2接入在第一线圈段与第二线圈段的连接处，第一电容C1和第二电容C2与第一巴伦共同参与推挽式射频功率放大电路的阻抗匹配，且第一电容C1和第二电容C2之间形成共模抑制点与接地端相连,即将所述第一电容C1的第二端与接地端相连，从而有利于改善推挽式射频功率放大电路的共模抑制比。

在一具体实施例中，参照下图5所示，还包括共模抑制电路50，所述共模抑制电路50的一端耦合至所述第一电容和所述第二电容之间，另一端接地。

在一具体实施例中，参照下图6所示，所述共模抑制电路50包括第一电阻R1。

在一具体实施例中，通过在第一电容C1和第二电容C2的连接节点和接地端之间接入共模抑制电路50，该共模抑制电路50与第一电容C1和第二电容C2共同作用，从而可进一步改善改善推挽式射频功率放大电路的共模抑制比。其中，共模抑制电路50可以为由电阻、电容、电感或者其任何串并联组成的电路结构。

在一具体实施例中，参照下图7所示，所述共模抑制电路包括串联连接的第三电容C3和第一电感L1。其中，可以将第三电容C3和第一电感L1的频率点谐振在某一阶谐波的谐振频率点上(比如：二阶谐波)，从而实现在改善推挽式射频功率放大电路的共模抑制比的同时，还能提高推挽式射频功率放大电路的谐波抑制能力。

在一具体实施例中，参照下图8所示，还包括馈电电源端VCC和去耦电容C13，所述第一差分放大晶体管10的输出端通过第二电感L2连接至所述馈电电源端VCC，所述第二差分放大晶体管20的输出端通过第三电感L3连接至所述馈电电源端VCC；所述去耦电容C13的一端连接至所述馈电电源端VCC，另一端接地。

其中，馈电电源端VCC为与馈电电源连接的端口。馈电电源提供的馈电信号通过馈电电源端VCC传输至第一差分放大晶体管10的输出端和第二差分放大晶体管20的输出端，以保证第一差分放大晶体管10和第二差分放大晶体管20可正常工作。所述第一差分放大晶体管10的输出端连接至所述推挽功率放大器芯片100的第三焊盘c，所述第二差分放大晶体管20的输出端连接至所述推挽功率放大器芯片100的第四焊盘d，以实现给第一差分放大晶体管10和第二差分放大晶体管20馈电。

进一步地，还包括去耦电容C12，所述去耦电容C12的一端连接至所述馈电电源端VCC，另一端接地。

进一步地，为了进一步保证馈电电源端VCC提供至第一差分放大晶体管10和第二差分放大晶体管20的馈电信号的稳定性，本申请通过接入一个去耦电容C12，将去耦电容C12的一端连接至所述馈电电源端VCC，另一端接地。本申请采用一个馈电电源端VCC即可实现提供馈电信号至第一差分放大晶体管10和第二差分放大晶体管20，以及通过将去耦电容C12连接至所述馈电电源端VCC，以实现通过一个耦电容C12即可保证提供至第一差分放大晶体管10和第二差分放大晶体管20的馈电信号的稳定性，从而在保证射频前端模组的整体性能不变的情况下，还进一步减小了射频前端模组的占用面积。

在一具体实施例中，参照下图9所示，所述第一差分放大晶体管10为BJT管，包括基极、集电极和发射极，所述第一差分放大晶体管10的基极接收输入的第一射频输入信号，所述第一差分放大晶体管的集电极耦合至所述第一线圈段的第一端，所述第一差分放大晶体管的发射极接地。

具体地，第一射频输入信号输入至第一差分放大晶体管10的基极，经过第一差分放大晶体管10进行放大处理后，从第一差分放大晶体管10的集电极输出第一射频放大信号至所述第一线圈段的第一端。

所述第二差分放大晶体管为BJT管，包括基极、集电极和发射极，所述第二差分放大晶体管的基极接收输入的第二射频输入信号，所述第二差分放大晶体管的集电极耦合至所述第一线圈段的第二端，所述第二差分放大晶体管的发射极接地。

具体地，第二射频输入信号输入至第二差分放大晶体管20的基极，经过第二差分放大晶体管20进行放大处理后，从第二差分放大晶体管20的集电极输出第二射频放大信号至所述第二线圈段的第二端。

进一步地，第一巴伦30在接收到第一射频放大信号和第二射频放大信号之后，对该第一射频放大信号和第二射频放大信号进行转换处理，并将转换处理后的第一射频放大信号和第二射频放大信号输入至后级电路。

在一具体实施例中，所述第一巴伦的次级线圈的第一端输出放大的第一射频输出信号，次级线圈的第二端输出放大的第二射频输出信号；或者，所述第一巴伦的次级线圈的第一端输出放大的射频输出信号，次级线圈的第二端接地。

参照下图1所示，第一巴伦30的次级线圈的第一端输出放大的第一射频输出信号至后级电路，次级线圈的第二端输出放大的第二射频输出信号至后级电路。或者，所述第一巴伦30的次级线圈的第一端输出放大的射频输出信号，次级线圈的第二端接地。

在一具体实施例中，参照下图11所示，推挽式射频功率放大电路还包括第一馈电端VCC1和第二馈电端VCC2，所述第一馈电端VCC1连接至所述第一线圈段的第一端，所述第二馈电端VCC2连接至所述第二线圈段的第二端。

其中，第一馈电端VCC1为与第一馈电电源连接的端口。第一馈电电源提供的馈电信号通过第一馈电端VCC1传输至所述第一线圈段的第一端，以保证第一差分放大晶体管10可正常工作。第二馈电端VCC2为与第二馈电电源连接的端口。第二馈电电源提供的馈电信号通过第二馈电端VCC2传输至所述第二线圈段的第二端，以保证第二差分放大晶体管20可正常工作。第一馈电电源和第二馈电电源可以为相同的馈电电源，也可以为不同的馈电电源。

在一具体实施例中，第一馈电端VCC1可以通过第一馈电电感(未示出)耦合至所述第一线圈段的第一端；第二馈电端VCC2可以通过第二馈电电感(未示出)耦合至第二线圈段的第二端。或者，第一馈电端VCC1可以通过第一传输线(未示出)耦合至所述第一线圈段的第一端；第二馈电端VCC2可以通过第二传输线(未示出)耦合至第二线圈段的第二端。由于本实施例中的第一馈电电源端和第二馈电电源端所提供的直流信号不需要经过第一巴伦30中的线圈，第一巴伦30中的线圈没有直流信号经过，相比较于通过第一巴伦30将馈电电源提供的馈电信号传输至第一差分放大晶体管10和第二差分放大晶体管20，本实施例中的第一巴伦30的线圈的宽度可以设计得更窄，以进一步减小推挽式射频功率放大电路的占用面积。

参照下图12所示，本申请还提供一种推挽式射频功率放大器，包括基板100、设置在基板上的推挽功率放大器芯片200以及设置在基板上的第一巴伦30。

所述推挽功率放大器芯片200包括第一差分放大晶体管10、第二差分放大晶体管20和电容网络40。所述第一巴伦30的初级线圈包括第一线圈段和第二线圈段。所述电容网络40的第一端与所述第一线圈段的第二端连接，所述电容网络的第二端与所述第二线圈段的第一端连接；所述第一差分放大晶体管10的输出端耦合至所述第一线圈段的第一端，所述第二差分放大晶体管20的输出端耦合至所述第二线圈段的第二端。

本实施例通过将第一巴伦30的初级线圈改进为由第一线圈段与第二线圈段相互连接而成的结构，以及将设置在推挽功率放大器芯片上的电容网络40接入在第一线圈段与第二线圈段连接处，而不需要分别在第一差分放大晶体管10的输出端和第一巴伦30的第一输入端之间接入第一隔直电容，以及在第二差分放大晶体管20的输出端和和第一巴伦30的第二输入端之间接入第二隔直电容，即通过将设置在推挽功率放大器芯片上的电容网络40接入在第一线圈段与第二线圈段连接处，不但可以同时实现第一隔直电容和第二隔直电容的作用，电容网络40与第一巴伦30共同参与推挽式射频功率放大电路的阻抗匹配，以改善推挽功率放大电路的的带宽性能，特别是基波阻抗的带宽性能；且由于电容网络40设置在推挽功率放大器芯片上，从而实现在减小推挽式射频功率放大器的占用面积的同时，还能提高品质因子，以优化推挽式射频功率功大器的整体性能。

可以理解地，因本实施例中的推挽式射频功率放大器的电容网络40的接入位置不同，在同样的电路需求下，电容网络40的电容值仅相当于隔直电容的一半，因此，改进后电容网络40的占用空间仅相当于两个隔直电容的四分之一，有助于进一步减小推挽式射频功率放大电路的占用面积。

在一个实施例中，所述电容网络40的第一端连接至所述推挽功率放大器芯片的第一焊盘a，所述第一焊盘a通过引线键合至所述第一线圈段的第二端，所述电容网络40的第二端连接至所述推挽功率放大器芯片的第二焊盘b，所述第二焊盘b通过引线键合至所述第二线圈段的第一端。

在一具体实施例中，为了实现将设置在推挽功率放大器芯片200上的电容网络40与设置在基板上的第一巴伦30的电连接，可采用引线键合的连接方式进行连接。具体地，本申请通过在所述推挽功率放大器芯片200上设置第一焊盘a和第二焊盘b,以及将所述电容网络40的第一端连接至所述推挽功率放大器芯片的第一焊盘a，所述第一焊盘a通过引线键合至所述第一线圈段的第二端，其中，所述第一焊盘a可通过一条或者多条引线键合至所述第一线圈段的第二端。所述电容网络40的第二端连接至所述推挽功率放大器芯片200的第二焊盘b,所述第二焊盘b通过引线键合至所述第二线圈段的第一端；其中，所述第二焊盘b可通过一条或者多条引线键合至所述第二线圈段的第一端，从而将设置在推挽功率放大器芯片上的电容网络40接入在第一线圈段L1与第二线圈段L2连接处；实现设置在推挽功率放大器芯片200上的电容网络40与设置在基板上的第一巴伦30的第一线圈段和第二线圈段之间的电连接。

参照下图13所示，所述电容网络40包括第一电容C1，所述第一电容C1的第一端连接至所述推挽功率放大器芯片的第一焊盘a，所述第一焊盘a通过引线键合至所述第一线圈段的第二端；所述第一电容C1的第二端连接至所述推挽功率放大器芯片的第二焊盘b，所述第二焊盘b通过引线键合至所述第二线圈段的第一端。

本实施例中，通过将第一巴伦的初级线圈改进为由第一线圈段与第二线圈段相互连接而成的结构，且将第一电容C1接入在第一线圈段与第二线圈段的连接处，第一电容C1与第一巴伦共同参与推挽式射频功率放大电路的阻抗匹配，以改善推挽功率放大电路的的带宽性能，特别是基波阻抗的带宽性能，且在保证推挽式射频功率放大电路的整体性能的情况下，还进一步减小了推挽式射频功率放大电路的占用面积。

参照下图14所示，所述电容网络40包括串联连接的第一电容C1和第二电容C2，所述第一电容C1的第一端连接至所述推挽功率放大器芯片的第一焊盘a，所述第一焊盘a通过引线键合至所述第一线圈段的第二端，所述第一电容C1的第二端与所述第二电容C2的第一端连接，所述第二电容C2的第二端连接至所述推挽功率放大器芯片的第二焊盘b，所述第二焊盘b通过引线键合至所述第二线圈段的第一端。

本实施例中，通过将第一巴伦的初级线圈改进为由第一线圈段与第二线圈段相互连接而成的结构，且将第一电容C1和第二电容C2接入在第一线圈段与第二线圈段的连接处，第一电容C1和第二电容C2与第一巴伦共同参与推挽式射频功率放大电路的阻抗匹配，以改善推挽功率放大电路的的带宽性能，特别是基波阻抗的带宽性能；且第一电容C11和第二电容C2之间形成共模抑制点,从而有利于改善推挽式射频功率放大电路的共模抑制比。

参照下图15所示，所述第一差分放大晶体管的输出端连接至所述推挽功率放大器芯片的第三焊盘，所述第三焊盘通过引线键合至所述第一线圈段的第一端，所述第二差分放大晶体管输出端连接至所述推挽功率放大器芯片的第四焊盘，所述第四焊盘通过引线键合至所述第二线圈段的第二端。

在一具体实施例中，为了实现设置在推挽功率放大器芯片200上的第一差分放大晶体管10和第二差分放大晶体管20与设置在基板上的第一巴伦30的电连接，可采用引线键合的连接方式进行连接。本申请通过在所述推挽功率放大器芯片200上设置第三焊盘c和第四焊盘d,以及将所述第一差分放大晶体管10的输出端连接至所述推挽功率放大器芯片200的第三焊盘c，所述第三焊盘c通过引线键合至所述第一线圈段的第一端，其中，所述第三焊盘c可通过一条或者多条引线键合至所述第一线圈段的第一端。所述第二差分放大晶体管20输出端连接至所述推挽功率放大器芯片200的第四焊盘d，所述第四焊盘d通过引线键合至所述第二线圈段的第二端，其中，所述第四焊盘dc可通过一条或者多条引线键合至所述第二线圈段的第二端；从而实现将设置在推挽功率放大器芯片上的第一差分放大晶体管10和第二差分放大晶体管20与设置在基板上的第一巴伦30之间的电连接。

进一步地，所述第一电容C1的第二端与接地端相连，或者，所述第一电容C1的第二端通过共模抑制电路50与接地端相连。在一具体实施例中，通过将所述第一电容C1的第二端与接地端相连。或者将第一电容C1的第二端通过共模抑制电路50与接地端相连，该共模抑制电路50与第一电容C1和第二电容C2共同作用，从而可进一步改善改善推挽式射频功率放大电路的共模抑制比。其中，共模抑制电路50可以为由电阻、电容、电感或者其任何串并联组成的电路结构。

参照下图16所示，本申请还提供一种推挽式射频功率放大器，包括基板100、设置在基板100上的推挽功率放大器芯片200以及设置在基板100上的第一巴伦30和电容网络40；所述推挽功率放大器芯片200包括第一差分放大晶体管10、第二差分放大晶体管20；所述第一巴伦30的初级线圈包括第一线圈段和第二线圈段；所述电容网络40的第一端与所述第一线圈段的第二端连接，所述电容网络40的第二端与所述第二线圈段的第一端连接；所述第一差分放大晶体管10的输出端耦合至所述第一线圈段的第一端，所述第二差分放大晶体管20的输出端耦合至所述第二线圈段的第二端。

本实施例通过将第一巴伦30的初级线圈改进为由第一线圈段与第二线圈段相互连接而成的结构，以及将电容网络40接入在第一线圈段与第二线圈段连接处，而不需要分别在第一差分放大晶体管10的输出端和第一巴伦30的第一输入端之间接入电容，以及在第二差分放大晶体管20的输出端和和第一巴伦30的第二输入端之间接入电容，即通过将设置在推挽功率放大器芯片上的电容网络40接入在第一线圈段与第二线圈段连接处，电容网络40与第一巴伦30共同参与推挽式射频功率放大器的阻抗匹配，以改善推挽式射频功率放大器的带宽性能，特别是基波阻抗的带宽性能。

可以理解地，因本实施例中的推挽式射频功率放大器的电容网络40的接入位置不同，在同样的电路需求下，电容网络40的电容值仅相当于一个隔直电容的一半，因此，改进后电容网络40的占用空间仅相当于两个隔直电容的四分之一，有助于进一步减小推挽式射频功率放大电路的占用面积。

本实施例通过将电容网络40直接接入在初级线圈的第一线圈段与第二线圈段之间，而无需在推挽功率放大器芯片200上额外设置焊盘和无线采用引线将电容网络40接回至推挽功率放大器芯片，从而可以避免因存在引线存在所带来的寄生电感问题，从而优化推挽功率放大器的带宽性能。

参照下图16所示，所述电容网络包括第一电容C1，所述第一电容C1的第一端与所述第一线圈段的第二端连接，所述第一电容C1的第二端与所述第二线圈段的第一端连接。

参照下图17所示，进一步地，还包括第四电容C4，所述第四电容C4和所述第一电容C1并联连接。

本实施例通过将第四电容C4第一电容C1并联连接后接入在初级线圈的第一线圈段与第二线圈段之间，第四电容C4第一电容C1与第一巴伦30共同参与推挽式射频功率放大电路的阻抗匹配，以改善推挽功率放大电路的的带宽性能，特别是基波阻抗的带宽性能。

需要说明的是，本实施例是以包括第四电容C4第一电容C1作为示例性说明，但并不排除包括更多电容以并联的方式进行连接后再接入在初级线圈的第一线圈段与第二线圈段之间的具体实施方式。

优选地，所述第四电容C4和第一电容C1均为SMD电容。本实施例通过将设置在基板100上的第四电容C4和第一电容C1采用SMD的形式进行封装,并进行相互并联后接入在初级线圈的第一线圈段与第二线圈段之间。相比较于将电容设置在推挽功率放大器芯片，本申请通过采用SMD的形式对第四电容C4和第一电容C1进行封装并联后，再接入至初级线圈的第一线圈段与第二线圈段之间，而无需在推挽功率放大器芯片上额外设置焊盘和采用引线将电容网络接回至推挽功率放大器芯片，从而可以避免因引线存在所带来的寄生电感的问题，从而优化推挽功率放大器的带宽性能。

参照下图18所示，所述电容网络包括串联连接的第一电容C1和第二电容C2，所述第一电容C1的第一端与所述第一线圈段的第二端连接，所述第一电容C1的第二端与所述第二电容C2的第一端连接，所述第二电容C2的第二端与所述第二线圈段的第一端连接。

本实施例中，通过将第一巴伦的初级线圈改进为由第一线圈段与第二线圈段相互连接而成的结构，且将第一电容C1和第二电容C2接入在第一线圈段与第二线圈段的连接处，第一电容C1和第二电容C2与第一巴伦共同参与推挽式射频功率放大电路的阻抗匹配，以改善推挽功率放大电路的的带宽性能，特别是基波阻抗的带宽性能。

在一具体实施例中，所述第一电容C1和所述第二电容C2的连接节点与接地端相连。本实施例中，通过将第一巴伦的初级线圈改进为由第一线圈段与第二线圈段相互连接而成的结构，且将第一电容C1和第二电容C2接入在第一线圈段与第二线圈段的连接处，第一电容C1和第二电容C2与第一巴伦共同参与推挽式射频功率放大电路的阻抗匹配，且第一电容C1和第二电容C2之间形成共模抑制点与接地端相连,从而有利于改善推挽式射频功率放大电路的共模抑制比。

参照下图19所示，在一具体实施例中，还包括共模抑制电路50，所述共模抑制电路50的一端耦合至所述第一电容和所述第二电容之间，另一端接地。

参照下图20所示，进一步地，在一具体实施例中，所述共模抑制电路50包括第一电阻R1。

进一步地，在一具体实施例中，通过在第一电容C1和第二电容C2的连接节点和接地端之间接入共模抑制电路50，该共模抑制电路50与第一电容C1和第二电容C2共同作用，从而可进一步改善改善推挽式射频功率放大电路的共模抑制比。其中，共模抑制电路50可以为由电阻、电容、电感或者其任何串并联组成的电路结构。

参照下图21所示，在一具体实施例中，所述共模抑制电路包括串联连接的第三电容C3和第一电感L1。其中，可以将第三电容C3和第一电感L1的频率点谐振在某一阶谐波的谐振频率点上(比如：二阶谐波)，从而实现在改善推挽式射频功率放大电路的共模抑制比的同时，还能提高推挽式射频功率放大电路的谐波抑制能力。

在一具体实施例中，还包括第四电容C4和第五电容C5，所述第四电容C4与所述第一电容C1并联连接，所述第五电容C5与所述第二电容C2并联连接。所述第一电容C1、所述第二电容C2、所述第四电容C4和所述第五电容C5均为SMD电容。

本实施例还提供一种射频前端模组，包括上述任一实施例中的推挽式射频功率放大电路，或者，包括上述任一实施例中的推挽式射频功率放大器。

一种射频前端模组，包括上述推挽式射频功率放大电路，推挽式射频功率放大电路包括第一差分放大晶体管、第二差分放大晶体管、第一巴伦和电容网络；所述第一巴伦的初级线圈包括第一线圈段和第二线圈段；所述电容网络的第一端与所述第一线圈所述第一差分放大晶体管的输出端耦合至所述第一线圈段的第一端，所述第二差分放大晶体管的输出端耦合至所述第二线圈段的第二端；本申请通过将第一巴伦的初级线圈改进为由第一线圈段与第二线圈段相互连接而成的结构，且将电容网络接入在第一线圈段与第二线圈段的连接处，电容网络与第一巴伦共同参与推挽式射频功率放大电路的阻抗匹配，以改善推挽功率放大电路的的带宽性能，特别是基波阻抗的带宽性能；且在保证推挽式射频功率放大电路的整体性能的情况下，还进一步减小了推挽式射频功率放大电路的占用面积。

一种射频前端模组，包括推挽式射频功率放大器，推挽式射频功率放大器包括基板、设置在基板上的推挽功率放大器芯片以及设置在基板上的第一巴伦；所述推挽功率放大器芯片包括第一差分放大晶体管、第二差分放大晶体管和电容网络；所述第一巴伦的初级线圈包括第一线圈段和第二线圈段；所述电容网络的第一端与所述第一线圈段的第二端连接，所述电容网络的第二端与所述第二线圈段的第一端连接；所述第一差分放大晶体管的输出端耦合至所述第一线圈段的第一端，所述第二差分放大晶体管的输出端耦合至所述第二线圈段的第二端；本申请通过将设置在推挽功率放大器芯片上的电容网络接入在设置在基板上的第一巴伦的第一线圈段与第二线圈段的连接处；电容网络与第一巴伦共同参与推挽式射频功率放大电路的阻抗匹配，以改善推挽功率放大电路的的带宽性能，特别是基波阻抗的带宽性能，且由于电容网络设置在推挽功率放大器芯片上，从而实现在减小推挽式射频功率放大器的占用面积的同时，还能提高推挽式射频功率放大器的品质因子，以优化射频推挽功率功大电路的整体性能。

在一个实施例中，上述推挽功率放大器芯片可以为采用GaAs或GaN等工艺制造的芯片。

可以理解地，本发明实施例中采用引线键合的连接方式中，均可以采用一条或者多条引线键合的方式进行连接，在此不再赘述。

以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (27)

1.一种推挽式射频功率放大电路，其特征在于，包括第一差分放大晶体管、第二差分放大晶体管、第一巴伦和电容网络；

所述第一巴伦的初级线圈包括第一线圈段和第二线圈段；

所述电容网络的第一端与所述第一线圈段的第二端连接，所述电容网络的第二端与所述第二线圈段的第一端连接；

所述第一差分放大晶体管的输出端耦合至所述第一线圈段的第一端，所述第二差分放大晶体管的输出端耦合至所述第二线圈段的第二端。

2.如权利要求1所述的推挽式射频功率放大电路，其特征在于，所述电容网络包括第一电容，所述第一电容的第一端与所述第一线圈段的第二端连接，所述第一电容的第二端与所述第二线圈段的第一端连接。

3.如权利要求1所述的推挽式射频功率放大电路，其特征在于，所述电容网络包括串联连接的第一电容和第二电容，所述第一电容的第一端与所述第一线圈段的第二端连接，所述第一电容的第二端与所述第二电容的第一端连接，所述第二电容的第二端与所述第二线圈段的第一端连接。

4.如权利要求3所述的推挽式射频功率放大电路，其特征在于，所述第一电容的第二端与接地端相连。

5.如权利要求3所述的推挽式射频功率放大电路，其特征在于，还包括共模抑制电路，所述共模抑制电路的一端耦合至所述第一电容和所述第二电容之间，另一端接地。

6.如权利要求5所述的推挽式射频功率放大电路，其特征在于，所述共模抑制电路包括第一电阻。

7.如权利要求5所述的推挽式射频功率放大电路，其特征在于，所述共模抑制电路包括串联连接的第三电容和第一电感。

8.如权利要求4所述的推挽式射频功率放大电路，其特征在于，还包括馈电电源端和去耦电容，所述第一差分放大晶体管的输出端通过第二电感连接至所述馈电电源端，所述第二差分放大晶体管的输出端通过第三电感连接至所述馈电电源端；所述去耦电容的一端连接至所述馈电电源端，另一端接地。

9.如权利要求1所述的推挽式射频功率放大电路，其特征在于，所述电容网络的电容值小于可比较的推挽式射频功率放大电路中串联在所述第一差分放大晶体管的输出端与所述初级线圈的第一端之间的隔直电容的电容值，和/或，所述电容网络的电容值小于可比较的推挽式射频功率放大电路中串联在所述第二差分放大晶体管的输出端与所述初级线圈的第二端之间的隔直电容的电容值。

10.如权利要求1所述的推挽式射频功率放大电路，其特征在于，所述电容网络的电容值为可比较的推挽式射频功率放大电路中串联在所述第一差分放大晶体管的输出端与所述初级线圈的第一端之间的隔直电容的电容值的二分之一，和/或，所述电容网络的电容值为可比较的推挽式射频功率放大电路中串联在所述第二差分放大晶体管的输出端与所述初级线圈的第二端之间的隔直电容的电容值的二分之一。

11.如权利要求1所述的推挽式射频功率放大电路，其特征在于，所述第一差分放大晶体管为BJT管，包括基极、集电极和发射极，所述第一差分放大晶体管的基极接收输入的第一射频输入信号，所述第一差分放大晶体管的集电极耦合至所述第一线圈段的第一端，所述第一差分放大晶体管的发射极接地；所述第二差分放大晶体管为BJT管，包括基极、集电极和发射极，所述第二差分放大晶体管的基极接收输入的第二射频输入信号，所述第二差分放大晶体管的集电极耦合至所述第二线圈段的第二端，所述第二差分放大晶体管的发射极接地。

12.如权利要求1所述的推挽式射频功率放大电路，其特征在于，所述第一巴伦的次级线圈的第一端输出放大的第一射频输出信号，次级线圈的第二端输出放大的第二射频输出信号；或者，所述第一巴伦的次级线圈的第一端输出放大的射频输出信号，次级线圈的第二端接地。

13.如权利要求1所述的推挽式射频功率放大电路，其特征在于，还包括第一馈电端和第二馈电端，所述第一馈电端连接至所述所述第一线圈段的第一端，所述第二馈电端连接至所述所述第二线圈段的第二端。

14.一种推挽式射频功率放大器，包括基板、设置在基板上的推挽功率放大器芯片以及设置在基板上的第一巴伦；所述推挽功率放大器芯片包括第一差分放大晶体管、第二差分放大晶体管和电容网络；所述第一巴伦的初级线圈包括第一线圈段和第二线圈段；所述电容网络的第一端与所述第一线圈段的第二端连接，所述电容网络的第二端与所述第二线圈段的第一端连接；

所述第一差分放大晶体管的输出端耦合至所述第一线圈段的第一端，所述第二差分放大晶体管的输出端耦合至所述第二线圈段的第二端。

15.如权利要求14所述的推挽式射频功率放大器，其特征在于，所述电容网络的第一端连接至所述推挽功率放大器芯片的第一焊盘，所述第一焊盘通过引线键合至所述第一线圈段的第二端，所述电容网络的第二端连接至所述推挽功率放大器芯片的第二焊盘，所述第二焊盘通过引线键合至所述第二线圈段的第一端。

16.如权利要求15所述的推挽式射频功率放大器，其特征在于，所述电容网络包括第一电容，所述第一电容的第一端连接至所述推挽功率放大器芯片的第一焊盘，所述第一焊盘通过引线键合至所述第一线圈段的第二端；所述第一电容的第二端连接至所述推挽功率放大器芯片的第二焊盘，所述第二焊盘通过引线键合至所述第二线圈段的第一端。

17.如权利要求15所述的推挽式射频功率放大器，其特征在于，所述电容网络包括串联连接的第一电容和第二电容，所述第一电容的第一端连接至所述推挽功率放大器芯片的第一焊盘，所述第一焊盘通过引线键合至所述第一线圈段的第二端，所述第一电容的第二端与所述第二电容的第一端连接，所述第二电容的第二端连接至所述推挽功率放大器芯片的第二焊盘，所述第二焊盘通过引线键合至所述第二线圈段的第一端。

18.如权利要求17所述的推挽式射频功率放大器，其特征在于，所述第一电容的第二端与接地端相连，或者，所述第一电容的第二端通过共模抑制电路与接地端相连。

19.如权利要求14所述的推挽式射频功率放大器，其特征在于，所述第一差分放大晶体管的输出端连接至所述推挽功率放大器芯片的第三焊盘，所述第三焊盘通过引线键合至所述第一线圈段的第一端，所述第二差分放大晶体管输出端连接至所述推挽功率放大器芯片的第四焊盘，所述第四焊盘通过引线键合至所述第二线圈段的第二端。

20.一种推挽式射频功率放大器，包括基板、设置在基板上的推挽功率放大器芯片以及设置在基板上的第一巴伦和电容网络；所述推挽功率放大器芯片包括第一差分放大晶体管、第二差分放大晶体；所述第一巴伦的初级线圈包括第一线圈段和第二线圈段；所述电容网络的第一端与所述第一线圈段的第二端连接，所述电容网络的第二端与所述第二线圈段的第一端连接；所述第一差分放大晶体管的输出端耦合至所述第一线圈段的第一端，所述第二差分放大晶体管的输出端耦合至所述第二线圈段的第二端。

21.如权利要求20所述的推挽式射频功率放大器，其特征在于，所述电容网络包括第一电容，所述第一电容的第一端与所述第一线圈段的第二端连接，所述第一电容的第二端与所述第二线圈段的第一端连接。

22.如权利要求21所述的推挽式射频功率放大器，其特征在于，还包括第四电容，所述第四电容和所述第一电容并联连接。

23.如权利要求20所述的推挽式射频功率放大器，其特征在于，所述电容网络包括串联连接的第一电容和第二电容，所述第一电容的第一端与所述第一线圈段的第二端连接，所述第一电容的第二端与所述第二电容的第一端连接，所述第二电容的第二端与所述第二线圈段的第一端连接。

24.如权利要求23所述的推挽式射频功率放大器，其特征在于，还包括第四电容，所述第四电容与所述第一电容并联连接，或者，所述第四电容与所述第二电容并联连接。

25.如权利要求24所述的推挽式射频功率放大器，其特征在于，所述第一电容、所述第二电容和所述第四电容均为SMD电容。

26.如权利要求23所述的推挽式射频功率放大器，其特征在于，还包括共模抑制电路，所述共模抑制电路的一端耦合至所述第一电容和所述第二电容之间，另一端接地。

27.一种射频前端模组，其特征在于，包括如权利要求1-13任一项所述的推挽式射频功率放大电路，或者，包括如权利要求14-26任一项所述的推挽式射频功率放大器。

Images