CN115910984A - 半导体封装体及其制造方法 - Google Patents

半导体封装体及其制造方法 Download PDF

Info

Publication number
CN115910984A
CN115910984A CN202211196360.4A CN202211196360A CN115910984A CN 115910984 A CN115910984 A CN 115910984A CN 202211196360 A CN202211196360 A CN 202211196360A CN 115910984 A CN115910984 A CN 115910984A
Authority
CN
China
Prior art keywords
leads
gap
lead
row
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211196360.4A
Other languages
English (en)
Inventor
P·A·卡洛
T·贝默尔
J·M·戈阿
E·迈尔斯
郑伟文
S·马海因尔
M·丁克尔
A·皮勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN115910984A publication Critical patent/CN115910984A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种半导体封装体包括引线框架，所述引线框架包括裸片焊盘和第一排引线，其中，所述第一排引线中的至少一个引线通过间隙与所述裸片焊盘物理上分离。所述半导体封装体还包括布置在引线框架上的半导体部件。所述半导体封装体还包括包封引线框架和半导体部件的包封材料，其中，包封材料包括布置在半导体封装体的底表面处的底表面、顶表面和从底表面延伸到顶表面的侧表面。所述第一排引线中的至少一个引线的侧表面与所述包封材料的侧表面齐平。所述至少一个引线的齐平的侧表面被电镀金属涂层覆盖。

Description

半导体封装体及其制造方法
技术领域
本公开涉及半导体封装体。此外，本公开涉及用于制造半导体封装体的方法。
背景技术
在半导体封装体中，半导体器件的一个或多个部件可以由包封材料包封，用于保护部件不受外部影响，例如湿气或机械冲击。当制造半导体封装体时，可执行多个方法操作，其中，制造工艺的每一额外操作可导致复杂性及成本增加。半导体封装体的制造商和开发商一直在努力改进其产品。特别地，可能需要提供具有数量减少的所需方法操作的制造方法，以便提供成本高效的半导体封装体。
发明内容
本发明的一个方面涉及一种方法。所述方法包括提供引线框架条，其中，所述引线框架条包括多个引线框架。所述多个引线框架中的每个引线框架均包括裸片焊盘和布置在裸片焊盘的第一侧处的第一排引线。所述第一排引线中的至少一个引线通过间隙与所述裸片焊盘物理上分离。所述方法还包括将半导体部件布置在引线框架上。所述方法还包括用包封材料包封引线框架和半导体部件。所述方法还包括在包封材料中形成第一间隙，其中，第一间隙在垂直于引线框架条的主表面的方向上延伸穿过包封材料。在形成第一间隙之后，第一排引线中的引线至少部分地从包封材料暴露。所述方法还包括基于电镀工艺在暴露的引线上形成金属涂层。所述方法还包括在包封材料中形成第二间隙，其中，第二间隙与第一间隙相交，并且在垂直于引线框架条的主表面的方向上延伸穿过包封材料。
本发明的一个方面涉及一种半导体封装体。所述半导体封装体包括引线框架，所述引线框架包括裸片焊盘和第一排引线，其中，所述第一排引线中的至少一个引线通过间隙与裸片焊盘物理上分离。所述半导体封装体还包括布置在引线框架上的半导体部件。所述半导体封装体还包括包封引线框架和半导体部件的包封材料。所述包封材料包括布置在半导体封装体的底表面处的底表面、顶表面以及从底表面延伸到顶表面的侧表面。第一排引线中的至少一个引线的侧表面与包封材料的侧表面齐平。所述至少一个引线的齐平的侧表面由电镀金属涂层覆盖。
附图说明
所包括的附图用以提供对各方面的进一步理解。附图示出了各方面，并且与描述一起用于解释各方面的原理。通过参考下面的详细描述，可以更好地理解其它方面和各个方面的许多预期优点。附图的元件不一定相对于彼此成比例。相同或相似的附图标记可以表示相应的类似部分。
图1示意性地示出了根据本公开的半导体封装体的透视图。
图2示意性地示出了根据本公开的安装在印刷电路板上的半导体封装体的侧剖视图。
图3示出了根据本公开的用于制造半导体封装体的方法的流程图。
图4A至图4C示意性地示出了根据本公开的用于制造半导体封装体的方法的俯视图。
图5A和5B示出了基于锯切操作在包封材料中形成间隙。
图6示意性地示出了根据本公开制造的半导体封装体的仰视图。
图7示意性地示出了根据本公开制造的半导体封装体的仰视图。
图8示意性地示出了根据本公开制造的半导体封装体的仰视图。
具体实施方式
在以下详细描述中，参考附图，在附图中以图示的方式示出了可以实践本公开的特定方面。在这点上，方向性术语，例如“顶”、“底”、“前”、“后”等可以参考所描述的附图的取向来使用。由于所描述的器件的部件可以以多种不同的取向定位，因此方向性术语可以用于说明的目的，而决不是限制性的。在不脱离本公开的概念的情况下，可以利用其它方面，也可以进行结构或逻辑改变。因此，下面的详细描述不应被理解为限制性的，本公开的概念由所附权利要求限定。
图1和图2示意性地示出了根据本公开的半导体封装体100和200。半导体封装体100和200的一个或多个设计特征可由在半导体封装体的制造中使用的特定方法操作产生。稍后将描述用于制造根据本公开的半导体封装体的示例性方法。
图1的半导体封装体100可以包括引线框架。在图1的示例中，引线框架可以包括一个或多个引线2A、2B、2C以及裸片焊盘4。引线2A和2B可以形成布置在裸片焊盘4的第一侧处的第一排引线。第一排引线2A、2B中的至少一个引线可以通过间隙56与裸片焊盘4物理上分离。在所示的示例中，引线2A和2B中的每一个可通过间隙56与裸片焊盘4分离。引线2C可形成布置在裸片焊盘4的与裸片焊盘4的第一侧相反的第二侧处的第二排引线。第二排引线2C中的至少一个引线可以直接物理上连接到裸片焊盘4。在所示的示例中，引线2C中的每一个可直接物理上连接到裸片焊盘4。特别地，第二排引线和裸片焊盘4可以形成为一体件。
半导体封装体100还可以包括可布置在裸片焊盘4上的一个或多个半导体部件。引线框架和半导体部件可以至少部分地由包封材料6包封。在图1所示的透视图中，半导体部件可以布置在裸片焊盘4的底表面上，并且可以由包封材料6覆盖。因此，在所示的示例中，半导体部件可以对观察者不可见。注意，间隙56可以填充有包封材料6。
半导体封装体100的底表面可以由包封材料6的底表面12、裸片焊盘4的底表面58和引线2A至2C的底表面60A至60C形成。特别地，包封材料6的底表面12、裸片焊盘4的底表面58和引线2A至2C的底表面60A至60C可以布置在共同平面中(或者可以共面或者可以在同一水平高度上)。
半导体封装体100的底表面可以是(特别是完全)平面状的(或平坦的)。在这点上，半导体封装体100的底表面可不一定包括任何凹槽、凹部、凹口、沟槽等。特别地，半导体封装体100的底表面在裸片焊盘4的底表面58和第一排引线2A、2B的底表面60A、60B之间可以没有任何凹槽、凹部、凹口、沟槽等。半导体封装体100的底表面的平面结构可特别地由用于制造半导体封装体100的特种方法产生。例如，结合图4A、图4B、图4C描述了一种示例性方法。
所述一个或多个半导体部件可以例如包括或可以对应于任意类型的半导体芯片。在图1的非限制性的示例中，半导体部件可以对应于功率半导体，例如功率晶体管或功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)，其包括栅极触点、源极触点和漏极触点。栅极触点可以电连接到第一引线2A，源极触点可以电连接到第二引线2B，并且漏极触点可以电连接到第三引线2C以及裸片焊盘4。也就是说，功率晶体管的触点可以经由引线2A、2B、2C和裸片焊盘4从包封材料6的外部电触及。在图1的示例中，半导体封装体100的所有引线可以布置在包封材料6的两个相反侧表面处。特别地，半导体封装体100可以对应于扁平无引线封装体。
引线框架可以由金属和/或金属合金、特别是铜、铜合金、镍、铁镍等中的至少一种制成。包封材料6可以包括以下材料中的至少一种：环氧树脂、具有填料的环氧树脂、玻璃纤维填充的环氧树脂、酰亚胺、热塑性塑料、热固性聚合物、聚合物混合物等。特别地，包封材料6可以由模制化合物形成。包封材料6可以被配置为保护半导体封装体100的被包封的部件免受外部影响，例如湿气或机械冲击。
图2的半导体封装体200可以包括图1的半导体封装体100的特征中的一些或全部。特别地，半导体封装体200可对应于图1的半导体封装体100，但被上下翻转。图2仅示出了半导体封装体200的右部，为了简单起见，未示出半导体封装体200的左部。
半导体封装体200可以安装在印刷电路板8上。在这点上，焊料材料10可以在半导体封装体200的引线2与印刷电路板8之间提供机械和电连接。在图2的示例中，为了简单起见，仅示出了连接到印刷电路板8的一个引线2。返回参考图1，引线2A、2B、2C中的每一个和裸片焊盘4可通过焊料材料连接到印刷电路板8。
包封材料6可包括底表面12、顶表面14和从底表面12延伸到顶表面14的侧表面16。引线2的侧表面18可与包封材料6的侧表面16齐平。也就是说，侧表面16和18可以布置在共同的平面内。以类似的方式，引线2的底表面和包封材料6的底表面可以是齐平的。引线2的齐平的侧表面18可以被电镀的金属涂层20覆盖，所述金属涂层20可以至少部分地突出到由侧表面16和18形成的共同的平面之外。在图2的示例中，引线2的整个侧表面18可以与包封材料6的侧表面16齐平。另外，引线2的整个侧表面18可以被电镀的金属涂层20覆盖。应当注意，电镀的金属涂层20也可以至少部分地布置在引线2的底表面上。
金属涂层20的厚度可以例如大于约4微米、或大于约5微米、或大于约6微米、或大于约7微米。在更特定的示例中，金属涂层20的厚度可以在从约7微米到约10微米的范围内。金属涂层20可以由任何合适的金属和/或金属合金、例如锡、镍或其合金制成。特别地，金属涂层20可以基于电镀工艺制造。在这点上，金属涂层20可以不含金。
返回参考图1，半导体封装体100和200中的每一个可包含一个或多个跨条22或跨条的一部分。半导体封装体100和200的跨条22和引线2A、2B、2C可以布置在包封材料6的不同侧表面处。特别地，每个跨条22的侧表面可以与包封材料6的侧表面齐平。跨条22的侧表面可从金属涂层20暴露(或未被金属涂层20覆盖)。换句话说，跨条22的侧表面可以是非镀覆的(或未镀覆的)。跨条22可以是引线框架的一部分，因此可以由类似材料制成。特别地，跨条22的材料和金属涂层20的材料可以不同。在一个特定示例中，跨条22可以包括或可以由铜或铜合金制成，而金属涂层20可以包括或可以由锡或锡合金制成。
在一个示例中，可以基于回流焊接工艺将半导体封装体200焊接到印刷电路板8。这里，焊料弯月面(或焊料圆角)24可由焊料材料10形成。由于焊接工艺的特性变化和/或由于污染问题，引线2和印刷电路板8的相应的接触焊盘之间的焊接接合部的质量可能会发生变化。为了确保焊料连接的适当质量，可以在焊接工艺之后例如基于引线末端检查来检查焊接接合部。这里，可以执行当沿(负)z方向观察时从半导体封装体200下面突出的焊料材料10的视觉检查。
为了执行适当的引线末端检查，当沿z方向观察时，焊料弯月面24可能需要在包封材料6的边缘上充分延伸距离“d”。例如，距离“d”可大于约250微米、或大于约300微米、或大于约350微米、或大于约400微米。在图2的示例中，引线末端检查特征可以由金属涂层20提供。金属涂层20的周边表面可以为将要执行的回流焊接工艺提供(特别是完全)可润湿的表面。在这点上，金属涂层20在引线2的整个侧表面18上的布置可以提供焊料弯月面24的最佳形成，使得可以执行适当的引线末端检查。
在其它半导体封装体(这里未示出)中，可以通过在将要连接到印刷电路板的引线中形成台阶来提供引线末端检查特征。参考图2，这种台阶可以例如布置在引线2的右下部分中。为了形成这种台阶，可能需要安装(在带或箔上)、台阶切割和拆卸的方法操作。所形成的台阶然后可以被镀上金属涂层，从而为回流焊接提供了可润湿表面。然而，引线末端的至少一部分可以保持不被润湿。在一些情况下，最多仅可润湿引线高度的约50％。在图2的半导体封装体200的情况下，可不需要如所描述的附加步骤。通过在引线2的基本上整个侧表面上形成金属涂层20，可以已经提供适当的引线末端检查特征。因此，当制造根据本公开的半导体封装体时，可以省略安装、台阶切割和拆卸的附加方法操作，从而可以降低半导体封装体的生产成本。
图3示出了根据本公开的用于制造一个或多个半导体封装体的方法的流程图。例如，所述方法可用于制造结合图1和图2所描述的半导体封装体100和200中的任一个。以一般方式描述图3的方法，以便定性地指定本公开的各方面。应当理解，所述方法可以包括其它方面。例如，所述方法可以通过结合根据本公开的其它示例所描述的任何方面来扩展。
在步骤26处，可以提供引线框架条，其中，引线框架条可以包括多个引线框架。所述多个引线框架中的每一个引线框架可包括裸片焊盘和布置在所述裸片焊盘的第一侧处的第一排引线。所述第一排引线中的至少一个引线可通过间隙与所述裸片焊盘物理上分离。在步骤28处，可以将半导体部件布置在引线框架上。在步骤30处，可通过包封材料包封引线框架和半导体部件。在步骤32处，可以在包封材料中形成第一间隙，其中，第一间隙可以在垂直于引线框架条的主表面的方向上(特别是完全地)延伸穿过包封材料。在形成第一间隙之后，第一排引线的引线可以至少部分地从包封材料暴露(或未覆盖)。在步骤34处，可以基于电镀工艺在暴露的(或未覆盖的)引线上形成金属涂层。在步骤36处，可以在包封材料中形成第二间隙，其中，第二间隙可以与第一间隙相交，并且可以在垂直于引线框架条的主表面的方向上(特别是完全地)延伸穿过包封材料。
图4A至图4C示出了根据本公开的用于制造一个或多个半导体封装体的方法。例如，图4A至图4C的方法可用于制造结合图1和图2所描述的半导体封装体100和200中的任一个。图4A至图4C的方法可以包括图3的方法的一些或全部特征。
在图4A中，可执行一个或多个方法操作。返回参考图3，图4A的方法操作可与方法操作26、28和30相关联。在图4A中，可以提供包括多个引线框架(或单元引线框架)的引线框架条38。在非限制性示例中，引线框架条38的引线框架可以对应于半蚀刻引线框架。引线框架条38及其主表面可以基本上布置在x-y平面中。引线框架条38可被结构化而使得可形成各个(单元)引线框架的多个裸片焊盘及多个引线。例如，可通过基于机械锯切、激光束、切割、冲压、铣削、蚀刻等中的一个或多个而构造金属片来制造引线框架条38。引线框架条38的裸片焊盘和引线可彼此机械连接和电连接。特别地，可在稍后将各个引线框架彼此分离之前由一个工件制造裸片焊盘和引线。
引线框架条38可以包括周边框架40和至少一个支撑轨42。在图4A的示例中，引线框架条38可包括示例性数目的一个支撑轨42和四个引线框架。在另外的示例中，引线框架条38可以包括任意其它(特别是更高)数量的支撑轨和引线框架。各个引线框架可以布置在周边框架40和支撑轨42之间。举例来说，引线框架中的每一个可以包括裸片焊盘4和引线2A、2B、2C，如先前结合图1所示出和描述的那样。
引线2A和2B可以形成布置在相应裸片焊盘4的第一侧的第一排引线。在所示的示例中，第一排引线2A、2B可布置在相应裸片焊盘4的右侧。第一排引线2A、2B中的至少一个引线可以通过间隙56与裸片焊盘4物理上分离。例如，间隙56可以对应于空气间隙。因此，并非相应引线框架的所有引线可连接到裸片焊盘4。在所示的示例中，引线2A和2B中的每一个可通过间隙56与裸片焊盘4分离。
引线2C可形成布置在裸片焊盘4的与裸片焊盘4的第一侧相反的第二侧处的第二排引线。在所示的示例中，第二排引线2C可布置在相应裸片焊盘4的左侧。第二排引线2C中的至少一个引线可以直接物理上连接到裸片焊盘4。在所示的示例中，引线2C中的每一个可直接物理上连接到裸片焊盘4。特别地，第二排引线2C和裸片焊盘4可以一体地形成。
例如，从引线框架条38的上面两个(单元)引线框架可以看出，左引线框架的第一排引线2A、2B可以直接物理上连接到与左引线框架相邻的右引线框架的第二排引线2C。左引线框架的相应引线2A、2B和右引线框架的相应引线2C可以作为单件金属连接。更特别地，右侧的引线2C中的最上面的引线和左侧的引线2A可以直接物理上连接并且可以形成一个连续的件。并且，以类似的方式，左侧的三个引线2B和右侧的其余三个引线2C可以相应地直接物理上连接，并且可以形成三个连续的件。
引线框架条38的至少一些引线可以连接到周边框架40或支撑轨42中的至少一个。例如，第一引线2A可以经由跨条22A机械地和电地连接到周边框架40。以类似的方式，第二引线2B可以经由跨条22B机械地和电地连接到支撑轨42。引线框架条38的跨条可以沿着支撑轨42和沿着周边框架40的在x方向上延伸的部分布置。应当注意，引线框架条38还可以包括可以未(直接)连接到周边框架40或支撑轨42的引线。例如，第三引线2C可以直接连接到相应的裸片焊盘4。
在与图4A相关联的另一方法操作中，可将半导体部件布置在引线框架上。在图4A的示例中，诸如功率MOSFET的功率晶体管芯片可以布置在裸片焊盘4上。每个功率晶体管芯片可以包括栅极电极、源极电极和漏极电极。在垂直功率晶体管芯片的情况下，漏极电极可以布置在功率晶体管芯片的第一主表面处，而栅极电极和源极电极可以布置在功率晶体管芯片的与第一主表面相反布置的第二主表面上。当将功率晶体管芯片的第一主表面放置在裸片焊盘4上时，漏极电极可以电连接到裸片焊盘4和第三引线2C。另外，栅极电极可以电连接到第一引线2A，并且源极电极可以电连接到第二引线2B。在这点上，可以借助于电连接元件来提供电连接，所述电连接元件包括例如连接导线、带、夹等中的一种或多种。
在与图4A相关联的另一方法操作中，引线框架和半导体部件可由包封材料6包封。可以使用各种技术、例如压缩成型、注射成型、粉末成型、液体成型、地图成型(mapmolding)、层压等中的至少一种来包封所述配置。应当注意，在实践中，图4A中所示的结构和部件可以由包封材料6覆盖，因此对于观察者来说是不可见的。在包封操作期间，间隙56可以填充有包封材料6。如前所述，第一排引线2A、2B和第二排引线2C可以直接物理上连接。因此，在执行包封操作之后，在第一排引线2A、2B和第二排引线2C之间可以未布置包封材料6。
在图4B中，可执行一个或多个方法操作。返回参考图3，图4B的方法操作可与方法操作32和34相关联。在图4B中，可以在包封材料6中形成第一间隙44。第一间隙44可以形成在引线框架条38的各个引线框架之间，并且可以基本上在y方向上延伸，即，基本上垂直于支撑轨42延伸。在图4B中，第一间隙44由垂直虚线表示。例如，形成第一间隙44可以包括锯切包封材料6和切割包封材料6中的至少一种。结合图5A和5B示出并描述了基于锯切操作形成第一间隙44的示例。
第一间隙44可以在z方向(即垂直于引线框架条38的主表面)上(特别是完全地)延伸穿过包封材料6。特别地，通过在y方向上形成第一间隙44，包封材料6和引线框架条38可以完全分离。因此，在形成第一间隙44之后，沿着第一间隙44布置的引线框架的引线可以变得从包封材料6暴露。如已经结合图2示出和描述的，暴露的引线的侧表面和包封材料6的侧表面可以是齐平的。在图4B的示例中，由于引线框架的所有引线可在y方向上沿着第一间隙44布置，所以所有引线可变得从包封材料6暴露。
如前面结合图4A所述，在形成第一间隙44之前，第一排引线2A、2B和第二排引线2C可以直接物理上连接。在形成第一间隙44期间，第一引线框架的第一排引线2A、2B可以与邻近第一引线框架的第二引线框架的第二排引线2C物理上分离。例如，左上方的引线框架的引线2A、2B可以与右上方的引线框架的引线2C物理上分离。第一间隙44可以延伸穿过包封材料6和物理上连接的引线的材料(或金属材料)。然后，可以暴露第一排引线2A、2B的引线的侧表面和第二排引线2C的引线的侧表面。
第一间隙44在y方向上的尺寸可以小于包封材料6在y方向上的尺寸。也就是说，包封材料6在y方向上可不被第一间隙44完全分离。以类似的方式，周边框架40可以不必受第一间隙44的影响或被第一间隙44分离。结合图5A和5B示出并描述了引线框架条38和包封材料6的可不受第一间隙44影响的区域。
在结合图4B执行的另一方法操作中，可基于电镀在暴露的引线上形成金属涂层。在执行电镀工艺之前，可以执行去毛刺动作，以从要电镀的引线框架表面去除不需要的模塑化合物残留物。在电镀工艺期间，暴露的引线末端可完全暴露于所采用的电镀化学品。如从图4B中可看出的，在形成第一间隙44之后，引线框架的引线中的至少一些引线仍可以连接到周边框架40和支撑轨42中的至少一个。例如，第一引线2A仍可以经由跨条22A与周边框架40的上部连接。以类似的方式，第二引线2B仍可以经由跨条22B连接到支撑轨42。第三引线2C可以经由相应的裸片焊盘4连接到周边框架40和支撑轨42中的至少一个。当执行电镀工艺时，跨条22可以提供到引线的电连接以用于施加电势。在执行电镀工艺之后，金属涂层20可以已形成于引线上，如例如结合图2所示出和描述的。
在图4C中，可执行一个或多个方法操作。返回参考图3，图4C的方法操作可与方法操作36相关联。在图4C中，可以在包封材料6中形成第二间隙46。第二间隙46可类似于第一间隙44形成，使得结合图4B所作的评论也可适用于图4C。第二间隙46可以与第一间隙44相交，并且可以在z方向上(特别是完全地)延伸穿过包封材料6。第二间隙46可以形成在引线框架条38的各个引线框架之间。在图4C的示例中，第二间隙46可以基本上在x方向上延伸，并且可以被布置成基本上垂直于第一间隙44。
通过形成第二间隙46，引线框架条38的跨条22可被切穿，并且各个引线框架的引线可与周边框架40和支撑轨42分离。返回参考图1，跨条22的其余部分可以在之后与包封材料6齐平。通过形成第二间隙46可以获得多个半导体封装体。例如，单个化分离的半导体封装体中的每一个可类似于图1和图2的半导体封装体100和200中的一个。应当注意，在形成第二间隙46之后，单个化分离的半导体封装体仍可布置在可稍后移除的共用带或箔上。
由于在裸片焊盘4与引线2A、2B之间布置有间隙56，所以可不需要将引线2A和2B与裸片焊盘4分离的任何额外方法操作。在用于制造半导体封装体的常规方法中，可能需要额外的方法操作来提供此分离。特别地，可在相应的半导体封装体的底表面处应用这种额外方法操作，借此在最终产品的底表面中留下凹槽或沟槽。与此不同的是，根据本公开的半导体封装体可提供如先前结合图1所描述的平坦底部表面。特别地，基于根据本公开的方法制造的半导体封装体的底表面在裸片焊盘4的底表面与第一排引线2A、2B的底表面之间可以没有凹槽。
图5A和5B示出了基于锯切(或竖锯)操作在包封材料6中形成间隙。图5B示出了图5A的放大截面。在图5A中，可提供引线框架条38。例如，引线框架条38可以类似于图4A至图4C的引线框架条38。可以提供旋转的锯片48，并且可以降低(见箭头50)锯片48，以便切入包封材料6。这里，锯片48可以在(负)z方向上降低，直到它可以在z方向上(特别是完全地)穿透包封材料6。从图5B的更详细的视图中可以看出，包括周边框架40的引线框架条38的一部分可以保持不受锯片48的影响。
然后，锯片48可以沿着(负)y方向(见箭头52)移动，并且可以锯穿包封材料6和引线框架条38，从而形成第一间隙44，如前面结合图4B所述的那样。当到达周边框架40时，引线框架条38的一部分可再次保持不受锯片48的影响，如结合图5B所述的那样。在形成第一间隙44之后，锯片48可以在(正)z方向上被提升(见箭头54)。注意，周边框架40可以在任一侧上设置有较宽的轨，以便在之后执行的方法操作、例如电镀工艺期间为引线框架条38提供坚固的支撑。
图6示出了根据本公开制造的示例性数量的四个半导体封装体600。半导体封装体600中的每一个可类似于图1和图2的半导体封装体100和200。半导体封装体600可以包括提供栅极电极2A的栅极引线、提供源极电极的源极引线2B以及提供漏极电极的裸片焊盘4和引线2C。垂直箭头指示可能已执行以用于形成第一间隙、从而在垂直方向上分离各个半导体封装体的方法操作。以类似方式，水平箭头指示可能已执行以形成与第一间隙相交的第二间隙、从而将所述配置单个化分离为多个半导体封装体600的方法操作。为了说明的目的，图6的虚线进一步说明了在半导体封装体600的制造期间可能已经采用的周边框架40和跨条22的一部分。在图6的一个实施例中，三个源极焊盘2B可以是熔合引线，这意味着它们经由共同的金属件连接，然后进一步连接到跨条22或周边框架40。同时，如图4A所示，栅极焊盘2A经由跨条22连接到周边框架40。此外，上排和下排的两个裸片焊盘4可以经由跨条22连接到支撑轨42，如图4A所示。
在每个制造的半导体封装体600中，栅极引线2A(参见G)和源极引线2B(参见S)可以形成布置在裸片焊盘4的右侧的第一排引线。所述第一排引线2A、2B中的每一个引线可通过间隙56与裸片焊盘4物理上分离。此外，漏极引线2C(参见D)可以形成布置在裸片焊盘4的左侧的第二排引线。漏极引线2C中的每一个可以直接物理上连接到裸片焊盘4。注意，在形成第一间隙(如垂直箭头所示)之前，相应的左引线框架的栅极引线2A可以已经直接物理上连接到相应的右引线框架的最上面的漏极焊盘2C。另外，相应的左引线框架的三个源极引线2B可以已经直接物理上连接到相应的右引线框架的其余三个漏极引线2C。引线可以通过形成第一间隙而已被物理上分离。
图7示出了根据本公开制造的示例性数量的四个半导体封装体700。半导体封装体700可类似于图6的半导体封装体600。与图6相比，半导体封装体700可具有不同布置和设计方式的栅极电极、源极电极和漏极电极。特别地，每个半导体封装体700可以包括由一个引线2A形成的栅极电极、由两个引线2B形成的源极电极以及由示例性数量的四个引线2C形成的漏极电极。类似于图6，先前执行的形成第一和第二间隙的操作相应地由垂直和水平箭头指示。此外，在半导体封装体700的制造期间可能已经采用的周边框架40的一部分和跨条22由虚线指示。
在每个制造的半导体封装体700中，源极引线2B(参见S)中的一个和漏极引线2C(参见D)中的两个可以形成布置在裸片焊盘4的右侧的第一排引线。源极引线2B可通过间隙56与裸片焊盘4物理上分离，而两个漏极引线2C可物理上连接到裸片焊盘4。就此而言，应当注意，半导体封装体700的引线框架可对应于半蚀刻引线框架。因此，在图7的仰视图中，漏极引线2C与裸片焊盘4之间的直接物理连接可由包封材料6覆盖，因此对观看者不可见。然而，漏极引线2C与裸片焊盘4之间的直接物理连接通过用“D”标记裸片焊盘4中的每一个来指示。
此外，在每个半导体封装体700中，栅极引线2A(参见G)和漏极引线2C(参见D)中的另外两个可以形成布置在裸片焊盘4的左侧的第二排引线。同样，由于所选择的视角，两个漏极引线2C与裸片焊盘4之间的直接物理连接可能不可见。注意，在形成第一间隙(如垂直箭头所示)之前，相应的左引线框架的源极引线2B可以已经直接物理上连接到相应的右引线框架的栅极引线2A。另外，相应的左引线框架的两个漏极引线2C可以已经直接物理上连接到相应的右引线框架的两个漏极引线2C。引线可以通过形成第一间隙而已被物理上分离。在图7的一个实施例中，由于栅极焊盘2A和源极焊盘2B不直接连接到裸片焊盘4，因此它们相应地经由跨条连接到周边框架40或支撑轨42，跨条在图8中未示出。但是本领域技术人员基于图4至图6的实施例应当理解这一点。总体的目的是确保在电镀工艺期间每个焊盘连接到周边框架40或支撑轨42。
图8示出了根据本公开制造的示例性数量的四个半导体封装体800。半导体封装体800可类似于图6和图7的半导体封装体600和700。与图6和图7相比，半导体封装体800可具有不同布置和设计的栅极电极、源极电极和漏极电极。每个半导体封装体800可以包括由一个引线2A形成的栅极电极、由一个条形引线2B形成的源极电极以及由示例性数量的六个引线2C形成的漏极电极。类似于图6和图7，在半导体封装体800的制造期间可能已经使用的周边框架40的一部分和跨条22由虚线指示。
在每个制造的半导体封装体800中，源极引线2B(参见S)和漏极引线2C(参见D)中的三个可以形成布置在裸片焊盘4的右侧的第一排引线。所述源极引线2B可以通过间隙56与裸片焊盘4物理上分离。此外，栅极引线2A(参见G)和三个其它漏极引线2C(参见D)可以形成布置在裸片焊盘4的左侧的第二排引线。漏极引线2C可以直接物理上连接到裸片焊盘4。注意，在形成垂直间隙之前，相应的左引线框架的源极引线2B可以已经直接物理上连接到相应的右引线框架的栅极引线2A。另外，相应的左引线框架的三个漏极引线2C可以已经直接物理上连接到相应的右引线框架的三个漏极引线2C。引线可以通过形成垂直间隙而已被物理上分离。
示例
在下文中，将借助于示例来解释根据本公开的半导体封装体及其制造方法。
示例1是一种方法，包括：提供引线框架条，其中，所述引线框架条包括多个引线框架，其中，所述多个引线框架中的每一个引线框架均包括裸片焊盘和布置在所述裸片焊盘的第一侧处的第一排引线，其中，所述第一排引线中的至少一个引线通过间隙与所述裸片焊盘物理上分离；将半导体部件布置在引线框架上；用包封材料包封引线框架和半导体部件；在所述包封材料中形成第一间隙，其中，所述第一间隙在垂直于所述引线框架条的主表面的方向上延伸穿过所述包封材料，其中，在形成所述第一间隙之后，所述第一排引线中的引线至少部分地从所述包封材料暴露；基于电镀工艺在暴露的引线上形成金属涂层；以及在所述包封材料中形成第二间隙，其中，所述第二间隙与所述第一间隙相交，并且在垂直于所述引线框架条的主表面的方向上延伸穿过所述包封材料。
示例2是根据示例1的方法，其中，所述多个引线框架中的每一个引线框架还均包括布置在所述裸片焊盘的与所述裸片焊盘的所述第一侧相反的第二侧处的第二排引线。
示例3是根据示例2的方法，其中，第二排引线中的至少一个引线直接物理上连接到裸片焊盘。
示例4是根据示例2或3的方法，其中，在形成第一间隙之前，所述多个引线框架中的第一引线框架的第一排引线物理上连接到所述多个引线框架中的与第一引线框架相邻的第二引线框架的第二排引线。
示例5是根据示例4的方法，其中，在形成第一间隙之前，在第一引线框架的第一排引线和第二引线框架的第二排引线之间没有布置包封材料。
示例6是根据示例4或5的方法，其中，在形成第一间隙期间，第一引线框架的第一排引线与第二引线框架的第二排引线物理上分离。
示例7是根据示例2-6中任一个的方法，其中，每个半导体部件均包括漏极触点、栅极触点和源极触点，其中，所述方法还包括：将相应的半导体部件的栅极触点和源极触点中的至少一个与之上布置有所述相应的半导体部件的相应的引线框架的第一排引线电耦合，以及将所述相应的半导体部件的漏极触点电耦合到相应的引线框架的第二排引线。
示例8是根据前述示例中任一个的方法，其中，通过形成第二间隙来获得多个单个化分离的半导体封装体。
示例9是根据前述示例中任一个的方法，其中：所述引线框架条包括周边框架和至少一个支撑轨，并且所述引线框架的至少一些引线连接到所述周边框架和所述至少一个支撑轨两者中的至少一者。
示例10是根据示例9的方法，其中，在形成第一间隙之后，引线框架的至少一些引线仍连接到周边框架和所述至少一个支撑轨两者中的至少一者。
示例11是根据示例9或10的方法，其中，在电镀工艺期间使用跨条作为到所述至少一些引线的电连接。
示例12是根据前述示例中任一个的方法，其中，第一间隙形成在引线框架之间并且在第一方向上延伸，其中，第一间隙在第一方向上的尺寸小于包封材料在第一方向上的尺寸。
示例13是根据示例12的方法，其中，第一方向基本上垂直于所述至少一个支撑轨。
示例14是根据前述示例中任一个的方法，其中，通过形成第一间隙来暴露引线框架的所有引线。
示例15是根据示例12-14中任一个的方法，其中，第二间隙形成在引线框架之间并且在基本上垂直于第一方向的第二方向上延伸。
示例16是根据示例9-15中任一个所述的方法，其中，通过形成所述第二间隙，将所述引线与所述周边框架和所述至少一个支撑轨分离。
示例17是一种半导体封装体，包括：引线框架，其包括裸片焊盘和第一排引线，其中，所述第一排引线中的至少一个引线通过间隙与所述裸片焊盘物理上分离；半导体部件，其布置在所述引线框架上；以及包封材料，其包封引线框架和半导体部件，其中，所述包封材料包括布置在半导体封装体的底表面处的底表面、顶表面和从底表面延伸到顶表面的侧表面，其中，所述第一排引线中的至少一个引线的侧表面与包封材料的侧表面齐平，并且其中，所述至少一个引线的齐平的侧表面被电镀金属涂层覆盖。
示例18是根据示例17的半导体封装体，其中，所述半导体封装体的底表面是平面状的。
示例19是根据示例17或18的半导体封装体，其中，所述包封材料的底表面、所述裸片焊盘的底表面和所述至少一个引线的底表面布置在共同的平面中。
示例20是根据示例17-19中任一个的半导体封装体，其中，所述半导体封装体的底表面在裸片焊盘的底表面和第一排引线的底表面之间没有凹槽。
示例21是根据示例17-20中任一个的半导体封装体，其中，所述至少一个引线的整个侧表面与所述包封材料的侧表面齐平。
示例22是根据示例17-21中任一个的半导体封装体，其中，所述至少一个引线的整个侧表面被电镀金属涂层覆盖。
示例23是根据示例17-22中任一个的半导体封装体，其中，所述金属涂层的厚度大于4微米。
示例24是根据示例17-23中任一个的半导体封装体，其中，所述金属涂层不含金。
示例25是根据示例17-24中任一个的半导体封装体，其中：所述引线框架还包括跨条的一部分，并且所述跨条的所述部分的侧表面与所述包封材料的侧表面齐平。
示例26是根据示例25的半导体封装体，其中，所述跨条的侧表面未被金属涂层覆盖。
示例27是根据示例17-26中任一个的半导体封装体，其中，所述半导体封装体是扁平无引线封装体。
如本说明书中所采用的，术语“连接”、“耦合”、“电连接”和/或“电耦合”不一定意味着元件必须直接连接或耦合在一起。可以在“连接”、“耦合”、“电连接”或“电耦合”的元件之间提供居间元件。
此外，关于例如形成或位于物体表面“之上”的材料层中所使用的词语“之上”在本文中可用于表示材料层可直接位于(例如形成、沉积等)相应表面上，例如与相应表面直接接触。关于例如形成或位于表面“之上”的材料层中所使用的词语“之上”在本文中也可用于表示材料层可间接位于(例如，形成、沉积等)所述表面上，例如其中一个或多个附加层布置在所述表面和材料层之间。
此外，就术语“具有”、“包含”、“包括”、“带有”或其变体在说明书或权利要求书中的使用而言，这些术语旨在以与术语“含有”类似的方式为开放式包括。也就是说，如本文所使用的，术语“具有”、“包含”、“包括”、“带有”、“含有”等是开放式术语，其指示所述元件或特征的存在，但不排除附加的元件或特征。冠词“一个”、“一种”和“所述”旨在包括复数以及单数，除非上下文另外清楚地指示。
此外，本文中使用词语“示例性”来表示用作示例、实例或说明。本文中描述为“示例性”的任何方面或设计不是必然要解释为优于其它方面或设计。相反，词语“示例性”的使用旨在以具体的方式呈现概念。如在本申请中所使用的，术语“或”旨在表示包含性的“或”而不是排他性的“或”。也就是说，除非另外指定或从上下文中清楚，否则“X采用A或B”旨在表示任何自然的包含性排列。也就是说，如果X采用A；X采用B；或者X采用A和B两者，则在前述实例的任一个下均满足“X采用A或B”。此外，除非另外指明或从上下文清楚地指向单数形式，否则本申请和所附权利要求书中使用的冠词“一个”和“一种”通常可被解释为表示“一个或多个”。此外，A和B中的至少一个等通常是指A或B或者A和B两者。
本文描述了器件和用于制造器件的方法。结合所描述的器件进行的评论也可以适用于相应的方法，反之亦然。例如，如果描述了器件的特定部件，则用于制造器件的相应方法可以包括以适当的方式提供所述部件的操作，即使这样的操作没有在附图中明确地描述或示出。
尽管已经结合一个或多个实施方式示出和描述了本公开，但是本领域的其他技术人员至少部分地基于对本说明书和附图的阅读和理解，可想到等同的变更和修改。本公开包括所有这样的修改和变更，并且仅由所附权利要求的概念限制。特别地，关于由上述部件(例如，元件、资源等)执行的各种功能，除非另有说明，否则用于描述此类部件的术语旨在对应于执行所描述部件的指定功能(例如，即功能等同)的任何部件，即使在结构上不等同于本文所示的本公开的示例性实施方式中执行所述功能的所公开的结构。另外，虽然本公开的特定特征可能已经结合若干实施方式中的仅一个被公开，但是这样的特征可以与其它实施方式的一个或多个其它特征组合，只要这对于任何给定或特定应用可能是期望的和有利的。

Claims (27)

1.一种方法，包括：
提供引线框架条，其中，所述引线框架条包括多个引线框架，所述多个引线框架中的每个引线框架均包括裸片焊盘和布置在所述裸片焊盘的第一侧处的第一排引线，所述第一排引线中的至少一个引线通过间隙与所述裸片焊盘物理上分离；
将半导体部件布置在引线框架上；
用包封材料包封引线框架和半导体部件；
在所述包封材料中形成第一间隙，其中，所述第一间隙在垂直于所述引线框架条的主表面的方向上延伸穿过所述包封材料，在形成所述第一间隙之后，所述第一排引线中的引线至少部分地从所述包封材料暴露；
基于电镀工艺在暴露的引线上形成金属涂层；和
在所述包封材料中形成第二间隙，其中，所述第二间隙与所述第一间隙相交，并且在垂直于所述引线框架条的主表面的方向上延伸穿过所述包封材料。
2.根据权利要求1所述的方法，其中，所述多个引线框架中的每个引线框架还包括第二排引线，所述第二排引线布置在裸片焊盘的与裸片焊盘的第一侧相反的第二侧处。
3.根据权利要求2所述的方法，其中，所述第二排引线中的至少一个引线直接物理连接到所述裸片焊盘。
4.根据权利要求2或3所述的方法，其中，在形成所述第一间隙之前，所述多个引线框架中的第一引线框架的第一排引线被物理连接到所述多个引线框架中的与所述第一引线框架相邻的第二引线框架的第二排引线。
5.根据权利要求4所述的方法，其中，在形成所述第一间隙之前，在所述第一引线框架的第一排引线与所述第二引线框架的第二排引线之间未布置包封材料。
6.根据权利要求4或5所述的方法，其中，在形成所述第一间隙期间，所述第一引线框架的第一排引线与所述第二引线框架的第二排引线物理上分离。
7.根据权利要求2-6中任一项所述的方法，其中，每个半导体部件均包括漏极触点、栅极触点和源极触点，其中，所述方法还包括：
将相应的半导体部件的栅极触点和源极触点中的至少一个与之上布置有相应的半导体部件的相应的引线框架的第一排引线电耦合；和
将所述相应的半导体部件的漏极触点电耦合到所述相应的引线框架的第二排引线。
8.根据前述权利要求中任一项所述的方法，其中，通过形成所述第二间隙获得多个单个化分离的半导体封装体。
9.根据前述权利要求中任一项所述的方法，其中：
所述引线框架条包括周边框架和至少一个支撑轨；和
所述引线框架的至少一些引线连接到周边框架和所述至少一个支撑轨两者中的至少一者。
10.根据权利要求9所述的方法，其中，在形成所述第一间隙之后，所述引线框架的所述至少一些引线仍连接到所述周边框架和所述至少一个支撑轨两者中的至少一者。
11.根据权利要求9或10所述的方法，其中，在所述电镀工艺期间，所述跨条被用作至所述至少一些引线的电连接。
12.根据前述权利要求中任一项所述的方法，其中，所述第一间隙形成在所述引线框架之间，并沿第一方向延伸，其中，所述第一间隙沿第一方向的尺寸小于所述包封材料沿第一方向的尺寸。
13.根据权利要求12所述的方法，其中，所述第一方向基本上垂直于所述至少一个支撑轨。
14.根据前述权利要求中任一项所述的方法，其中，通过形成所述第一间隙来暴露所述引线框架的所有引线。
15.根据权利要求12-14中任一项所述的方法，其中，所述第二间隙形成在所述引线框架之间，并沿与所述第一方向基本垂直的第二方向延伸。
16.根据权利要求9-15中任一项所述的方法，其中，通过形成第二间隙，将引线与所述周边框架和所述至少一个支撑轨分离。
17.一种半导体封装体，包括：
引线框架，其包括裸片焊盘和第一排引线，其中，所述第一排引线中的至少一个引线通过间隙与所述裸片焊盘物理上分离；
半导体部件，其布置在所述引线框架上；和
包封材料，其包封引线框架和半导体部件，其中，包封材料包括布置在半导体封装体的底表面处的底表面、顶表面和从底表面延伸到顶表面的侧表面，
其中，所述第一排引线中的至少一个引线的侧表面与所述包封材料的侧表面齐平；和
其中，所述至少一个引线的齐平的侧表面被电镀金属涂层覆盖。
18.根据权利要求17所述的半导体封装体，其中，所述半导体封装体的所述底表面是平面状的。
19.根据权利要求17或18所述的半导体封装体，其中，所述包封材料的底表面、所述裸片焊盘的底表面和所述至少一个引线的底表面布置在共同的平面中。
20.根据权利要求17-19中任一项所述的半导体封装体，其中，所述半导体封装体的所述底表面在所述裸片焊盘的底表面与所述第一排引线的底表面之间没有凹槽。
21.根据权利要求17-20中任一项所述的半导体封装体，其中，所述至少一个引线的整个侧表面与所述包封材料的侧表面齐平。
22.根据权利要求17-21中任一项所述的半导体封装体，其中，所述至少一个引线的整个侧表面被所述电镀金属涂层覆盖。
23.根据权利要求17-22中任一项所述的半导体封装体，其中，所述金属涂层的厚度大于4微米。
24.根据权利要求17-23中任一项所述的半导体封装体，其中，所述金属涂层不含金。
25.根据权利要求17-24中任一项所述的半导体封装体，其中：
所述引线框架还包含跨条的一部分；和
所述跨条的所述部分的侧表面与所述包封材料的侧表面齐平。
26.根据权利要求25所述的半导体封装体，其中，所述跨条的所述侧表面未被金属涂层覆盖。
27.根据权利要求17-26中任一项所述的半导体封装体，其中，所述半导体封装体为扁平无引线封装体。
CN202211196360.4A 2021-09-24 2022-09-26 半导体封装体及其制造方法 Pending CN115910984A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102021124744 2021-09-24
DE102021124744.6 2021-09-24
DE102022120924.5 2022-08-18
DE102022120924.5A DE102022120924A1 (de) 2021-09-24 2022-08-18 Halbleitergehäuse und Verfahren zu deren Herstellung

Publications (1)

Publication Number Publication Date
CN115910984A true CN115910984A (zh) 2023-04-04

Family

ID=85477388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211196360.4A Pending CN115910984A (zh) 2021-09-24 2022-09-26 半导体封装体及其制造方法

Country Status (3)

Country Link
US (1) US20230095545A1 (zh)
CN (1) CN115910984A (zh)
DE (1) DE102022120924A1 (zh)

Also Published As

Publication number Publication date
US20230095545A1 (en) 2023-03-30
DE102022120924A1 (de) 2023-03-30

Similar Documents

Publication Publication Date Title
US20170309547A1 (en) Method for manufacturing semiconductor device, and semiconductor device
US6630729B2 (en) Low-profile semiconductor package with strengthening structure
US8071426B2 (en) Method and apparatus for no lead semiconductor package
EP3440697B1 (en) Flat no-leads package with improved contact leads
US11342252B2 (en) Leadframe leads having fully plated end faces
KR20050016130A (ko) 반도체 장치 및 그 제조 방법
US20140151865A1 (en) Semiconductor device packages providing enhanced exposed toe fillets
JP7089388B2 (ja) 半導体装置および半導体装置の製造方法
CN105261605B (zh) 引线框架、半导体装置以及引线框架的制造方法
KR102330402B1 (ko) 반도체 장치 및 그 제조 방법
KR200492009Y1 (ko) 예비성형된 리드 프레임 및 이 리드 프레임으로부터 제조된 리드 프레임 패키지
US9184118B2 (en) Micro lead frame structure having reinforcing portions and method
US20110165729A1 (en) Method of packaging semiconductor device
KR20150109284A (ko) 반도체 장치 및 그 제조 방법
JP2017183620A (ja) リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
KR20220121173A (ko) 선택적 몰딩을 통한 도금을 위한 패키징 프로세스
EP3998629B1 (en) Method of making a leadframe and leadframe
CN113614879A (zh) 具有侧壁镀层的半导体封装
CN113990831A (zh) 用于半导体器件的表面贴装封装件
US7985624B2 (en) Method of manufacturing semiconductor device having plural dicing steps
CN108074901B (zh) 具有可湿拐角引线的半导体器件及半导体器件组装方法
CN115910984A (zh) 半导体封装体及其制造方法
US20220084912A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20200321228A1 (en) Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus
JP2017108191A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication