CN115910175A - 存储器及其操作方法 - Google Patents

存储器及其操作方法 Download PDF

Info

Publication number
CN115910175A
CN115910175A CN202210792360.4A CN202210792360A CN115910175A CN 115910175 A CN115910175 A CN 115910175A CN 202210792360 A CN202210792360 A CN 202210792360A CN 115910175 A CN115910175 A CN 115910175A
Authority
CN
China
Prior art keywords
activated
signal
address
circuit
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210792360.4A
Other languages
English (en)
Inventor
金胜灿
李健镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN115910175A publication Critical patent/CN115910175A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本申请公开了存储器及其操作方法。该存储器包括：第一寄存器电路至第N寄存器电路，其中的每一个均适于在第一选择信号至第N选择信号的对应选择信号被激活时接收和储存从存储器控制器传送的故障地址，其中N是等于或大于2的整数；第一资源锁存电路至第N资源锁存电路，其适于分别储存指示第一寄存器电路至第N寄存器电路的可用性的第一资源信号至第N资源信号；以及优先级选择电路，其适于：当第一资源信号至第N资源信号之中的两个或更多个被激活时，激活第一选择信号至第N选择信号之中的分别对应于被激活的资源信号的选择信号之一。

Description

存储器及其操作方法
相关申请的交叉引用
本申请要求于2021年9月30日提交的申请号为10-2021-0130108的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的各个实施例涉及存储器。
背景技术
通常，像动态随机存取存储器(DRAM)的存储器在设计和制造之后经过测试过程来确定存储器是否有缺陷。
如果在存储器中的众多存储单元之中即使有一个存储单元被发现有缺陷，则该存储器不能正常地执行其功能并且作为有缺陷的产品被废弃。然而，即使存在少量有缺陷的存储单元也将存储器作为有缺陷的产品丢弃，这在成品率方面也是低效的。为了克服这个问题，目前正在使用一种提供其中具有冗余存储单元的存储器并通过测试过程用冗余存储单元替换有缺陷的存储单元的方法。
封装后修复是指在封装过程之后修复存储器。封装后修复不仅可以在存储器的制造过程中进行，还可以在用户使用存储器的过程中进行。对于高效的封装后修复，一种在存储器内部有效地分配和管理修复资源的技术很重要。
发明内容
本发明的实施例涉及一种用于有效地分配和管理存储器内部的修复资源的方法。
根据本发明的一个实施例，一种存储器包括：第一寄存器电路至第N寄存器电路，第一寄存器电路至第N寄存器电路中的每一个适于：当第一选择信号至第N选择信号中的对应选择信号被激活时，接收和储存从存储器控制器传送的故障地址，其中N是等于或大于2的整数；第一资源锁存电路至第N资源锁存电路，适于分别储存指示第一寄存器电路至第N寄存器电路的可用性的第一资源信号至第N资源信号；以及优先级选择电路，其适于：当第一资源信号至第N资源信号中的两个或更多个被激活时，激活第一选择信号至第N选择信号之中的分别对应于被激活的资源信号的选择信号之一。
根据本发明的另一个实施例，一种用于操作存储器的方法包括：进入软修复模式；在第一寄存器电路至第N寄存器电路之中搜索可用的寄存器电路，其中N是等于或大于2的整数；在可用的寄存器电路之中选择高优先级的寄存器电路；以及将从存储器控制器传送的故障地址储存到所选的寄存器电路中。
根据本发明的又一个实施例，一种在软修复模式中的存储器的操作方法包括：将从控制器首先提供的故障地址储存在多个寄存器电路之中可用的寄存器电路之中的具有高优先级的所选寄存器电路中；以及响应于伴随从控制器后续提供的故障地址的锁定命令，禁止所选的寄存器电路储存用于进一步软修复的后续数据。
附图说明
图1是示出根据本发明的实施例的存储器100的框图。
图2是示出根据本发明的实施例的图1中所示的寄存器电路120的框图。
图3是示出根据本发明的实施例的图1中所示的资源锁存电路130的框图。
图4示出根据本发明的实施例的图1中所示的优先级选择电路140的操作。
图5是示出根据本发明的实施例的图1中所示的控制电路150的框图。
图6是示出根据本发明的实施例的图1中所示的访问掩蔽电路160的框图。
图7是描述根据本发明的实施例的图1中所示的存储器100的软修复操作的流程图。
图8是描述根据本发明的实施例的图1中所示的存储器100的撤消操作的流程图。
图9是描述根据本发明的实施例的图1中所示的存储器100的锁定操作的流程图。
具体实施方式
下面将参考附图更详细地描述本发明的多种实施例。然而，本发明可以以不同的形式体现并且不应被解释为限于本文所阐述的实施例。相反，提供这些实施例是为了使本公开彻底和完整，并将本发明的范围充分传达给本领域技术人员。在整个本公开中，相同的附图标记在本发明的各个附图和实施例中指代相同的部件。
图1是示出根据本发明的实施例的存储器100的框图。
参考图1，存储器100可以包括非易失性存储电路110、寄存器电路120、资源锁存电路130、优先级选择电路140、控制电路150、访问掩蔽电路160、地址锁存电路170、地址比较电路180、行电路190和单元阵列195。
非易失性存储电路110可以储存修复数据，即故障地址。非易失性存储电路110可以包括多个电子熔丝并且可以将故障地址储存在电子熔丝中。通常，与在存储器100的制造过程期间执行的测试中检测到的缺陷相对应的故障地址可以被储存在非易失性存储电路110中。非易失性存储电路110也可以称为电子熔丝阵列电路。本发明所属领域的技术人员将认识到，非易失性存储电路110可以形成为包括并非为电子熔丝的其他类型的非易失性存储单元。
寄存器电路120可以储存要修复的故障地址。寄存器电路120可以储存在存储器100的操作的初始阶段所执行的启动操作期间从非易失性存储电路110传送的故障地址ARE_ADDR<15:0>。此外，寄存器电路120可以在软修复操作期间接收和储存从存储器100的外部(例如，存储器控制器)传送的故障地址ADDR<15:0>。也就是说，寄存器电路120中的一部分可以储存在启动操作期间从非易失性存储电路110传送的故障地址ARE_ADDR<15:0>，而其余的寄存器电路120可以接收和储存在软修复操作期间从存储器100的外部传送的故障地址ADDR<15:0>。在单元阵列195的存储单元之中，与储存在寄存器电路120中的故障地址相对应的存储单元可以是修复目标。在寄存器电路120前端的选择电路121可以在软修复操作期间(即，当软修复信号SOFT_EN被激活时)将从存储器100的外部传送的故障地址ADDR<15:0>传送到寄存器电路120。否则，选择电路121可以将从非易失性存储电路110传送的故障地址ARE_ADDR<15:0>传送到寄存器电路120。
地址锁存电路170可以在激活操作期间接收和储存从存储器100的外部传送的地址ADDR<15:0>。储存在地址锁存电路170中的地址可以是用于指定单元阵列195中的要被访问的存储单元的地址。这里，地址ADDR<15:0>的比特位的数量被示为16个比特位。输入到地址锁存电路170的激活脉冲ACTIVE_PULSE可以是在激活操作期间被激活的脉冲信号，并且地址锁存电路170可以响应于激活脉冲ACTIVE_PULSE的激活来接收和储存地址。
地址比较电路180可以将从地址锁存电路170输出的地址ADDRESS_L<15:0>与故障地址FAIL_ADDRESS_0<15:0>、FAIL_ADDRESS_1<15:0>、FAIL_ADDRESS_2<15:0>和FAIL_ADDRESS_3<15:0>进行比较以产生匹配信号MATCH_0至MATCH_3。当故障地址FAIL_ADDRESS_0<15:0>与地址ADDRESS_L<15:0>匹配时，匹配信号MATCH_0可以被激活。当故障地址FAIL_ADDRESS_1<15:0>与地址ADDRESS_L<15:0>匹配时，匹配信号MATCH_1可以被激活。类似地，当故障地址FAIL_ADDRESS_2<15:0>与地址ADDRESS_L<15:0>匹配时，匹配信号MATCH_2可以被激活。当故障地址FAIL_ADDRESS_3<15:0>与地址ADDRESS_L<15:0>匹配时，匹配信号MATCH_3可以被激活。
在行激活信号RACT被激活的激活操作期间，行电路190可以激活单元阵列195的行WL0至WLN和RWL0至RWL3中的一个。行激活信号RACT可以是在激活操作的时段期间被激活的信号。也就是说，行激活信号RACT可以是响应于激活命令而被激活并且响应于预充电命令而被去激活的信号。当匹配信号MATCH_0至MATCH_3全部被去激活时，行电路190可以对地址ADDRESS_L<15:0>进行解码以激活正常行WL0至WLN中的一个。此外，当匹配信号MATCH_0至MATCH_3被激活时，行电路190可以激活冗余行RWL0至RWL3之中的与被激活的匹配信号相对应的冗余行。例如，行电路190可以在匹配信号MATCH_0被激活时激活冗余行RWL0，并且在匹配信号MATCH_2被激活时激活冗余行RWL2。行电路190可以在激活操作期间通过对地址ADDRESS_L<15:0>进行解码来激活正常行WL0至WLN中的一个。然而，当匹配信号MATCH_0至MATCH_3中的一个被激活时，即，当地址ADDRESS_L<15:0>匹配故障地址FAIL_ADDRESS_0<15:0>至FAIL_ADDRESS_3<15:0>中的一个时，冗余行中的一个可以被激活而不是有缺陷的正常行被激活。
当储存在寄存器电路120中的故障地址FAIL_ADDRESS_0<15:0>至FAIL_ADDRESS_3<15:0>重叠或者匹配信号MATCH_0至MATCH_3中的两个或更多个由于错误而被冗余激活时，行电路190可以激活与被激活的匹配信号之中的低编号的匹配信号相对应的冗余行。这使得在若干个修复操作重叠时优先考虑软修复。
单元阵列195可以包括被布置成多个行和多个列的存储单元。本文中，单元阵列195的行也可以被称为字线。
资源锁存电路130可以产生资源信号RESOURCE<0:3>，该资源信号RESOURCE<0:3>分别指示寄存器电路120的可用性。资源信号RESOURCE<0:3>可以指示寄存器电路120之中的可用于软修复的一个或多个寄存器电路的集合(即，寄存器组)。当寄存器电路120中的一个已经被用于使用非易失性存储电路110进行修复(正常修复)时或者当与寄存器电路120中的一个寄存器电路相对应的冗余行有缺陷时，该寄存器电路可能处于不可用状态。
优先级选择电路140可以接收资源信号RESOURCE<0:3>并产生选择信号SELECTION<0:3>。选择信号SELECTION<0:3>可以是用于在寄存器电路120之中选择要被用于软修复的寄存器组的信号。当两个或更多个资源信号RESOURCE<0:3>被激活时，优先级选择电路140可以仅激活与被激活的资源信号相对应的选择信号之中的一个选择信号。即，当存在两个或更多个可用寄存器电路时，优先级选择电路140可以被用于选择上述两个或更多个可用寄存器电路中的一个。
控制电路150可以是用于控制撤消操作和锁定操作的电路。撤消操作可以是取消对特定故障地址的软修复的操作。此外，锁定操作可以是用于使针对特定故障地址的软修复进入不可能进行撤消操作的状态的操作。
访问掩蔽电路160可以以使得对于在软修复之后被锁定的故障地址不可能进行额外的软修复的方式来执行控制。
图2是示出根据本发明的实施例的图1中所示的寄存器电路120的框图。
参考图2，寄存器电路120可以包括四个寄存器电路210至240。四个寄存器电路210至240可以分别包括锁存器211、221、231和241、与门213、223、233和243以及或门215、225、235和245。本文中，以寄存器电路120的数量为四个为例进行说明，但这仅是一个示例，并且本领域技术人员将认识到，寄存器电路120的数量可以与该示例不同。
启动脉冲信号BOOTUP_PULSE<0:3>可以是用于在启动操作期间在寄存器电路210至240之中选择用来储存由选择电路121选择的地址ADDR_S<15:0>的寄存器电路的信号。例如，启动脉冲信号BOOTUP_PULSE<0>可以是用于选择寄存器电路210的信号，并且启动脉冲信号BOOTUP_PULSE<1>可以是用于选择寄存器电路220的信号。
选择信号SELECTION<0:3>可以是用于在软修复操作期间从寄存器电路之中选择用来储存由选择电路121选择的地址ADDR_S<15:0>的寄存器电路的信号。例如，选择信号SELECTION<1>可以是用于选择寄存器电路220的信号，并且选择信号SELECTION<3>可以是用于选择寄存器电路240的信号。
软掩蔽信号SOFT_EN_MASKB可以是在保持电平“1”的情况下当需要通过锁定操作来防止软修复操作时被激活为电平“0”的信号。
软时钟SOFT_CLK可以是在软修复操作期间切换的时钟。
当启动脉冲信号BOOTUP_PULSE<0:3>被激活为电平“1”或者信号B<0:3>被激活时，或门215、225、235和245可以将信号A<0:3>激活为电平“1”。当软时钟SOFT_CLK和选择信号SELECTION<0:3>被激活为电平“1”时，与门213、223、233和243可以激活信号B<0:3>。在这里，当软掩蔽信号SOFT_EN_MASKB被激活为电平“0”时，与门213、223、233和243可以掩蔽信号B<0:3>以使其不被激活。
锁存器211、221、231和241中的每一个可以储存16个比特位。锁存器211、221、231和241可以包括输入端子D、输出端子Q和时钟端子CLK。当时钟端子CLK的信号A<0:3>被激活时，锁存器211、221、231和241可以接收和储存传送到输入端子D的地址ADDR_S<15:0>。储存在锁存器211、221、231和241中的故障地址FAIL_ADDRESS_0<15:0>至FAIL_ADDRESS_3<15:0>可以通过输出端子Q输出。当撤消信号UNDOB<0:3>被激活时，储存在锁存器211、221、231和241中的信息可以被初始化。
在启动操作期间，选择电路121可以选择并输出从非易失性存储电路110传送的故障地址ARE_ADDR<15:0>(ADDR_S<15:0>＝ARE_ADDR<15:0>)。因此，与启动脉冲信号BOOTUP_PULSE<0:3>之中的被激活的启动脉冲信号相对应的锁存器可以接收和储存故障地址ARE_ADDR<15:0>。
在软修复操作期间，选择电路121可以选择并输出从存储器100外部传送的故障地址ADDR<15:0>(ADDR_S<15:0>＝ADDR<15:0>)。因此，当软掩蔽信号SOFT_EN_MASKB保持电平“1”时，与选择信号SELECTION<0:3>之中的被激活的选择信号相对应的锁存器可以接收和储存故障地址ADDR<15:0>。
图3是示出根据本发明的实施例的图1中所示的资源锁存电路130的框图。
参考图3，资源锁存电路130可以包括四个资源锁存电路310至340。资源锁存电路130的数量可以与寄存器电路120的数量相同。
资源锁存电路310至340可以各自包括第一锁存器311、321、331和341、第二锁存器313、323、333和343、与非门315、325、335、345、316、326、336和346、与门317、327、337和347以及反相器319、329、339和349。
当启动脉冲信号BOOTUP_PULSE<0:3>被激活时，第一锁存器311、321、331和341可以接收和储存使用信号USED。使用信号USED可以是在启动操作期间从非易失性存储电路110传送的信号，并且使用信号USED可以表示对应的寄存器电路210至240是否被用于正常修复操作，即软修复操作以外的修复操作。使用信号USED的激活可指示寄存器电路210至240已经被使用或者因为寄存器电路210至240有缺陷而不能再使用寄存器电路210至240。使用信号USED的去激活可以表示寄存器电路210至240可以被使用。例如，当在正常修复操作期间寄存器电路210被使用时，在启动脉冲信号BOOTUP_PULSE<0>被激活时，使用信号USED可以被激活为电平“1”。此外，当在正常修复操作期间寄存器电路220未被使用时，在启动脉冲信号BOOTUP_PULSE<1>被激活时，使用信号USED可以被去激活为电平“0”。
反相器319、329、339和349可以将第一锁存器311、321、331和341的输出反相以产生未使用信号UNUSED<0:3>。
与非门315、325、335和345可以接收未使用信号UNUSED<0:3>和延迟的启动脉冲信号BOOTUP_PULSE_D<0:3>。延迟的启动脉冲信号BOOTUP_PULSE_D<0:3>可以是通过将启动脉冲信号BOOTUP_PULSE<0:3>稍微延迟时序裕度而获得的信号。与非门315、325、335和345的输出信号可以具有未使用信号UNUSED<0:3>的反相电平，并且与未使用信号UNUSED<0:3>相比在时序方面可以稍晚。
与非门316、326、336和346可以接收与非门315、325、335和345的输出信号以及撤消信号UNDOB<0:3>并且产生信号C<0:3>。撤消信号UNDOB<0:3>可以是在对对应的寄存器电路210至240执行撤消操作期间被激活为电平“0”的信号。在一般情况下，撤消信号UNDOB<0:3>保持电平“1”。因此，在大多数情况下，信号C<0:3>的电平可以与未使用信号UNUSED<0:3>的电平相同。
与门317、327、337和347可以接收延迟的软时钟SOFT_CLK_D、选择信号SELECTION<0:3>，并且输出信号D<0:3>。由于延迟的软时钟SOFT_CLK_D是通过对软时钟SOFT_CLK进行延迟而获得的时钟，因此信号D<0:3>可以是在基于选择信号SELECTION<0:3>选择了寄存器电路210至240之后被激活的信号。例如，在基于选择信号SELECTION<1>选择了寄存器电路220之后，信号D<1>可以被激活。
第二锁存器313、323、333和343可以响应于信号C<0:3>被激活为电平“1”而将资源信号RESOURCE<0:3>激活为电平“1”，以及响应于信号D<0:3>被激活为电平“1”而将资源信号RESOURCE<0:3>去激活为电平“0”。第二锁存器313、323、333和343可以是使用信号C<0:3>作为设置信号并且使用信号D<0:3>作为复位信号的SR锁存器。
资源信号RESOURCE<0:3>可以是通常在未使用信号UNUSED<0:3>被激活时被激活以及在选择信号SELECTION<0:3>被激活之后被去激活的信号。资源信号RESOURCE<0:3>可以是在对应的寄存器电路210至240可用时具有电平“1”以及在寄存器电路210至240被使用之后具有电平“0”的信号。然而，当撤消信号UNDOB<0:3>被激活为电平“0”时，资源信号RESOURCE<0:3>可以从去激活状态再次被激活。例如，当在资源信号RESOURCE<2>被去激活为电平“0”的情况下撤消信号UNDOB<2>被激活为电平“0”时，资源信号RESOURCE<2>可以被激活为电平“1”。
图4示出根据本发明的实施例的图1中所示的优先级选择电路140的操作。
参考图4，可以看出，当若干个资源信号RESOURCE<0:3>一起被激活时，优先级选择电路140以被激活的资源信号的降序激活与最高编号的资源信号相对应的选择信号。
当一个资源信号RESOURCE<2>被激活为电平“1”时，可以看出对应的选择信号SELECTION<2>被激活为电平“1”。
当资源信号RESOURCE<0>和RESOURCE<2>被激活为电平“1”时，按被激活的资源信号RESOURCE<0>和RESOURCE<2>的降序与最高编号的资源信号RESOURCE<2>相对应的选择信号SELECTION<2>可以被激活为电平“1”。类似地，当资源信号RESOURCE<1>、RESOURCE<2>和RESOURCE<3>被激活为电平“1”时，按被激活的资源信号RESOURCE<1>、RESOURCE<2>和RESOURCE<3>的降序与最高编号的资源信号RESOURCE<3>相对应的选择信号SELECTION<3>可以被激活为电平“1”。
当若干个资源信号RESOURCE<0:3>一起被激活时，优先级选择电路140可以以被激活的资源信号的降序激活与最高编号的资源信号相对应的选择信号。换言之，当寄存器电路210至240被冗余使用时，优选地以降序使用寄存器电路来进行修复。如上所述，当匹配信号MATCH_0至MATCH_3被冗余激活时，行电路190可以以被激活的匹配信号的升序激活与最低编号的匹配信号相对应的冗余行。由于软修复操作一般晚于正常修复操作进行，并且在正常修复操作中寄存器电路也以降序被优先使用，因此当软修复操作和正常修复操作重叠执行时，软修复操作可以优先被执行。
图5是示出根据本发明的实施例的图1中所示的控制电路150的框图。
参考图5，控制电路150可以包括第一电路510至第四电路540。第一电路510至第四电路540可以产生锁定信号LOCK<0:3>和撤消信号UNDOB<0:3>。锁定信号LOCK<0:3>可以是用于将对应的寄存器电路210至240置于锁定状态的信号，并且撤消信号UNDOB<0:3>可以是用于撤消对应的寄存器电路210至240的锁定状态的信号。
第一电路510至第四电路540可以各自包括反相器511、521、531和541、或非门513、523、533和543、SR锁存器515、525、535和545、或非门517、527、537和547以及与非门519、529、539和549。
反相器511、521、531和541可以通过将匹配信号MATCH_0至MATCH_3反相来产生反相匹配信号MATCHB_0至MATCHB_3。
或非门513、523、533和543可以接收软锁定信号SOFT_LOCKB和反相匹配信号MATCHB_0至MATCHB_3。软锁定信号SOFT_LOCKB可以是在存在来自存储器控制器的锁定命令时被激活为电平“0”的信号。对应于锁定操作的地址可以与锁定命令一起从存储器控制器被输入，并且当该地址与储存在寄存器电路210至240中的故障地址FAIL_ADDRESS_0<15:0>至FAIL_ADDRESS_3<15:0>匹配时，反相匹配信号可以被激活为电平“0”。
当软锁定信号SOFT_LOCKB和反相匹配信号MATCHB_0同时被激活为电平“0”时，可以通过SR锁存器515将锁定信号LOCK<0>激活为电平“1”。将锁定信号LOCK<0>激活为电平“1”可以意味着寄存器电路210处于锁定状态。
当软锁定信号SOFT_LOCKB和反相匹配信号MATCHB_1同时被激活为电平“0”时，可以通过SR锁存器525将锁定信号LOCK<1>激活为电平“1”。将锁定信号LOCK<1>激活为电平“1”可以意味着寄存器电路220处于锁定状态。
当软锁定信号SOFT_LOCKB和反相匹配信号MATCHB_2同时被激活为电平“0”时，可以通过SR锁存器535将锁定信号LOCK<2>激活为电平“1”。将锁定信号LOCK<2>激活为电平“1”可以意味着寄存器电路230处于锁定状态。
当软锁定信号SOFT_LOCKB和反相匹配信号MATCHB_3同时被激活为电平“0”时，可以通过SR锁存器545将锁定信号LOCK<3>激活为电平“1”。将锁定信号LOCK<3>激活为电平“1”可以意味着寄存器电路240处于锁定状态。
由SR锁存器515、525、535和545激活为电平“1”的锁定信号LOCK<0:3>可以保持电平“1”，直到复位信号RSTB被激活为电平“0”。
或非门517、527、537和547可以接收锁定信号LOCK<0:3>和软撤消信号SOFT_UNDOB并且输出预撤消信号PRE_UNDO<0:3>。软撤消信号SOFT_UNDOB可以是当从存储器控制器接收到撤消命令时被激活为电平“0”的信号。预撤消信号PRE_UNDO<0:3>可以是当在锁定信号LOCK<0:3>被去激活为电平“0”的情况下软撤消信号SOFT_UNDOB被激活为电平“0”时被激活为电平“1”的信号。
与非门519、529、539和549可以接收预撤消信号PRE_UNDO<0:3>和匹配信号MATCH_0至MATCH_3以产生撤消信号UNDOB<0:3>。当预撤消信号PRE_UNDO<0:3>和匹配信号MATCH_0至MATCH_3同时被激活为电平“1”时，撤消信号UNDOB<0:3>可以被激活为电平“0”。
总结控制电路150的操作，当匹配信号MATCH_0至MATCH_3中的一个与软锁定信号SOFT_LOCKB一起被激活时，锁定信号LOCK<0:3>之中的与被激活的匹配信号相对应的锁定信号可以被激活。例如，当软锁定信号SOFT_LOCKB和匹配信号MATCH_3被激活时，锁定信号LOCK<3>可以被激活。此外，当匹配信号MATCH_0至MATCH_3中的一个与软撤消信号SOFT_UNDOB一起被激活时，撤消信号UNDOB<0:3>之中的与被激活的匹配信号相对应的撤消信号可以被激活。例如，当软撤消信号SOFT_UNDOB和匹配信号MATCH_1被激活时，撤消信号UNDOB<1>可以被激活。然而，当锁定信号LOCK<0:3>被激活时，撤消信号UNDOB<0:3>可能不被激活。例如，当锁定信号LOCK<0>被激活时，撤消信号UNDOB<0>可能不被激活。
图6是示出根据本发明的实施例的图1中所示的访问掩蔽电路160的框图。
参考图6，访问掩蔽电路160可以包括与非门611至617和反相器618。
与非门611可以接收匹配信号MATCH_0和锁定信号LOCK<0>。当锁定信号LOCK<0>被激活为电平“1”并且匹配信号MATCH_0被激活为电平“1”时，与非门611的输出信号可以是“0”。否则，它可以变为“1”。换言之，当在寄存器电路210被锁定之后从存储器控制器传送与储存在寄存器电路210中的故障地址FAIL_ADDRESS_0<15:0>相同的地址ADDR<15:0>时，与非门611的输出信号可以是“0”。
与非门612可以接收匹配信号MATCH_1和锁定信号LOCK<1>。当锁定信号LOCK<1>被激活为电平“1”并且匹配信号MATCH_1被激活为电平“1”时，与非门612的输出信号可以是“0”。否则，它可以变为“1”。换言之，当在寄存器电路220被锁定之后从存储器控制器传送与储存在寄存器电路220中的故障地址FAIL_ADDRESS_1<15:0>相同的地址ADDR<15:0>时，与非门612的输出信号可以是“0”。
与非门613可以接收匹配信号MATCH_2和锁定信号LOCK<2>。当锁定信号LOCK<2>被激活为电平“1”并且匹配信号MATCH_2被激活为电平“1”时，与非门613的输出信号可以是“0”。否则，它可以变为“1”。换言之，当在寄存器电路230被锁定之后从存储器控制器传送与储存在寄存器电路230中的故障地址FAIL_ADDRESS_2<15:0>相同的地址ADDR<15:0>时，与非门613的输出信号可以是“0”。
与非门614可以接收匹配信号MATCH_3和锁定信号LOCK<3>。当锁定信号LOCK<3>被激活为电平“1”并且匹配信号MATCH_3被激活为电平“1”时，与非门614的输出信号可以是“0”。否则，它可以变为“1”。换言之，当在寄存器电路240被锁定之后从存储器控制器传送与储存在寄存器电路240中的故障地址FAIL_ADDRESS_3<15:0>相同的地址ADDR<15:0>时，与非门614的输出信号可以是“0”。
与非门615可以接收与非门611至614的输出。当与非门611至614的输出之中存在“0”时，与非门615的输出可以变为“1”，并且当与非门611至614的输出全部为“1”时，与非门615的输出可以变为“0”。
与非门616可以接收与非门615的输出、软撤消信号SOFT_UNDOB和软锁定信号SOFT_LOCKB以输出掩蔽信号MASKB。由于软撤消信号SOFT_UNDOB和软锁定信号SOFT_LOCKB可以保持值“1”(除非正在执行撤消操作或正在执行锁定操作)，所以在大多数情况下与非门616可以通过将与非门615的输出反相来产生掩蔽信号MASKB。
与非门617可以接收并输出在软修复操作期间被激活的软修复信号SOFT_EN和掩蔽信号MASKB，并且反相器618可以将与非门617的输出反相以输出软掩蔽信号SOFT_EN_MASKB。软掩蔽信号SOFT_EN_MASKB可以是在软修复操作期间当掩蔽信号MASKB被激活为电平“0”时被激活为电平“0”的信号。
总结访问掩蔽电路160的操作，当要对与储存在寄存器电路210至240之中的锁定的寄存器中的故障地址相同的地址执行新的软修复操作时，访问掩蔽电路160可以将用于防止新的软修复操作的软掩蔽信号SOFT_EN_MASKB激活为电平“0”。当软掩蔽信号SOFT_EN_MASKB被激活为电平“0”时，图2的信号B<0:3>可以不被激活。因此，可以不会有新地址被储存在寄存器电路210至240中。
图7是描述根据本发明的实施例的图1中所示的存储器100的软修复操作的流程图。
参考图7，在操作S701中，可以存在用于软修复操作的命令。随着存储器控制器将故障地址ADDR<15:0>连同软修复命令一起传送到存储器100，软修复操作可以开始。当软修复操作开始时，软修复信号SOFT_EN可以被激活。
在操作S703中，可以确定软修复操作的命令是否与锁定的故障地址有关。当当前软修复操作的故障地址ADDR<15:0>与图2中所示的寄存器电路210至240之中的锁定的寄存器中已经储存的故障地址相同时(操作S703中的“是”)，也就是说，当软掩蔽信号SOFT_EN_MASKB被激活为电平“0”时，可以不执行软修复操作而是立即终止软修复操作。否则(操作S703中的“否”)，可以执行软修复操作。
在操作S705中，可以检查是否存在可用于软修复操作的一个或多个寄存器电路。当图3的所有资源信号RESOURCE<0:3>被去激活时，这可能意味着寄存器电路210至240之中不存在可用于软修复操作的寄存器电路，因此无法执行软修复操作。在这种情况下，可以终止软修复操作(操作S705中的“否”)。
当存在单个可用寄存器电路时(操作S707中的“否”)，在操作S709中，可以选择该单个可用寄存器电路用于软修复操作。例如，当资源信号RESOURCE<0:3>之中的仅资源信号RESOURCE<2>被激活时，可以将寄存器电路230选择作为要对其执行软修复操作的寄存器电路。
当存在多个可用寄存器电路时(操作S707中的“是”)，在操作S711中，优先级选择电路140可以选择可用寄存器电路之中的具有最高优先级的寄存器电路作为用于软修复操作的寄存器电路。例如，当资源信号RESOURCE<1>和RESOURCE<3>被激活时，可以选择寄存器电路240作为要对其执行软修复操作的寄存器电路。
在操作S713中，可以执行将从存储器控制器传送的故障地址ADDR<15:0>储存于在操作S709或S711中选择的寄存器电路中的软修复操作。
然后，在操作S715中，可以将已经执行了软修复操作的寄存器电路的状态改变为不可用状态。即，可以将与执行了软修复操作的寄存器电路相对应的资源信号从电平“1”去激活为电平“0”。例如，当寄存器电路220被用于软修复操作时，可以将寄存器电路220的资源信号RESOURCE<1>从电平“1”改变为电平“0”。
在执行软修复操作之后，可以利用冗余行来修复与储存在执行了软修复操作的寄存器电路中的故障地址相对应的正常行。
图8是描述根据本发明的实施例的图1中所示的存储器100的撤消操作的流程图。
参考图8，首先，在操作S801中，存储器100可以接收从存储器控制器传送的撤消命令和撤消地址。
在操作S803中，可以在寄存器电路210至240之中选择撤消目标。可以将寄存器电路210至240之中的储存与撤消地址相同的故障地址的寄存器电路选择作为撤消目标。在撤消信号UNDOB<0:3>之中，对应于由图5的控制电路150激活的撤消信号的寄存器电路可以是撤消目标。
在操作S805中，可以将撤消目标寄存器电路的状态改变为可用状态。参考图3，撤消信号UNDOB<0:3>可以被用于控制第二锁存器313、323、333和343，并且在撤消信号UNDOB<0:3>之中，储存在与激活的撤消信号相对应的第二锁存器中的资源信号可以从“0”变为“1”。例如，当寄存器电路230是撤消目标时，寄存器电路230的资源信号RESOURCE<2>可以从电平“0”变为电平“1”。
在操作S807中，可以将撤消目标寄存器电路初始化。换言之，可以通过撤消信号将图2中所示的锁存器211、221、231和241之中的撤消目标寄存器电路的锁存器初始化。例如，当寄存器电路230是撤消目标时，可以通过撤消信号UNDOB<2>将寄存器电路230的锁存器231初始化。
撤消目标寄存器电路的修复操作可以被撤消操作取消，并且撤消目标寄存器电路可以返回到可用状态。
图9是描述根据本发明的实施例的图1中所示的存储器100的锁定操作的流程图。
参考图9，首先，在操作S901中，存储器100可以接收从存储器控制器传送的锁定命令和锁定地址。
在操作S903中，可以在寄存器电路210至240之中选择锁定目标。可以将寄存器电路210至240之中的储存与锁定地址相同的故障地址的寄存器电路选择作为锁定目标。在锁定信号LOCK<0:3>之中，对应于由图5的控制电路150激活的锁定信号的寄存器电路可以是锁定目标。
在操作S905中，可以将锁定目标寄存器电路控制为锁定状态。当与锁定目标寄存器电路相对应的锁定信号被激活为电平“1”时，可以锁定对应的寄存器电路。在锁定之后，可能无法撤消对应的寄存器电路，并且也可能无法进一步对与储存在对应寄存器电路中的故障地址相同的地址执行修复操作。例如，当锁定信号LOCK<0>被激活为电平“1”时，可能无法撤消寄存器电路210，并且可能无法进一步对与储存在寄存器电路210中的故障地址FAIL_ADDRESS_0<15:0>相同的地址执行软修复操作。
根据本发明的实施例，可以在多个可用寄存器电路之中有效地选择要用于软修复操作的寄存器电路。此外，可以在撤消操作和锁定操作期间有效地选择撤消目标寄存器电路和锁定目标寄存器电路。
根据本发明的实施例，可以有效地分配和管理存储器内部的修复资源。
本发明的各个实施方式中所期望获得的效果不限于上述效果，并且本发明所属领域的普通技术人员也可以从上面的描述清楚地理解上述未描述的其他效果。
虽然已针对特定实施例描述了本发明，但对于本领域技术人员来说显而易见的是，在不偏离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和修改。此外，可以组合实施例以形成附加实施例。

Claims (17)

1.一种存储器，包括：
第一寄存器电路至第N寄存器电路，所述第一寄存器电路至所述第N寄存器电路中的每一个适于：当第一选择信号至第N选择信号中的对应选择信号被激活时，接收和储存从存储器控制器传送的故障地址，其中N是等于或大于2的整数；
第一资源锁存电路至第N资源锁存电路，适于分别储存指示所述第一寄存器电路至所述第N寄存器电路的可用性的第一资源信号至第N资源信号；以及
优先级选择电路，其适于：当所述第一资源信号至所述第N资源信号中的两个或更多个被激活时，激活所述第一选择信号至所述第N选择信号之中的分别对应于被激活的资源信号的选择信号之一。
2.根据权利要求1所述的存储器，还包括：控制电路，所述控制电路适于激活与所述第一寄存器电路至所述第N寄存器电路之中的、储存与连同撤消命令一起从所述存储器控制器传送的地址相同的故障地址的寄存器电路相对应的资源信号。
3.根据权利要求2所述的存储器，其中，储存相同的故障地址的所述寄存器电路还适于：对储存在所述寄存器电路中的故障地址进行初始化。
4.根据权利要求2所述的存储器，其中，所述控制电路还适于：将所述第一寄存器电路至所述第N寄存器电路之中的、储存与连同锁定命令一起从所述存储器控制器传送的地址相同的故障地址的寄存器电路设置为锁定状态，在所述锁定状态中，不能够进行撤消操作。
5.根据权利要求4所述的存储器，还包括：访问掩蔽电路，所述访问掩蔽电路适于：以使得不能够针对连同所述锁定命令一起传送的地址进行附加软修复操作的方式，来控制储存与连同所述锁定命令一起传送的地址相同的故障地址的寄存器电路。
6.根据权利要求1所述的存储器，还包括：
地址比较电路，其适于：通过将储存在所述第一寄存器电路至所述第N寄存器电路中的故障地址与从所述存储器控制器传送的地址进行比较，来产生第一匹配信号至第N匹配信号；以及
行电路，其适于：
当所述第一匹配信号至所述第N匹配信号全部被去激活时，通过对从所述存储器控制器传送的地址进行解码来激活多个正常行中的一个，以及
当所述第一匹配信号至所述第N匹配信号中的一个被激活时，激活第一冗余行至第N冗余行之中的与被激活的匹配信号相对应的冗余行。
7.根据权利要求6所述的存储器，
其中，所述优先级选择电路激活与所述被激活的资源信号之中的以降序选择的资源信号相对应的选择信号，以及
其中，当所述第一匹配信号至所述第N匹配信号之中的两个或更多个被激活时，所述行电路激活与所述被激活的匹配信号之中的以升序选择的匹配信号相对应的冗余行。
8.根据权利要求1所述的存储器，还包括非易失性存储电路，
其中，所述第一寄存器电路至所述第N寄存器电路中的每一个还适于：在第一启动脉冲至第N启动脉冲中的对应启动脉冲被激活时接收和储存从所述非易失性存储电路传送的故障地址。
9.根据权利要求1所述的存储器，其中，所述第一资源信号至所述第N资源信号中的每一个在所述第一寄存器电路至所述第N寄存器电路中的对应寄存器电路有缺陷或用于修复操作时被去激活；否则被激活。
10.一种用于操作存储器的方法，包括：
进入软修复模式；
在第一寄存器电路至第N寄存器电路之中搜索可用的寄存器电路，其中N是等于或大于2的整数；
在所述可用的寄存器电路之中选择高优先级的寄存器电路；以及
将从存储器控制器传送的故障地址储存到所选的寄存器电路中。
11.根据权利要求10所述的方法，还包括：将所述所选的寄存器电路设置为不可用状态。
12.根据权利要求10所述的方法，还包括：
接收从所述存储器控制器传送的撤消命令和撤消地址；
将所述第一寄存器电路至所述第N寄存器电路之中的储存与所述撤消地址相同的故障地址的寄存器电路选择作为撤消目标寄存器电路；以及
将所述撤消目标寄存器电路设置为可用状态。
13.根据权利要求12所述的方法，还包括：对储存在所述撤消目标寄存器电路中的故障地址进行初始化。
14.根据权利要求10所述的方法，还包括：
接收从所述存储器控制器传送的锁定命令和锁定地址；
将所述第一寄存器电路至所述第N寄存器电路之中的储存与所述锁定地址相同的故障地址的寄存器电路选择作为锁定目标寄存器电路；以及
将所述锁定目标寄存器电路设置为锁定状态。
15.根据权利要求14所述的方法，其中，所述锁定状态是不能够进行撤消操作的状态。
16.根据权利要求14所述的方法，其中，处于所述锁定状态的所述锁定目标寄存器电路处于针对软修复的不可写状态。
17.一种在软修复模式中的存储器的操作方法，所述操作方法包括：
将从控制器首先提供的故障地址储存在多个寄存器电路之中可用的寄存器电路之中的具有高优先级的所选寄存器电路中；以及
响应于伴随从所述控制器后续提供的所述故障地址的锁定命令，禁止所述所选寄存器电路储存用于进一步软修复的后续数据。
CN202210792360.4A 2021-09-30 2022-07-05 存储器及其操作方法 Pending CN115910175A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0130108 2021-09-30
KR1020210130108A KR20230046740A (ko) 2021-09-30 2021-09-30 메모리 및 메모리의 동작 방법

Publications (1)

Publication Number Publication Date
CN115910175A true CN115910175A (zh) 2023-04-04

Family

ID=85477680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210792360.4A Pending CN115910175A (zh) 2021-09-30 2022-07-05 存储器及其操作方法

Country Status (5)

Country Link
US (1) US20230101173A1 (zh)
KR (1) KR20230046740A (zh)
CN (1) CN115910175A (zh)
DE (1) DE102022208475A1 (zh)
TW (1) TW202316426A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160074211A (ko) * 2014-12-18 2016-06-28 에스케이하이닉스 주식회사 포스트 패키지 리페어 장치
KR20160091688A (ko) * 2015-01-26 2016-08-03 에스케이하이닉스 주식회사 포스트 패키지 리페어 장치
KR20160138617A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 스마트 셀프 리페어 장치 및 방법

Also Published As

Publication number Publication date
US20230101173A1 (en) 2023-03-30
TW202316426A (zh) 2023-04-16
KR20230046740A (ko) 2023-04-06
DE102022208475A1 (de) 2023-03-30

Similar Documents

Publication Publication Date Title
CN113330519B (zh) 用于软封装后修复的设备和方法
CN105321550B (zh) 存储器件
US11257566B2 (en) Apparatuses and methods for fuse latch redundancy
US11328787B2 (en) One-time programmable memory circuit and semiconductor apparatus including the same
CN105427893B (zh) 存储器件及包括存储器件的存储系统
US11309057B2 (en) Apparatuses and methods for post-package repair protection
US9847142B2 (en) Semiconductor apparatus and repair method thereof
US10535418B2 (en) Memory device including repair circuit and operation method thereof
US10068662B2 (en) Semiconductor device including a roll call circuit for outputting addresses of defective memory cells
US11107544B2 (en) Semiconductor memory device including non-volatile storage circuit and operating method thereof
CN110010188B (zh) 存储器件及其操作方法
US20160307639A1 (en) Semiconductor device and method of driving the same
US11532375B2 (en) Latch circuit and memory device including the same
US11341011B2 (en) Repair circuit and memory device including the same
CN115910175A (zh) 存储器及其操作方法
US11450403B1 (en) Semiconductor memory device capable of performing soft-post-package-repair operation
US9934875B2 (en) Integrated circuit and memory device performing boot-up operation
CN116741221A (zh) 用于动态列选择交换的设备和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination